JPH1174893A - データ通信装置およびその通信方法 - Google Patents

Abstract

(57)【要約】 【課題】 シリアル２値データの通信を行うデータ通信
装置およびその通信方法に関し、線の少ない安価な構成
により実行レートが低下することなくフレームずれを防
ぐこと。 【解決手段】 ホストコントローラ２とバス結合される
シリアルコントローラ３は、送信データ書き込み用の送
信データバッファ３０と、このバッファ３０内の送信デ
ータを受けて実際の送信フォーマットに変換する送信フ
ォーマット変換器３２と、２値のシリアルデータを送信
するための送信用シフトレジスタ３４と、正規の同期ク
ロックとダミークロックを切り換え選択する切り替えゲ
ート器３６を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ通信装置およ
びその通信方法に関し、特に、シリアル２値データの通
信を行うデータ通信装置およびその通信方法に関する。

【０００２】

【従来の技術】近年、各種装置の高性能化の目的でそこ
に搭載される表示装置、ステッピングモータ、電磁クラ
ッチ、ソレノイド等の各種出力駆動装置や操作スイッ
チ、フォトインタラプタ、メカニカル２値スイッチ等の
各種入力センサデバイスの数は益々増加の傾向にある。

【０００３】それに伴い装置内の制御信号伝送用信号線
の数は急激に増加しており、信号束線の大径化、重大化
やそれにともなう組立性、分解性、信頼性の低下、コス
トの増大が大きな問題となってきた。このため、装置の
各所に固有のアドレスによりアドレッシングされる通信
局を設置し、装置全体の制御を司どる主コントローラか
ら少なくとも１つのシリアルデータ線とシリアル通信用
同期クロック線を引き出し、順次これらの通信局をカス
ケード接続していき、必要な通信局と主コントローラ間
で情報をシリアルにて送受し合うシリアルデータ通信装
置が考案されている。

【０００４】図５は従来のデータ通信装置の一例を示す
システム構成図である。

【０００５】図５中、１は装置全体の動作を司どる主コ
ントローラ、２は主コントローラの制御中心となるホス
トコントローラであり、マイクロコンピュータにより構
成されるものである。３はＩＣ化されたシリアルコント
ローラであり、アドレスバス（Ａ−ＢＵＳ）、データバ
ス（Ｄ−ＢＵＳ）によりホストコントローラ２とバス結
合される。シリアルコントローラ３は、シリアル通信の
マスターコントローラの役割を遂行する。

【０００６】４、５は装置の各所に設置される通信局
（子局）であり、６、７は各通信局に搭載されるシリア
ル通信子局ＩＣ（以後子局ＩＣ）である。通信局の数と
しては２以上が考えられる。

【０００７】本例では、通信局４の子局ＩＣ６は各種入
力装置をその入力ポートに接続でき、当該装置からの２
値データを取り込み、ホストコントローラ２中のシリア
ルコントローラ３に転送する入力専用のＩＣとする。一
方、通信局５の子局ＩＣ７は各種出力駆動装置をその出
力ポートに接続でき、ホストコントローラ２中のシリア
ルコントローラ３からのデータを受信し、当該出力駆動
装置へ２値データ出力を行う出力専用のＩＣとする。本
例では、子局ＩＣ６をアドレス０に、子局ＩＣ７をアド
レス１にアドレッシングし、各々８ビットの通信データ
を入力ポートもしくは出力ポートに対応させる。ここで
は、子局ＩＣ６は入力センサとしてフォトインタラプタ
１６を入力ポートに接続され、子局ＩＣ７は出力駆動装
置としてクラッチ１７を駆動トランジスタを介して出力
ポートに接続されている。

【０００８】８は論理回路用＋５Ｖ電源線、９はシリア
ル通信用データ線、１０はシリアル通信用同期クロック
線（以下、同期クロック線）、１１はグランド線であ
る。また、１２は駆動装置用＋２４Ｖ電源線、１３はグ
ランド線である。これらの各線は主コンローラ１と各通
信局４，５，…をカスケードに接続していく。特に、デ
ータ線９と同期クロック線１０はホストコントローラ２
のシリアルコントローラ３と各通信局４，５，…の子局
ＩＣ６，７，…の間を直接カスケードに接続する。なお
この従来例では、中間に位置する各子局ＩＣは、前段か
らの出力を内部の出力バッファを通して次段にリアルタ
イムに伝送する系を考える。

【０００９】図６以下の通信フォーマット図を参照し、
図５のシステム構成による通信動作を説明する。

【００１０】ここでは、ホストコントローラ２がアドレ
ス０のビット０に接続されたフォトインタラプタ１６の
検出値を読み出す場合について説明する。まず、ホスト
コントローラ２は、アドレスバスを通し、所定の送信要
求コマンドをシリアルコントローラ３に発行する（送信
要求コマンドの実際の形態についてはここでは特に言及
しない）。シリアルコントローラ３はこれに応答し、１
通信単位毎に順序処理を行うために必要な所望の数の同
期クロックＣＬＫ（図６（Ａ））を発生し、同期クロッ
ク線１０にこれを送出する一方、データ線９を通して図
６（Ｂ）に示すようなシリアルデータＤＡＴＡの送受を
実行する。

【００１１】まず、１クロック毎に１通信単位である通
信フレームの開始を宣言するスタートビットとして
“Ｌ”を出力する。ちなみに、データ線９の非通信時の
論理は本例では“Ｈ”とする。そして次の１クロックで
はシリアルコントローラ３が本フレームにおいてデータ
入力とデータ出力のどちらを希望するかを定義するＲ／
Ｗビットを転送する。本例では、“Ｈ”の場合はシリア
ルコントローラ３が通信局（子局）のデータを入力した
いリードモードを示し、“Ｌ”の場合は通信局（子局）
にデータを出力したいライトモードを定義するものとす
る。アドレス０には入力専用ＩＣ６が設置されているの
で、シリアルコントローラ３は当然このＲ／Ｗビットを
“Ｈ”とすることになる。

【００１２】次に４クロックで、要求する通信局のアド
レス０をＡ０〜Ａ３によりシリアル転送する。ここまで
のデータを各通信局は受信して監視した結果、自己のア
ドレスと転送されたシリアルデータＡ０〜Ａ３が示す通
信希望局のアドレスとが一致した通信局４がそれ以後の
通信に関与することとなる。

【００１３】アドレスが一致しない他の通信局はその
後、同期クロック線１０を後段（シリアルコントローラ
３から遠ざかる方向）バッファリングしてクロックを伝
える一方、データ線９はリードモードでは後段のデータ
を前段にバッファリングし、ライトモードでは前段のデ
ータを後段にバッファリングしてデータを伝送すること
となる。

【００１４】通信希望局であるアドレス０の通信局４は
後段からのデータは無視し（データ線９を切り離し）、
自局の入力ポート８ビットのデータをその後の８クロッ
クで主コントローラ１にシリアル送出する。ホストコン
トローラ２はこの８ビットのシリアルデータ（Ｄ０〜Ｄ
７）を受け取り、そこから目的とするビット０のフォト
インタラプタ１６からの検出データを認識することとな
る。

【００１５】ホストコントローラ２がアドレス１の出力
専用ＩＣ７のビット０に接続されたクラッチ１７を駆動
した場合も、通信の手順は概ね同様である。ホストコン
トローラ２はシリアルコントローラ３にバスを通してア
ドレス１の書き込みデータおよびその要求コマンドの発
行を行う。なおこの際、アドレス１のビット０以外のデ
ータを変更したくない場合は、実際には前回と同じ値の
データを書き込む必要があることは当然であり、前回の
データをシリアルコントローラ３に伝えることとなる。
シリアルコントローラ３はこれに応じ、前述の例と同様
に必要な数の同期クロックを同期クロック線１０に送出
する。また、データ線９に対してはまず、スタートビッ
ト、次にライトモードビット、次に対象アドレスである
アドレス１を４ビットで示すアドレスビット、そして書
き込みデータ８ビットを順次送出する。この送出データ
を受信した通信局のうちアドレスビットで指定されたア
ドレス１のものだけがこれに応答し、データ線上の８ビ
ットデータを取り込み、通信終了時にこれを出力ポート
に出力する。

【００１６】以上のような手順のシリアル通信によっ
て、装置内各所に設置された通信局（子局）と主コント
ローラ１とで複数ビットのデータを送受することがで
き、制御信号伝送用の信号線の数を飛躍的に削減するこ
とが可能になる。

【００１７】

【発明が解決しようとする課題】ところが、前記従来例
のようなシステム構成のデータ通信装置の場合、子局Ｉ
Ｃは、コスト的な制約によりシリアルデータ送受のフレ
ーム同期方法としては、スタートビットを基準として同
期クロックによる単純な順序処理を実行していくことに
よってのみ同期が保たれるという方法によっていた。フ
レーム時間計測用タイマやマイクロコンピュータによる
多様な判別処理、またはシリアル線とは別のフレーム同
期線等を用いたフレーム同期などのコストのかかる方法
は行われていない。

【００１８】したがって、例えば図７（Ａ）に示すよう
に、送信モードで同期クロック線のクロックに２クロッ
ク分のノイズＮが混入すると、通信局の順序処理は本来
のクロックサイクルよりも先に進んでしまい、図７
（Ｃ）に示すようにフレーム処理が通常のクロックの場
合よりも早く終了してしまう。また、終了後の正規の同
期クロックのタイミングＴで、たまたま送信データのＤ
６が図７（Ｂ）に示すように“Ｌ”となった際には、通
信局は新たな通信フレームの開始であると誤認識してし
まう。このため、残りのクロックにより順序処理が進
み、正規クロックが終了しても残りの順序処理を行うべ
く次の同期クロックを待ち続ける状態に陥る。この状態
では、次の新たな正常なフレームの同期クロックによっ
てそれ以降の順序処理が進行することとなる。しかし、
結局はそこでも、順序処理終了後の同期クロックでデー
タが“Ｌ”になれば再び新しいフレーム処理が誤ってス
タートしてしまうことになる。

【００１９】一般にこのようなフレームずれ状態を認識
する一つの手法として、図８に示すように送信データの
全ビットＤ０〜Ｄ７の総和の下位１ビットを示すパリテ
ィビットＰＡをフレームに付加したデータ（図８
（Ｂ））をクロック（図８（Ａ））とともに送信するよ
うにし、受信側で、受信データの全ビットの総和の下位
１ビットと引続き受信したパリティビットＰＡの値が一
致しない（パリティエラーが発生した）場合、通信が正
しく行なわれていないと判断する通信異常検出方式があ
る。通信異常を判断した場合、前述したようなフレーム
ずれが発生している可能性がある。

【００２０】そこで、図９に示すようにシリアルコント
ローラ３はその後、シリアルデータ線９を通して伝送す
るデータ（図９（Ｂ））を非通信状態（本例では
“Ｈ”）に保持したまま、通常の１フレーム相当以上の
数のダミークロックＤＣＬＫ（図９（Ａ））を同期クロ
ック線に送出する。これにより、フレームずれを起して
いる通信局の順序処理を強制的に最終ステップまで進め
て、再び次のフレームの処理に進まないないようにし、
フレームずれを修正する手法が実施される。

【００２１】しかしこの場合、送信データＤ０〜Ｄ７は
２値データであり、パリティビットＰＡによってこれら
の総和が奇数か偶数かの違いを検出するのみである。こ
のため、たまたま、フレームずれを起した状態でもパリ
ティエラーを検出できない場合があり、この場合には通
信異常は検出されず、フレームずれが修正されないこと
となる。このような誤ったデータ通信により、装置が異
常な動作を行う場合があるだけでなく、もしも隣合った
２つの通信局で同時にこのようなフレームずれが生じた
場合には、フレームずれの検知可能性がなくなるととも
に、子局ＩＣ内の出力バッファに大きな負荷をかけてし
まうという課題がある。

【００２２】すなわち、図１０において、例えば隣合う
通信局４，５で同時にこのようなフレームずれが生じ、
さらに互いに接続されるシリアルデータ線９へ双方が異
論理（例えば通信局４が“Ｈ”、通信局５が“Ｌ”）を
出力する状態になると、お互いの出力バッファがショー
トしたまま、次の同期クロックを待ち続けることにな
る。もし、システム動作上、その後正規の通信が長く行
わないようなタイミングの場合、パリティエラーとして
フレームずれの可能性を検知するチャンスは全くなく、
またその間、子局ＩＣ内の出力バッファに大きな負荷を
かけることになってしまう。

【００２３】そこで上記の問題を解決するために、デー
タ通信動作時以外に、シリアルデータ線上のデータは非
通信時の論理値を保持したままに、１通信単位（フレー
ム）を伝送するのに必要な数またはそれ以上の数の通信
用同期クロックを通信同期用クロック線に送出するよう
にすることで、各通信局の順序回路によって強制的に１
フレーム分の処理を終了するようにして、フレームずれ
を回避するようなシステム構成のデータ通信装置も考え
られる。

【００２４】しかし、この１フレーム相当分以上のダミ
ークロックによりフレームずれを強制的に修正する効果
はあるが、ダミークロック相当分の期間は、当然に本来
の通信を行うことができなくなるため、通信の実行レー
トが一時的に低下してしまうという課題があった。

【００２５】そこで、本発明は上述の点に鑑みて成され
たもので、伝送線の少ない安価な構成により上記の各課
題を解決したデータ通信装置およびその通信方法を提供
することを目的とする。

【００２６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の本発明の装置では、タイマ手段
と、データ送信要求コマンドに応じて所定周波数のクロ
ックを発生するクロック発生手段を備え、当該発生した
クロックを伝送するクロック線とシリアルデータを伝送
するデータ線を接続される第１の通信手段と、前記クロ
ック線と前記データ線によりカスケード接続され、前記
クロックに同期した順序処理を所定の通信単位毎に行う
複数の第２の通信手段とを備え、前記複数の第２の通信
手段と前記第１の通信手段との間で前記データ線を通し
てシリアルデータ通信を行うデータ通信装置であって、
前記第１の通信手段は、前記クロック発生手段が発生す
る前記クロックを、前記タイマ手段により所定の時間間
隔で前記シリアルデータ通信実行中よりも高い周波数の
クロックに一時的に切り換えて前記クロック線に送出す
る周波数切換手段を備え、送出された当該シリアルデー
タ通信時よりも高い周波数のクロックにより、前記所定
の通信単位の順序処理を所定時間内に迅速にすべて終了
させるようにしたことを特徴とする。

【００２７】ここで、請求項２に記載の本発明の装置で
は、前記データ線を伝送される前記シリアルデータは２
値データであり、前記データ線は前記シリアルデータ通
信実行中でないときには一定の論理値とされ、前記第１
の通信手段は、前記高い周波数のクロックを送出すると
きには前記データ線をこの論理値に保持する保持手段を
備えることもできる。

【００２８】ここで、請求項３に記載の本発明の装置で
は、前記周波数切換手段は、前記タイマ手段が計測した
一定時間毎に前記シリアルデータ通信が実行中か判定す
る判定手段と、前記シリアルデータ通信実行中ではない
ことの判定がなされるまで前記判定手段による判定を繰
り返し実行する反復手段と、前記シリアルデータ通信実
行中ではないことの判定がなされたときにダミークロッ
クの送出コマンドを発行し、少なくとも前記所定の通信
単位の順序処理を実行するだけの前記所定時間は前記高
い周波数のクロックを送出させる高速クロック送出手段
とを備えることもできる。

【００２９】ここで、請求項４に記載の本発明の装置で
は、前記周波数切換手段は、前記高速クロック送出手段
によるクロック送出が行われた後に、前記クロックを前
記シリアルデータ通信実行中の周波数に切り換えること
もできる。

【００３０】ここで、請求項５に記載の本発明の装置で
は、前記データ線を伝送される前記シリアルデータのエ
ラーを検出する検出手段と、当該エラーが検出されたと
きに、前記複数の第２の通信手段と前記第１の通信手段
との間の通信を停止させる通信停止手段と、前記タイマ
手段が所定時間を計測すると、前記所定周波数切換手段
による前記クロックの切り換えを行う切換実行手段とを
備えることもできる。

【００３１】ここで、請求項６に記載の本発明の装置で
は、前記計測する所定時間を、前記クロック線に入来す
るノイズの発生時間よりも長くすることもできる。

【００３２】上記目的を達成するために、請求項７に記
載の本発明の方法では、タイマ手段と、データ送信要求
コマンドに応じて所定周波数のクロックを発生するクロ
ック発生手段を備え、当該発生したクロックを伝送する
クロック線とシリアルデータを伝送するデータ線を接続
される第１の通信手段と、前記クロック線と前記データ
線によりカスケード接続され、前記クロックに同期した
順序処理を所定の通信単位毎に行う複数の第２の通信手
段とを備え、前記複数の第２の通信手段と前記第１の通
信手段との間で前記データ線を通してシリアルデータ通
信を行うデータ通信装置の通信方法であって、前記第１
の通信手段により、前記クロック発生手段が発生する前
記クロックを、前記タイマ手段により所定の時間間隔で
前記シリアルデータ通信実行中よりも高い周波数のクロ
ックに一時的に切り換えて前記クロック線に送出する周
波数切換ステップを行い、送出された当該シリアルデー
タ通信時よりも高い周波数のクロックにより、前記所定
の通信単位の順序処理を所定時間内に迅速にすべて終了
させるようにしたことを特徴とする。

【００３３】ここで、請求項８に記載の本発明の方法で
は、前記データ線を伝送される前記シリアルデータは２
値データであり、前記データ線は前記シリアルデータ通
信実行中でないときには一定の論理値とされ、前記第１
の通信手段により、前記高い周波数のクロックを送出す
るときには前記データ線をこの論理値に保持する保持ス
テップを行うこともできる。

【００３４】ここで、請求項９に記載の本発明の方法で
は、前記周波数切換ステップは、前記タイマ手段が計測
した一定時間毎に前記シリアルデータ通信が実行中か判
定する判定ステップと、前記シリアルデータ通信実行中
ではないことの判定がなされるまで前記判定ステップに
おける判定を繰り返し実行する反復ステップと、前記シ
リアルデータ通信実行中ではないことの判定がなされた
ときにダミークロック送出コマンドを発行し、少なくと
も前記所定の通信単位の順序処理を実行するだけの前記
所定時間は前記高い周波数のクロックを送出させる高速
クロック送出ステップとを含むこともできる。

【００３５】ここで、請求項１０に記載の本発明の方法
では、前記周波数切換ステップにおいて、前記高速クロ
ック送出ステップにおけるクロック送出が行われた後
に、前記クロックを前記シリアルデータ通信実行中の周
波数に切り換えることもできる。

【００３６】ここで、請求項１１に記載の本発明の方法
では、前記データ線を伝送される前記シリアルデータの
エラーを検出する検出ステップと、当該エラーが検出さ
れたときに、前記複数の第２の通信手段と前記第１の通
信手段との間の通信を停止させる通信停止ステップと、
前記タイマ手段が所定時間を計測すると、前記所定周波
数切換ステップにおける前記クロックの切り換えを行う
切換実行ステップとを含むこともできる。

【００３７】ここで、請求項１２に記載の本発明の方法
では、前記計測する所定時間を、前記クロック線に入来
するノイズの発生時間よりも長くすることもできる。

【００３８】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。

【００３９】（第１の実施の形態）本実施の形態は図５
に示したものとほぼ同様のシステム構成により実現でき
るが、主コントローラ１のシリアルコントローラ３の細
部が従来とは相違している。

【００４０】図１は第１の実施の形態を示すブロック構
成図であり、図５中の構成要素と同一機能の構成要素に
は同一の符号を付し、その説明を省略する。図１に示す
シリアルコントローラ３は、シリアル通信用の正規の同
期クロックと、正規の同期クロックよりも高速レートの
ダミークロックを適宜選択的に同期クロック線１０を通
してカスケード接続された、図示しない複数の通信局に
出力する。

【００４１】シリアルコントローラ３は、送信データ書
き込み用の送信データバッファ３０と、このバッファ３
０内の送信データを受けて実際の送信フォーマットに変
換する送信フォーマット変換器３２と、２値のシリアル
データを送信するための送信用シフトレジスタ３４と、
正規の同期クロックとダミークロックを切り換え選択す
る切り替えゲート器３６を含んで構成される。

【００４２】切り替えゲート器３６には、装置内のクロ
ック生成回路から４ＭＨｚの同期クロックと１ＭＨｚの
同期クロックが入力され、ホストコントローラ２からの
送信開始信号とダミークロックモード指定信号とにより
同期クロック線１０への送出タイミングと、どちらのク
ロックを出力するかが切り換えられる。１ＭＨｚの同期
クロックは通常の通信動作時に用いるクロックであり、
この４倍のレートのものがダミークロックである。な
お、ホストコントローラ２は周知のタイマ機能を有して
いるとする。

【００４３】ホストコントローラ２からのダミークロッ
クモード指定信号がダミークロックモードを指定する
と、送信フォーマット変換器３２は内部データをすべて
“Ｈ”として送信用シフトレジスタ３４に送信データを
転送する。また、ダミークロックモードではクロックは
４ＭＨｚが選択され、シリアル転送するデータ線９がす
べて非通信状態の“Ｈ”に保持され、送信開始信号とと
もに通常よりも高い周波数のダミークロックが送出され
る。

【００４４】一方、ダミークロックモード指定信号が通
常モードを指定すれば、送信を要求されたデータが送信
フォーマット変換器３２によって所定のフォーマット
（送信データの総和を示すパリティビットを付加され、
パリティエラーによる前述の通信異常検出を行うフォー
マットとする）に変換され、通常の１ＭＨｚのレートの
同期クロックとともに送出される。

【００４５】図２は第１の実施の形態の通信手順を示す
フローチャートである。

【００４６】ホストコントローラ２は、メインルーチン
を開始してステップＳ２２において装置本体のシーケン
ス制御を行なうなかで、装置内の各所に設置された複数
の通信局（子局）に対し必要に応じ随時データのリー
ド、ライトを行う。この手順は前述の従来例で述べたと
おりであり、図２では、ステップＳ２４が通信局（子
局）にデータを出力したいシリアルデータ送信処理を、
ステップＳ２６が通信局（子局）のデータを入力したい
シリアルデータ受信処理を示している。

【００４７】一方、本実施の形態の特徴は、ホストコン
トローラ２の上記メインルーチンとは別にステップＳ２
０の初期設定において予め設定した一定時間を計測し、
この一定時間毎にタイマ割込み処理によってステップＳ
２００〜Ｓ２３０のダミークロック送出処理ルーチンを
実行することにある。

【００４８】この割込み処理では、ダミークロック送出
の間はデータ線９を非通信状態の論理値に保持するた
め、スタートビット、Ｒ／Ｗビット、アドレスビット、
データビット、パリティビットを全て“Ｈ”にしたデー
タとなるようにデータバス（Ｄ−ＢＵＳ）を通してシリ
アルコントローラ３の送信データバッファ３０に書き込
み、ステップＳ２２０において通信開始コマンドととも
にダミークロック送出コマンドを発行して同期クロック
周波数を切り換え送出する。シリアルコントローラ３内
にダミークロック発生コマンドが規定されていれば、特
にデータ指定する必要はなくなる。

【００４９】この際、ステップＳ２１０において前もっ
てシリアルデータが送信、または受信中かを判定し、既
にシリアル通信線９がデータ送受中であれば、ステップ
Ｓ２１０を繰り返し反復して当然そのフレームが終了し
て通信中ではないと判定されるまで待ち、通信中ではな
いと判定されると通信局との通常のデータ通信動作時以
外に上記したステップＳ２２０を行うことになる。いず
れにしてもデータ線９が空いた段階でシリアルコントロ
ーラ３はこれに応じデータ線を“Ｈ”に保持した状態
で、切り換えゲート器３６の出力クロック周波数切り替
え信号（すなわちダミークロックモード指定信号）を高
速側に切り替えて、通常の１フレームの順序処理を実行
するのに必要な数の４ＭＨｚのダミークロックを送出す
る。

【００５０】これによって、この通信動作以前に通信局
のいずれかでフレームずれが発生していた場合にも、ダ
ミークロックによって確実に１フレーム内の順序処理の
最終段階まで進むことになり、また、途中で１フレーム
の処理が終了してもデータ線９は非通信状態（“Ｈ”）
に設定されているため、その後、残りのクロックで新た
なフレームの処理に誤って移行することもない。また、
本実施の形態では通常のクロックレートの４倍のクロッ
クが出力されるため、通常の１／４の時間でリセット動
作は終了することになり、本来のデータ通信要求がこの
動作中に発生しても、短時間で本来のの通信動作に移行
できることとなる。

【００５１】以上の様子を図３の通信タイミング図に示
す。

【００５２】図３において、ダミークロック送信要求
は、上記したタイマ割り込み処理によって所定の時間間
隔または予め決められたタイミングで発生し、例えばデ
ータ１送信要求に対するデータ１の送出が完了してから
発生する。これに応じて、通常のデータ通信動作時以外
に高速のダミークロックが同期クロック線９に送出され
る。このダミークロック送出直後に発生されたデータ２
送信要求に対しては、送出されたダミークロックの後に
直ちにデータ２が送信される。

【００５３】このように本実施の形態によれば、通信同
期用クロック線と少なくとも１つのデータ線上に各々固
有のアドレスによりアドレッシングされる複数の通信局
（子局）が順次カスケードに接続され、通信主体である
主コントローラ１より通信希望先のアドレスがデータ線
９に送出されるとこのアドレスに一致する通信局がこれ
を認識し、引続き主コントローラ１と所望のシリアルデ
ータ通信を実行する際に、予め決められた通信主体が異
常を検知した場合、または非検知の場合に係わらず、所
定の時間間隔または予め決められたタイミングで、通常
の通信局とのデータ通信時以外に、データ線９を非通信
時の論理値に保持した状態で、少なくとも１通信単位
（フレーム）を伝送するのに必要な数の通信用同期クロ
ックを通常の転送レートより高速なダミークロックに切
り換えて同期用クロック線１０に送出するので、パリテ
ィビットなどによる不完全な通信エラー検知アルゴリズ
ムしか導入できないデータ通信においても、フレームず
れが発生しているにもかかわらずたまたまパリティが一
致してしまい通信異常が検知されない場合も、所定期間
内またはタイミングでフレームずれの状態を起している
通信局を通常のフレーム時間よりも短時間で正常なフレ
ーム終了状態に強制的に復帰させることを伝送用信号線
の少ない安価な構成により可能とした。

【００５４】なお、本実施の形態では送信開始信号とダ
ミークロックモード指定信号がホストコントローラ２か
らシリアルコントローラ３に入力される構成となってい
るが、これらをシリアルコントローラ３内に別に内蔵さ
れたコントロール手段自体によって発生するようにして
も良い。

【００５５】また、ホストコントローラ２が一定時間毎
にシリアルコントローラ３に対しダミークロックを発生
させるようにコマンドを発行するのではなく、シリアル
コントローラ３の内部にタイマ機能を持たせられる場合
にはホストコントローラ２からのコマンドを待つことな
く、独自に時間管理し、ダミークロック送出を高速レー
トで実行するようにすることも当然考えられる。

【００５６】（第２の実施の形態）上記第１の実施の形
態ではタイマによる時間管理で所定の時間毎にダミーク
ロックを送出する例を示したが、本実施の形態では、特
に通信主体である主コントローラが通常のデータ通信時
にパリティエラーを検知した場合に、より確実に、かつ
より短時間で強制復帰を実行し、１通信単位の処理を終
了するために構成したものであり、第１の実施の形態と
同様のブロック構成により実現できる。

【００５７】図４に本実施の形態のタイミング図を示
す。

【００５８】まず、データ１の送信要求が発生し、これ
に応じてデータ１が直ちに送出処理される。次にデータ
２の送信要求が発生し、これに応じてデータ２が直ちに
送出処理される。

【００５９】ところが、データ２の送信フレーム内にお
いて、クロック線１０への外来ノイズ混入によってパリ
ティエラーが発生したことをホストコントローラ２が認
識したとする。ホストコントローラ２はパリティエラー
を検出した後、内部ソフトタイマをスタートさせて所定
時間ウェイト設定を行い、この間、ダミークロックの送
信も含め、各通信局との通信動作をすべて停止させる。
その間にデータ３の送信要求が発生するが、通信動作停
止中であるため、予約のみ受け付けられる。

【００６０】そして、内部ソフトタイマが所定時間を計
測したところで、まず、ダミークロック送信要求が発行
され、これに応じてダミークロックが直ちに送出され
る。ダミークロックの送出直後、先のウェイト中に送信
を予約されたデータ３が直ちに送出される。

【００６１】上記においてウェイト設定する時間をクロ
ック線に入来するノイズの発生時間よりも長くすること
により、予め想定された所定の時間幅の単発生ノイズが
終了するのを意図的に待ち、その後、あらためて高速レ
ートのダミークロック送出が実行され、続いて、その直
後に通常のデータ通信を行えるようになり、より確実
で、かつより短時間にリセット動作（正常なフレーム終
了状態に強制的に復帰させること）を行うことができ
る。

【００６２】本発明方法は、複数の機器から構成される
システムに適用しても、１つの機器からなる装置に適用
しても良い。また、本発明方法はシステム或いは装置に
プログラムを供給することによって達成される場合にも
適用できることは言うまでもない。この場合、本発明方
法を達成するためのソフトウエアによって表されるプロ
グラムを格納した記憶媒体をシステム或いは装置に読み
出すことによって、そのシステム或いは装置が、本発明
方法の効果を享受することが可能になる。

【００６３】

【発明の効果】以上説明してきたように、本発明によれ
ば、クロック線とデータ線により接続される第１の通信
手段と複数の第２の通信手段との間でシリアルデータ通
信を行うときに、所定の時間間隔で通常のクロックより
も高い周波数のクロックを一時的にクロック線に送出
し、このクロックに同期して行う所定の通信単位の順序
処理を所定時間内に迅速にすべて終了させるようにした
ので、伝送用信号線の少ない安価な構成により、通信デ
ータにエラーが発生しても短時間で順序処理に時間ずれ
のない正常な状態に復帰することができる効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示すブロック構成
図である。

【図２】本発明の第１の実施の形態の通信手順を示すフ
ローチャートである。

【図３】本発明の第１の実施の形態の通信タイミングの
一例を示すタイミング図である。

【図４】本発明の第２の実施の形態の通信タイミングの
一例を示すタイミング図である。

【図５】従来のデータ通信装置の一例を示すシステム構
成図である。

【図６】従来例の通信フォーマット図である。

【図７】クロックにノイズが混入したときの従来例の通
信フォーマット図である。

【図８】従来例の通信異常検出方式による通信フォーマ
ット図である。

【図９】ダミークロックを用いたときの従来例の通信フ
ォーマット図である。

【図１０】従来例による課題を説明するためのシステム
構成図である。

【符号の説明】

１ 主コントローラ ２ ホストコントローラ ３ シリアルコントローラ ４、５ 通信局 ６、７ シリアル通信子局ＩＣ ８、１２ 電源線 ９ データ線 １０ 同期クロック線 １１、１３ グランド線 １６ フォトインタラプタ １７ クラッチ ３０ 送信データバッファ ３２ 送信フォーマット変換器 ３４ 送信用シフトレジスタ ３６ 切り替えゲート器

Claims (12)

【特許請求の範囲】
1. 【請求項１】 タイマ手段と、データ送信要求コマンド
   に応じて所定周波数のクロックを発生するクロック発生
   手段を備え、当該発生したクロックを伝送するクロック
   線とシリアルデータを伝送するデータ線を接続される第
   １の通信手段と、 前記クロック線と前記データ線によりカスケード接続さ
   れ、前記クロックに同期した順序処理を所定の通信単位
   毎に行う複数の第２の通信手段とを備え、 前記複数の第２の通信手段と前記第１の通信手段との間
   で前記データ線を通してシリアルデータ通信を行うデー
   タ通信装置であって、 前記第１の通信手段は、前記クロック発生手段が発生す
   る前記クロックを、前記タイマ手段により所定の時間間
   隔で前記シリアルデータ通信実行中よりも高い周波数の
   クロックに一時的に切り換えて前記クロック線に送出す
   る周波数切換手段を備え、 送出された当該シリアルデータ通信時よりも高い周波数
   のクロックにより、前記所定の通信単位の順序処理を所
   定時間内に迅速にすべて終了させるようにしたことを特
   徴とするデータ通信装置。
2. 【請求項２】 前記データ線を伝送される前記シリアル
   データは２値データであり、前記データ線は前記シリア
   ルデータ通信実行中でないときには一定の論理値とさ
   れ、 前記第１の通信手段は、前記高い周波数のクロックを送
   出するときには前記データ線をこの論理値に保持する保
   持手段を備えることを特徴とする請求項１に記載のデー
   タ通信装置。
3. 【請求項３】 前記周波数切換手段は、 前記タイマ手段が計測した一定時間毎に前記シリアルデ
   ータ通信が実行中か判定する判定手段と、 前記シリアルデータ通信実行中ではないことの判定がな
   されるまで前記判定手段による判定を繰り返し実行する
   反復手段と、 前記シリアルデータ通信実行中ではないことの判定がな
   されたときにダミークロックの送出コマンドを発行し、
   少なくとも前記所定の通信単位の順序処理を実行するだ
   けの前記所定時間は前記高い周波数のクロックを送出さ
   せる高速クロック送出手段とを備えることを特徴とする
   請求項１または２に記載のデータ通信装置。
4. 【請求項４】 前記周波数切換手段は、前記高速クロッ
   ク送出手段によるクロック送出が行われた後に、前記ク
   ロックを前記シリアルデータ通信実行中の周波数に切り
   換えることを特徴とする請求項１ないし３のいずれかに
   記載のデータ通信装置。
5. 【請求項５】 前記データ線を伝送される前記シリアル
   データのエラーを検出する検出手段と、 当該エラーが検出されたときに、前記複数の第２の通信
   手段と前記第１の通信手段との間の通信を停止させる通
   信停止手段と、 前記タイマ手段が所定時間を計測すると、前記所定周波
   数切換手段による前記クロックの切り換えを行う切換実
   行手段とを備えることを特徴とする請求項１ないし４の
   いずれかに記載のデータ通信装置。
6. 【請求項６】 前記計測する所定時間を、前記クロック
   線に入来するノイズの発生時間よりも長くしたことを特
   徴とする請求項５に記載のデータ通信装置。
7. 【請求項７】 タイマ手段と、データ送信要求コマンド
   に応じて所定周波数のクロックを発生するクロック発生
   手段を備え、当該発生したクロックを伝送するクロック
   線とシリアルデータを伝送するデータ線を接続される第
   １の通信手段と、 前記クロック線と前記データ線によりカスケード接続さ
   れ、前記クロックに同期した順序処理を所定の通信単位
   毎に行う複数の第２の通信手段とを備え、 前記複数の第２の通信手段と前記第１の通信手段との間
   で前記データ線を通してシリアルデータ通信を行うデー
   タ通信装置の通信方法であって、 前記第１の通信手段により、前記クロック発生手段が発
   生する前記クロックを、前記タイマ手段により所定の時
   間間隔で前記シリアルデータ通信実行中よりも高い周波
   数のクロックに一時的に切り換えて前記クロック線に送
   出する周波数切換ステップを行い、 送出された当該シリアルデータ通信時よりも高い周波数
   のクロックにより、前記所定の通信単位の順序処理を所
   定時間内に迅速にすべて終了させるようにしたことを特
   徴とするデータ通信装置の通信方法。
8. 【請求項８】 前記データ線を伝送される前記シリアル
   データは２値データであり、前記データ線は前記シリア
   ルデータ通信実行中でないときには一定の論理値とさ
   れ、 前記第１の通信手段により、前記高い周波数のクロック
   を送出するときには前記データ線をこの論理値に保持す
   る保持ステップを行うことを特徴とする請求項７に記載
   のデータ通信装置の通信方法。
9. 【請求項９】 前記周波数切換ステップは、 前記タイマ手段が計測した一定時間毎に前記シリアルデ
   ータ通信が実行中か判定する判定ステップと、 前記シリアルデータ通信実行中ではないことの判定がな
   されるまで前記判定ステップにおける判定を繰り返し実
   行する反復ステップと、 前記シリアルデータ通信実行中ではないことの判定がな
   されたときにダミークロック送出コマンドを発行し、少
   なくとも前記所定の通信単位の順序処理を実行するだけ
   の前記所定時間は前記高い周波数のクロックを送出させ
   る高速クロック送出ステップとを含むことを特徴とする
   請求項７または８に記載のデータ通信装置の通信方法。
10. 【請求項１０】 前記周波数切換ステップにおいて、前
    記高速クロック送出ステップにおけるクロック送出が行
    われた後に、前記クロックを前記シリアルデータ通信実
    行中の周波数に切り換えることを特徴とする請求項７な
    いし９のいずれかに記載のデータ通信装置の通信方法。
11. 【請求項１１】 前記データ線を伝送される前記シリア
    ルデータのエラーを検出する検出ステップと、 当該エラーが検出されたときに、前記複数の第２の通信
    手段と前記第１の通信手段との間の通信を停止させる通
    信停止ステップと、 前記タイマ手段が所定時間を計測すると、前記所定周波
    数切換ステップにおける前記クロックの切り換えを行う
    切換実行ステップとを含むことを特徴とする請求項７な
    いし１０のいずれかに記載のデータ通信装置の通信方
    法。
12. 【請求項１２】 前記計測する所定時間を、前記クロッ
    ク線に入来するノイズの発生時間よりも長くしたことを
    特徴とする請求項１１に記載のデータ通信装置の通信方
    法。