JP2001320390A - シリアルバス制御装置及び制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 高速アクセスデバイスと低速アクセスデバイ
スとが接続されているシリアルバスに対するデータ転送
を制御するバス制御装置において、簡単な回路構成で、
アクセス効率を高めるバス制御装置及び制御方法を提供
する。 【解決手段】 高速アクセスデバイス１０と低速アクセ
スデバイス１１とが接続されているシリアルバス１００
におけるデータ転送制御において、高速アクセスデバイ
ス１０に転送する場合は、スレーブアドレスの転送を低
速で行い、それ以降のデータの転送を高速で行う。一
方、低速アクセスデバイス１１に転送する場合は、スレ
ーブアドレス及びそれ以降のデータの転送を低速で行う
ようにシリアルバス１００のクロックを制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はシリアル通信でデー
タ及びクロックを送信する技術に関し、特に、高速でア
クセス可能なデバイスと、低速でしかアクセスできない
デバイスとが接続されたシリアルバスに対する制御に関
する。

【０００２】

【従来の技術】従来、１つのシリアルバスに複数のデバ
イスを接続し、制御するシリアルバスシステムとして、
オランダのフィリップス社の提案したＩ２Ｃバスシステ
ムがある。Ｉ２Ｃバスシステムには高速及び低速の２種
類の転送速度でアクセスする方法がある。またデバイス
には低速アクセスのみでしか使用できないデバイスと、
低速および高速アクセス可能なデバイスとがある。

【０００３】図３に従来より用いられているバスシステ
ムを示す。バスシステムは、シリアルバス１０１と、シ
リアルバス１０１に接続されるマスターデバイス１ａ及
びスレーブデバイス１０，１１とからなる。

【０００４】マスターデバイス１ａは主制御部２ａ、ア
ドレスレジスタ３ａ、低速データ制御部４ａ及び低速ク
ロック制御部７ａからなる。主制御部２ａはクロックお
よびデータの転送を実現するためのマスタ（主）となる
制御部である。アドレスレジスタ３ａは、スレーブデバ
イス１０、１１の固有のアドレスを格納するレジスタで
ある。低速データ制御部４ａはシリアル通信において低
速で転送する場合のデータを制御する。低速クロック制
御部７はシリアル通信において低速で転送する場合のク
ロックを生成し制御する。スレーブデバイス１０は、シ
リアル通信において主制御部２に対してスレーブ（従）
として動作する送受信装置であり、高速かつ低速でデー
タ転送が可能なデバイスである。また、スレーブデバイ
ス１１はデータ転送を低速でのみ行うことが可能なデバ
イスである。

【０００５】Ｉ２Ｃバスシステムを用いる場合、図３に
示すように低速アクセスのみでしか使用できないデバイ
ス１１と低速及び高速アクセス可能なデバイス１０とを
同じシリアルバス１０１に接続すると、そのシリアル通
信の転送速度は低速アクセスのみでしか使用できないデ
バイス１１に合わせて転送する必要があった。

【０００６】このため、図４に示すように、アクセス効
率を向上させるため、低速アクセスのみでしか使用でき
ないデバイス１０と、低速及び高速アクセス可能なデバ
イス１１に対して、それぞれシリアルバス１０５、１０
３を設け、バス制御装置も低速用と高速用の２種類のバ
ス制御装置１ａ、１ｂを設け、シリアルバス制御を行う
方法がある。バス制御装置１ｂにおいて、高速データ制
御部はシリアル通信において高速で転送する場合のデー
タを制御し、高速クロック制御部はシリアル通信におい
て高速で転送する場合のクロックを生成し制御するもの
である。

【０００７】

【発明が解決しようとする課題】図３に示すように、低
速アクセスのみでしか使用できないデバイスと低速及び
高速アクセス可能なデバイスを同じシリアルバスに接続
する場合、そのシリアル通信の転送速度は低速アクセス
のみでしか使用できないデバイスに合わせて転送する必
要があるため、高速でアクセス可能なデバイスにおいて
も低速でアクセスしなければならず、アクセス効率が低
下してしまう。また、図４に示すように、アクセス効率
をよくするため、低速アクセスのみでしか使用できない
デバイスと低速及び高速アクセス可能なデバイスのそれ
ぞれについてシリアルバスを用意し、バス制御装置も低
速用と高速用の２種類のバス制御装置を用意する方法が
あるが、この方法では、回路規模の増加、コストアップ
要因となる。

【０００８】本発明は上記課題を解決すべくなされたも
のであり、その目的とするところは、高速でアクセス可
能な複数のデバイスと低速でアクセス可能な複数のデバ
イスとが接続されたシリアルバスにおいて、高速でアク
セス可能なデバイスには高速で、低速でアクセス可能な
デバイスには低速でアクセスするようにアクセスを制御
するシリアルバス制御装置及び制御方法を提供すること
にある。

【０００９】

【課題を解決するための手段】前記課題を解決するため
に、本発明のバス制御装置は１つのシリアルバスに異な
った受信可能な速度をもつスレーブデバイスを複数接続
し、スレーブアドレスのみを、同じシリアルバスに接続
された複数のスレーブデバイスの受信可能な転送速度の
うち最低速度の転送速度で転送し、その後に続くデータ
を個々のデバイスの転送速度に応じた速度で転送する。
結果として、１つのシリアルバスに高速かつ低速で受信
可能なデバイスと、低速でのみ受信可能なデバイスとを
複数接続するときでも、バス制御装置を複数用意する必
要なく、高速かつ低速で受信可能なデバイス及び低速で
のみ受信可能なデバイスのそれぞれに好適な速度でのア
クセスを可能とする。

【００１０】本発明に係るバス制御装置は、クロックと
データとからなる１組のシリアルバスに接続され、シリ
アルバスを制御する制御回路である。シリアルバスに
は、シリアルバスのクロックとデータを制御する制御装
置であるマスターデバイスと、各々がデバイスを識別す
るための固有のスレーブアドレスを有する複数のスレー
ブデバイスとが接続される。マスターデバイスは、スレ
ーブアドレスのみをシリアルバスに接続されたすべての
スレーブデバイスのうち受信可能な転送速度が最低であ
るスレーブデバイスに合わせ転送し、その後に続くデー
タをアクセス対象となるスレーブデバイスの受信可能な
転送速度に応じた速度で転送する。これにより、一組の
シリアルバスに異なる受信可能な転送速度のスレーブデ
バイスを接続した場合であっても、高速でアクセス可能
なスレーブデバイスには高速でアクセス可能となり、ア
クセス効率を向上させることができる。

【００１１】

【発明の実施の形態】以下、添付の図面を参照して本発
明に係るバス制御装置の実施の形態について詳細に説明
する。

【００１２】（バス制御装置の構成）図１は、シリアル
バスに接続された本発明に係るシリアル通信におけるバ
ス制御装置のブロック図である。図１において、シリア
ルバス１００はクロック信号を供給するクロックライン
１００ａと、転送されるデータを供給するデータライン
１００ｂとからなる。バス制御装置１はシリアルバス１
００に接続され、シリアル通信におけるマスター（主）
となりうる送受信装置である。バス制御装置１は、主制
御部２と、アドレスレジスタ３と、低速データ部４と、
高速データ部５と、低速クロック部６と、高速クロック
部７と、スイッチ８，９とを備える。

【００１３】主制御部２はデータ転送をするための主要
な制御を行なう。アドレスレジスタ３はスレーブのアド
レスを格納するレジスタである。低速データ制御部４は
シリアル通信において低速で転送する場合のデータを制
御する。高速データ制御部５はシリアル通信において高
速で転送する場合のデータを制御する。高速クロック制
御部６はシリアル通信において高速で転送する場合のク
ロックを生成し制御する。低速クロック制御部７はシリ
アル通信において低速で転送する場合のクロックを生成
し制御する。

【００１４】スイッチ８は、低速データ制御部４からの
データを転送するか高速データ制御部５からのデータを
転送するかを切り替えるスイッチである。スイッチ９は
低速クロック制御部７のクロックを用いるか、高速クロ
ック制御部６のクロックを用いるかを切り替えるための
スイッチである。高速アクセスデバイス１０はシリアル
通信におけるスレーブ（従）として動作する送受信装置
であり、データ転送を高速かつ低速で行うことの可能な
デバイスである。低速アクセスデバイス１１はシリアル
通信におけるスレーブとして動作する送受信装置であ
り、データ転送を低速でのみ行うことが可能なデバイス
である。

【００１５】スレーブとして動作する送受信装置である
高速アクセスデバイス１０および低速アクセスデバイス
１１はそれぞれ固有のスレーブアドレスを持つ。スレー
ブとなるデバイスはその固有のスレーブアドレスにより
そのデバイスにアクセスされていることを認識し動作を
行う。本実施形態では、１つのバス上に高速かつ低速で
アクセス可能な高速アクセスデバイス１０と、低速での
みアクセス可能な低速アクセスデバイス１１とを接続し
ている。

【００１６】（バス制御装置の動作）以上のように構成
されるバス制御装置１はシリアルバス１００を介してデ
バイス１０，１１との間でデータ転送を行なうとき、ま
ず、アクセス対象となるスレーブデバイスを特定するた
めのスレーブアドレスをシリアルバス１００に転送し、
アクセス対象のスレーブデバイスを特定した後、データ
転送を開始する。このとき、バス制御装置１は、スレー
ブアドレスの転送はアクセス対象のデバイスのアクセス
可能速度にかかわらず低速で行ない、その後、データの
転送はアクセス対象のデバイスのアクセス可能速度に応
じた速度で行なう。これにより、１つのシリアルバスに
アクセス可能速度（動作速度）の異なるスレーブデバイ
スが複数接続された場合であっても、スレーブデバイス
のアクセス可能速度に応じたデータ転送が可能となる。

【００１７】以下に、バス制御装置１の動作を詳細に説
明する。バス制御装置１が、低速アクセスデバイス１１
に対してアクセスを開始する場合は、低速アクセスデバ
イス１１のアクセス可能速度に合わせるため、クロック
及びデータを低速で転送する必要がある。このため、ス
レーブアドレス及びデータ転送時において、スイッチ
８、９はそれぞれ低速データ制御部４、低速クロック制
御部７側に切り替えられる。

【００１８】具体的には、バス制御装置１は、アドレス
レジスタ３からそのアクセスを開始するデバイスのスレ
ーブアドレスを読み出し、シリアルバス１００を介し
て、それに接続されるデバイス１０、１１に転送する。
このときスイッチ８、９はそれぞれ低速データ制御部
４、低速クロック制御部７側に切り替えられている。こ
のように、低速アクセスデバイス１１にアクセスを開始
する場合はスレーブアドレスおよびそれに続くデータを
常に低速で転送する。その場合、高速アクセスデバイス
１０は、低速でアクセスも可能なため、誤動作をするこ
とはない。また、複数のスレーブデバイスのうちアクセ
ス対象のスレーブデバイス以外のスレーブデバイスはス
レーブアドレスを受信し、このスレーブアドレスに基
き、アクセス対象でないことを認識し、受信を停止す
る。

【００１９】次に、高速アクセスデバイス１０にアクセ
スする場合を説明する。この場合、スレーブアドレス転
送時において、スイッチ８、９はそれぞれ低速データ制
御部４、低速クロック制御部７側に切り替えられ、その
後、データ転送時において、スイッチ８、９はそれぞれ
高速データ制御部５、高速クロック制御部６側に切り替
えられる。

【００２０】具体的には、バス制御装置１は、まずアド
レスレジスタ３からアクセス対象となるスレーブデバイ
スのスレーブアドレスを読み出してシリアルバス１００
に転送する。このとき、スレーブアドレスは、シリアル
バスに接続されているスレーブデバイスのアクセス可能
速度のうちの最も遅い速度で転送される。これは、低速
アクセスデバイス１１は高速ではアクセスすることが不
可能なため、高速でスレーブアドレスを転送すると誤動
作の原因となるからである。そのため、スレーブアドレ
スを転送するときはスイッチ８を低速データ制御部４側
に、スイッチ９を低速クロック制御部７側に切り替え
る。その後、引き続いてデータを転送するときは、スイ
ッチ８を高速データ制御部５側に、スイッチ９を高速ク
ロック制御部６側に接続し、データを高速で転送する。
このとき、複数のスレーブデバイスのうちアクセス対象
以外のスレーブデバイスは、スレーブアドレスを受信し
た後、アクセス対象でないことを認識すると、受信を停
止する。

【００２１】図２は本発明のバスシステムを説明するた
めのタイミングチャートである。図２の（ａ）は低速ア
クセスデバイスに転送する場合のタイミングチャートで
あり、図２の（ｂ）は高速アクセスデバイスに転送する
場合のタイミングチャートである。

【００２２】図２の（ａ）、（ｂ）において、破線Ａで
囲んだ部分ではクロックが「HIGH」のときにデータを
「HIGH」から「LOW」に変化させているが、これはデー
タ転送の開始条件を示している。また、破線Ｂで囲んだ
部分では、クロックが「HIGH」のときデータを「LOW」
から「HIGH」に変化させているが、これは停止条件を示
している。また、破線Ｃで囲んだクロックの９ビット目
は確認のための応答信号を示している。

【００２３】図２に示すように、転送開始条件の後、ス
レーブアドレスが転送され、その後、停止条件、開始条
件に続いてデータの転送が開始される。このとき、低速
アクセスデバイス１１にアクセスする場合は、図２の
（ａ）に示すように、スレーブアドレスは低速で転送
し、続いて、データもスレーブアドレスを転送した速度
と同じ速度（低速）で転送する。また、高速アクセスデ
バイス１０にアクセスする場合は、図２の（ｂ）に示す
ように、スレーブアドレスは低速で転送し、それ以降の
データを転送する場合は高速に切り替えて転送する。

【００２４】

【発明の効果】本発明によれば、シリアル通信において
高速アクセスデバイスおよび低速アクセスデバイスを同
じシリアルバスに接続が可能となり、かつ、高速アクセ
スデバイスは高速でアクセス可能となる。これにより、
バス制御装置の回路規模を最小限におさ、製造コストを
抑制しつつ、装置性能やアクセス効率を向上させること
ができる。

【図面の簡単な説明】

【図１】 本発明に係るシリアル通信におけるシリアル
バス制御装置のブロック図。

【図２】 本発明に係るシリアルバス制御装置におけ
る、低速アクセスデバイスに転送する場合のタイミング
チャート（ａ）、及び、高速アクセスデバイスに転送す
る場合のタイミングチャート（ｂ）。

【図３】 従来のシリアル通信システムの一例のブロッ
ク図。

【図４】 従来のシリアル通信システムの別の例のブロ
ック図。

【符号の説明】

１ バス制御装置 ２ 主制御部 ３ アドレスレジスタ ４ 低速データ制御部 ５ 高速データ制御部 ６ 高速クロック制御部 ７ 低速クロック制御部 ８，９ スイッチ １０ 高速アクセスデバイス １１ 低速アクセスデバイス

Claims (4)

【特許請求の範囲】
1. 【請求項１】 クロック信号線とデータ線とからなるシ
   リアルバスであって、それぞれが固有のアドレスを有す
   るスレーブデバイスが複数接続されるシリアルバスに接
   続されて、該シリアルバスを制御するバス制御装置であ
   って、 一のスレーブデバイスと通信を行なうときに、前記シリ
   アルバスに接続されたスレーブデバイスが受信可能な転
   送速度のうちの最も遅い速度で、該一のスレーブデバイ
   スのアドレスを転送し、 その後、該一のスレーブデバイスが受信可能な転送速度
   に応じた速度で、データを転送することを特徴とするバ
   ス制御装置。
2. 【請求項２】 前記スレーブデバイスのアドレスを格納
   するアドレスレジスタと、 低速でデータ転送するためにデータおよびクロックを制
   御する第１の制御手段と、 高速でデータ転送するためにデータおよびクロックを制
   御する第２の制御手段と、 第１の制御手段および第２の制御手段のいずれかを選択
   する選択手段と、 前記一のスレーブデバイスのアドレスの転送時は、前記
   第１の制御手段を選択し、データの転送時は、前記一の
   スレーブデバイスの受信可能な速度に応じて前記第１の
   制御手段または前記第２の制御手段のいずれかを選択す
   るように前記選択手段を制御する制御手段とを備えたこ
   とを特徴とする請求項１に記載されたバス制御装置。
3. 【請求項３】 前記シリアルバスに接続された複数のス
   レーブデバイスのうちアクセス対象であるスレーブデバ
   イス以外のスレーブデバイスは、受信したアドレスに基
   いて自らがアクセス対象であるか否かを認識し、アクセ
   ス対象でないと認識したときにデータの受信を停止する
   ことを特徴とする請求項１に記載されたバス制御装置。
4. 【請求項４】 クロック信号線とデータ線とからなるシ
   リアルバスであって、シリアルバスにおけるデータ転送
   を制御するマスターデバイスとそれぞれが固有のアドレ
   スを有する複数のスレーブデバイスとが接続されたシリ
   アルバスの制御方法であって、 マスターデバイスと一のスレーブデバイスとの間で通信
   を行なうときに、 マスターデバイスから、シリアルバスに接続されたスレ
   ーブデバイスの受信可能速度のうちの最も遅い速度で、
   該一のスレーブデバイスのアドレスを転送し、 その後に、該一のスレーブデバイスの受信可能な速度に
   応じた転送速度で、データを転送することを特徴とする
   バス制御方法。