KR100391170B1 - 메인 프로세싱 회로 데이터 보드 - Google Patents
메인 프로세싱 회로 데이터 보드 Download PDFInfo
- Publication number
- KR100391170B1 KR100391170B1 KR10-2000-0084722A KR20000084722A KR100391170B1 KR 100391170 B1 KR100391170 B1 KR 100391170B1 KR 20000084722 A KR20000084722 A KR 20000084722A KR 100391170 B1 KR100391170 B1 KR 100391170B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- board
- unit
- lan
- central control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
본 발명은 MPCD 보드에 관한 것으로서, CPU를 구비하여 보드의 전체적인 동작 및 데이터의 흐름을 제어하는 중앙 제어부; 사용자의 요청 정보를 수신하여 상기 중앙 제어부로 전송하고, 보드의 상태 정보를 디스플레이 하는 SIO부; 상기 중앙 제어부가 주변 장치를 제어할 수 있도록 하는 제어 프로그램을 구비하고 제어 프로그램에 따른 플로우 데이터를 중앙 제어부에 제공하는 로컬 처리부; 보드와 랜을 연결하여 가입자가 요구한 데이터를 랜으로부터 수신하여 상기 중앙 제어부로 전송하는 랜 포트부; 마스터 CPU에 장애 요인이 생길 경우, 슬레이브 CPU가 동작하도록 이중화 처리를 담당하는 이중화 처리부; 및 상기 중앙 제어부에서 가입자가 요구한 데이터를 수신하여 컴팩트 PCI 방식으로 데이터를 I/O 보드로 전송하는 컴팩트 PCI 정합부를 포함하는 것을 특징으로 한다.
본 발명에 의한 보드에 의하면, CPU로 MPC 8260을 채택하고, I/O 보드와의 버스 접속 방식으로는 컴팩트 PCI 버스를 채택함으로써, 고속으로 데이터를 처리할 수 있으며, I/O 접속부의 속도를 향상시킬 수 있는 장점이 있다.
Description
본 발명은 메인 프로세싱 회로 데이터(Main Processing Circuit Data, 이하 "MPCD"라 함) 보드에 관한 것으로서, 더욱 상세하게는 MPC8260 CPU를 사용하고 버스 접속 방식으로 컴팩트(Compact) PCI(Peripheral Component Interconnect)를 사용하여 CPU 주변의 로컬 접속부 및 I/O 접속부의 속도를 향상시키는데 적당하도록 한 MPCD 보드에 관한 것이다.
MPCD 보드란 하드 디스크 내지 기타의 저장 수단에 저장되어 있는 가입자 정보를 액세스하여 제공하고, 가입자의 제공 정보를 하드 디스크 내지 기타의 저장 수단에 저장하는 역할을 하는 보드를 말한다. 여기서 가입자 정보에는 음성, 메일, 동영상과 같은 정보를 모두 포함한다.
도 1은 종래의 MPCD 보드의 구성을 도시한 것이다.
도 1에 도시된 바와 같이, 종래의 MPCD 보드는 중앙 제어부(10), 로컬 처리부(11), 스카시/랜 처리부(12), 메모리 정합부(13) 및 SIO(Serial Input Output) 부(14)를 포함하여 이루어진다.
스카시/랜 처리부(12)는 하드 디스크나 랜과 접속되어 하드 디스크에 저장된 데이터 또는 랜에서 제공하는 데이터를 입력받아 이를 처리하는 역할을 한다. 이와 같은 역할을 위해 스카시/랜 처리부는 스카시 컨트롤러 및 랜 컨트롤러를 구비하고 있다.
스카시 컨트롤러는 스카시 버스를 통해 복수개의 하드 디스크와 연결되어 있으며, 하드 디스크와의 통신을 통해 데이터의 전송 속도, 전송할 단위 데이터의 양(16 bit 또는 8bit)과 같은 프로토콜을 설정한 후, 하드 디스크로부터 데이터를 전송받으며, 사용자의 요청 정보를 하드 디스크에서 조회하는 역할을 한다.
랜 컨트롤러는 IP 주소나 MAC 주소 등과 같은 랜의 프레임 정보를 분석해서 랜을 통해 데이터를 송·수신하는 역할을 한다. 기존의 MPCD 보드의 랜 처리부는 10 Base-T 방식을 지원하였다.
메모리 정합부(13)는 스카시/랜 처리부가 수신한 데이터를 임시적으로 저장하였다가 중앙 제어부(10)로 전송하는 버퍼로서의 역할을 수행한다.
로컬 처리부(11)는 중앙 제어부(10)가 주변 장치를 제어할 수 있도록 데이터를 처리하는 역할을 한다. 로컬 처리부에는 특정 상황에서 중앙 제어부가 제어하여야 할 일련의 플로우에 대한 제어 프로그램이 저장되어 있다. 로컬 처리부에서는 상기 프로그램된 플로우를 CPU에서 통용될 수 있는 명령으로 전환하여 이를 CPU로 제공한다. 또한 로컬 처리부는 램을 구비하여 CPU의 명령이 실행되는 공간을 제공한다.
중앙 제어부(10)는 보드의 전체적인 동작을 제어하는 역할을 하고, 일반적으로 MC68040 CPU를 사용한다.
SIO부(14)는 중앙 제어부(10)에서 전송하는 보드의 상태 정보를 사용자에게 디스플레이하며, 사용자의 요청 정보를 수신하여 중앙 제어부(10)로 전송해 이를 처리할 수 있도록 하는 역할을 한다.
MPCD 보드에서 처리된 데이터는 VME 방식으로 데이터 버스를 통해 I/O 보드로 전송된다. I/O 보드에서는 MPCD 보드에서 하드 디스크 또는 랜으로부터 수신한 데이터가 음성일 경우 음성 데이터를 재생하거나 동영상 데이터일 경우에 이를 실행하여 사용자에게 정보를 제공하는 역할을 하게 된다. VME 방식은 데이터 전송 시에 칩 선택(selection) 신호를 보내 칩을 선택하고 정보를 전송할 주소 등을 모두 설정한 후에 주소 라인과 데이터 라인을 구별하여 데이터를 전송하는 방식을 말한다.
상기한 종래의 MPCD 보드는 중앙 제어부의 CPU로 MC68040을 이용하는데, MC68040은 보드의 동작 제어에 관한 역할만을 수행하도록 집적화되고 다른 필요한 기능에 대해서는 집적화 되지 않아 보드의 크기가 큰 단점이 있었다. 또한 I/O 보드로 데이터 전송 시에 VME 방식을 사용하여 데이터의 전송 속도가 떨어지는 문제점이 있었으며, 랜으로부터 사용자가 요구한 데이터를 수신할 경우 10 Base-T만을 지원하여 고속의 데이터 처리를 할 수 없었다.
본 발명에서는 상기한 바와 같은 종래 기술의 문제점을 해결하기 위해, MPC8260 CPU를 사용하고 I/O 보드와의 버스 접속 방식으로 컴팩트 PCI를 사용하여 CPU 주변의 로컬 접속부 및 I/O 접속부의 속도를 향상시킬 수 있는 MPCD 보드를 제안하고자 한다.
도 1은 종래의 MPCD 보드의 구성을 도시한 것,
도 2는 본 발명의 바람직한 실시예에 따른 MPCD 보드의 구성을 도시한 것.
상기한 바와 같은 목적을 달성하기 위한 본 발명은, 메인 프로세싱 회로 데이터 보드에 있어서, CPU를 구비하여 보드의 전체적인 동작 및 데이터의 흐름을 제어하는 중앙 제어부; 사용자의 요청 정보를 수신하여 상기 중앙 제어부로 전송하고, 보드의 상태 정보를 디스플레이 하는 SIO부; 상기 중앙 제어부가 주변 장치를 제어할 수 있도록 하는 제어 프로그램을 구비하고 제어 프로그램에 따른 플로우 데이터를 중앙 제어부에 제공하는 로컬 처리부; 보드와 랜을 연결하여 가입자가 요구한 데이터를 랜으로부터 수신하여 상기 중앙 제어부로 전송하는 랜 포트부; 마스터 CPU에 장애 요인이 생길 경우, 슬레이브 CPU가 동작하도록 이중화 처리를 담당하는 이중화 처리부; 및 상기 중앙 제어부에서 가입자가 요구한 데이터를 수신하여 컴팩트 PCI 방식으로 데이터를 I/O 보드로 전송하는 컴팩트 PCI 정합부를 포함하는 것을 특징으로 한다.
또한 상기 중앙 제어부는, 상기 랜의 프레임 데이터를 분석하고 상기 랜 포트부로부터 데이터를 수신하는 랜 컨트롤러와, 상기 랜 컨트롤러가 수신한 데이터를 임시 저장하였다가 상기 CPU로 제공하는 메모리 정합부를 포함하는 것을 특징으로 한다.
또한 상기 컴팩트 PCI 정합부는 보드가 안정적인지 여부를 판단하여 현재 상태에 맞는 안정적인 전원을 각 칩으로 공급하는 HSC(Hot Swap Controller)를 포함하는 것을 특징으로 한다.
또한 상기 컴팩트 PCI 정합부는, 공급되는 전압의 속도를 조절하는 전압 스윙과, 임펄스 방지를 위해 미리 약간의 전압을 충전시키는 프리-차지(Pre-Charge) 전압을 사용하는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명에 의한 메인 프로세싱 회로 데이터 보드의 바람직한 실시예를 상세하게 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 MPCD 보드의 구성을 도시한 것이다.
도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 MPCD 보드는 중앙 제어부(20), 이중화 처리부(21), 로컬 처리부(22), SIO부(23), 랜 포트부(24) 및 컴팩트 PCI 정합부(25)를 포함하여 이루어진다. 상기 중앙 제어부(10)는 CPU, 메모리 정합부 및 랜 컨트롤러를 포함한다.
중앙 제어부(20)는 보드의 전체적인 동작 및 데이터의 흐름을 제어하는 역할을 한다. 본 발명에서는 중앙 제어부에서 종래에 MC68040 CPU를 사용한 것과는 달리 MPC8260 CPU를 사용한다. 상기 MPC8260 CPU는 일반 CPU로서의 기능외에 랜 컨트롤러 및 메모리정합의 기능을 함께 수행할 수 있다. 또한 MPC8260은 100 Base-T 랜 접속을 지원한다. 따라서 종래에는 랜 처리부와 메모리 정합부가 별도의 장치로 보드에 존재하였으나 본 발명에서는 중앙 제어부(20)에서 이와 같은 역할을 모두 수행한다. 즉 중앙 제어부에서 IP 주소나 MAC 주소 등과 같은 랜의 프레임 정보를 분석하는 역할 및 가입자에 관련된 정보를 랜으로부터 수신하였을 경우에 이를 임시 저장하는 역할을 함께 하게 되는 것이다.
랜 포트부(24)는 MPCD 보드와 랜과의 연결부로서 가입자가 요구한 데이터를 랜으로부터 수신하여 중앙 제어부(20)로 전송하는 역할을 한다.
SIO부(23)는 중앙 제어부(20)에서 전송하는 보드의 상태 정보를 사용자에게 디스플레이하며, 사용자의 요청 정보를 수신하여 중앙 제어부(20)로 전송해 이를 처리할 수 있도록 하는 역할을 한다.
로컬 처리부(22)는 중앙 제어부(20)가 주변 장치를 제어할 수 있도록 데이터를 처리하는 역할을 한다. 종래와 마찬가지로 로컬 처리부(22)에는 특정 상황에서 중앙 제어부가 제어하여야 할 일련의 플로우에 대한 제어 프로그램이 저장되어 있다. 상기 제어 프로그램의 제어 명령은 CPU에서 통용되는 데이터로 로컬 처리부에서 전환되어 CPU로 제공되며 CPU는 이를 통해 보드의 동작 및 데이터의 흐름을 제어한다.
이중화 처리부(21)는 CPU의 이중화 처리를 담당하는 역할을 한다. 보드의 안정성을 위해 이중화된 CPU를 사용하는 경우가 많다. 본 발명에 의한 보드에서도 마스터 CPU와 슬레이브 CPU 두 개를 구비하고 정상 상태일 때는 마스터 CPU만이 동작하고 슬레이브 CPU는 대기 상태에 놓는다. 만약 마스터 CPU에 장애 요인이 생기게 되면, 대기 상태에 있던 슬레이브 CPU가 그 기능을 대체하게 되는데 이중화 처리부(21)는 이와 같은 과정을 처리하는 역할을 하는 것이다.
컴팩트 PCI 정합부(25)는 MPCD 보드에서 I/O 보드로 랜으로부터 수신한 데이터를 전송할 때 컴팩트 PCI 방식으로 데이터를 전송할 수 있도록 이를 처리하는 역할을 한다. PCI 방식은 주소와 데이터 신호를 전송하기 위해 모든 동적 경로들을 사용하는 방식으로 VME 방식과 같이 주소와 데이터를 전송하는 라인이 구별되어 있지 않으며, 칩 선택(Selection) 신호를 별도로 전송하지 않는다. 컴팩트 PCI는 종래의 PCI가 32bit로 전송할 수 있는 것에 반해 64bit로 데이터를 전송하 수 있도록한 방식이다.
컴팩트 PCI 정합부(25)에서는 중앙 제어부에서 입력되는 데이터를 내부에서 통용되는 신호로 정합하는 역할을 한다. 또한 PCI 정합부는 HSC(Hot Swap Controller)를 구비하고 있어 종래와 같이 전원이 칩으로 일방적으로 공급되는 것이 아니라 보드가 안정적인지 여부를 판단하여 현재 상태에 맞는 안정적인 전원을 각 칩으로 공급한다.
또한 본 발명에 의한 PCI 정합부는 디지털 신호가 트랜지션(Transition)이 일어날 때 임펄스와 같은 급격한 신호 변동으로 인해 시스템이 불안해 지는 것을 방지하기 위해 전압 스윙(Voltage Swing)과 프리-차지(Pre-Charge) 전압을 사용하는 것이 바람직하다. 전압 스윙(Voltage Swing)은 전압이 공급되는 핀을 긴 핀, 중간 핀, 짧은 핀의 세 개의 핀을 두어 긴 핀에서 가정 먼저 전압이 공급되고 중간 핀, 짧은 핀의 순서로 전압이 공급되어 전압이 들어오는 속도 조절을 통해 안정적으로 전압이 공급되도록 한다. 프리-차지(Pre-Charge) 전압은 일반적인 디지털 신호가 0볼트에서 5볼트로 전환 시에 신호의 임펄스가 크게 생기는 것을 방지하기 위해, 0볼트가 아니라 0.7볼트 내지 1볼트의 전압을 미리 충전시켜 놓아 5볼트의 신호가 들어오더라도 임펄스가 상대적으로 적게 생기도록 하는 방식을 의미한다. 이와 같은 방식을 통해 PCI 정합부는 I/O 보드로 안정적이고 오류가 없는 데이터를 제공할 수 있다.
이하에서는 상기한 구성을 갖는 본 발명에 의한 MPCD 보드의 동작을 설명하기로 한다. MPCD 보드는 메일 데이터, 음성 데이터, 동영상 데이터 등 포괄적인 가입자의 정보를 제공할 수 있으나 본 실시예에서는 음성 사서함의 음성 정보를 가입자에게 제공하는 MPCD 보드를 예로 하여 MPCD 보드의 동작을 설명하기로 한다.
가입자가 음성 사서함에 있는 메시지를 수신하고자 하는 경우, 가입자가 단말기를 통해 메시지 수신을 요청하면, 가입자의 요청 정보는 우선 MPCD 보드의 SIO부(23)로 입력되고, SIO부(23)는 가입자의 요청 정보를 중앙 제어부(20)로 전송한다. 중앙 제어부(20)의 CPU는 가입자가 요청한 메시지를 랜을 통해 수신할 것을 명령하고, 중앙 제어부(20) 내의 랜 컨트롤러는 랜의 프레임 정보를 분석하고 가입자의 음성 사서함 정보를 수신하며, 수신한 데이터는 SIO부를 통해 가입자에게 제공되고 가입자는 자신의 음성 사서함에 몇 개의 음성 데이터가 저장되어 있는지 등 음성 사서함 상태 정보를 제공받는다.
사용자가 제공받은 정보 중에서 특정 음성 메시지를 선택하면, 랜 컨트롤러는 사용자가 선택한 음성 데이터를 랜 포트부(24)를 통해 수신하여 중앙 제어부(20) 내의 메모리 정합부에 저장한다.
메모리 정합부는 데이터를 임시적으로 저장하였다가 CPU로 이를 전달하며, CPU는 로컬 처리부의 제어 프로그램에 따라 메시지 데이터를 컴팩트 PCI정합부(25)로 전달한다.
컴팩트 PCI 정합부(25)는 수신한 데이터를 내부에서 통용되는 데이터로 정합하고, PCI 방식으로 I/O 보드로 데이터를 전송하며, I/O 보드는 수신한 음성 신호를 재생하여 가입자에게 사서함에 녹음된 음성 정보를 제공한다.
이상에서 설명한 바와 같이, 본 발명에 의한 MPCD 보드에 의하면, CPU로 MPC 8260을 채택하고, I/O 보드와의 버스 접속 방식으로는 컴팩트 PCI 버스를 채택함으로써, 고속으로 데이터를 처리할 수 있으며, I/O 접속부의 속도를 향상시킬 수 있는 장점이 있다. 또한 MPC8260은 랜 컨트롤러와 메모리 정합의 기능을 CPU 고유의 제어 기능 이외에도 제공하므로 보드의 사이즈가 줄어들고, 보드를 효율적으로 구성할 수 있는 장점이 있다.
Claims (4)
- 메인 프로세싱 회로 데이터 보드에 있어서,CPU를 구비하여 보드의 전체적인 동작 및 데이터의 흐름을 제어하는 중앙 제어부;사용자의 요청 정보를 수신하여 상기 중앙 제어부로 전송하고, 보드의 상태 정보를 디스플레이 하는 SIO부;상기 중앙 제어부가 주변 장치를 제어할 수 있도록 하는 제어 프로그램을 구비하고 제어 프로그램에 따른 플로우 데이터를 중앙 제어부에 제공하는 로컬 처리부;보드와 랜을 연결하여 가입자가 요구한 데이터를 랜으로부터 수신하여 상기 중앙 제어부로 전송하는 랜 포트부;마스터 CPU에 장애 요인이 생길 경우, 슬레이브 CPU가 동작하도록 이중화 처리를 담당하는 이중화 처리부; 및상기 중앙 제어부에서 가입자가 요구한 데이터를 수신하여 컴팩트 PCI 방식으로 데이터를 I/O 보드로 전송하는 컴팩트 PCI 정합부를 포함하는 것을 특징으로 하는 메인 프로세싱 회로 데이터 보드.
- 제 1항에 있어서,상기 중앙 제어부는, 상기 랜의 프레임 데이터를 분석하고 상기 랜 포트부로부터 데이터를 수신하는 랜 컨트롤러와, 상기 랜 컨트롤러가 수신한 데이터를 임시 저장하였다가 상기 CPU로 제공하는 메모리 정합부를 포함하는 것을 특징으로 하는 메인 프로세싱 회로 데이터 보드.
- 제 1항에 있어서,상기 컴팩트 PCI 정합부는 보드가 안정적인지 여부를 판단하여 현재 상태에 맞는 안정적인 전원을 각 칩으로 공급하는 HSC(Hot Swap Controller)를 포함하는 것을 특징으로 하는 메인 프로세싱 회로 데이터 보드.
- 제 1항에 있어서,상기 컴팩트 PCI 정합부는, 공급되는 전압의 속도를 조절하는 전압 스윙과, 임펄스 방지를 위해 미리 약간의 전압을 충전시키는 프리-차지(Pre-Charge) 전압을 사용하는 것을 특징으로 하는 메인 프로세싱 회로 데이터 보드.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0084722A KR100391170B1 (ko) | 2000-12-28 | 2000-12-28 | 메인 프로세싱 회로 데이터 보드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0084722A KR100391170B1 (ko) | 2000-12-28 | 2000-12-28 | 메인 프로세싱 회로 데이터 보드 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020055299A KR20020055299A (ko) | 2002-07-08 |
KR100391170B1 true KR100391170B1 (ko) | 2003-07-12 |
Family
ID=27688052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0084722A KR100391170B1 (ko) | 2000-12-28 | 2000-12-28 | 메인 프로세싱 회로 데이터 보드 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100391170B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100451795B1 (ko) * | 2002-10-14 | 2004-10-08 | 엘지전자 주식회사 | 콤팩트 pci의 핫 스왑 처리 장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1153211A (ja) * | 1997-07-31 | 1999-02-26 | Nec Corp | 開発支援装置 |
KR19990038013A (ko) * | 1997-11-03 | 1999-06-05 | 윤종용 | 피씨아이-투-스카시/랜이 하나의 보드에 마운트된 컴퓨터 시스템 |
JPH11224232A (ja) * | 1997-11-14 | 1999-08-17 | Compaq Computer Corp | 同時データ転送可能なコンピュータ・システム及び同時データ転送方法 |
JPH11282781A (ja) * | 1998-03-27 | 1999-10-15 | Oki Electric Ind Co Ltd | 通信装置 |
JPH11345197A (ja) * | 1998-06-01 | 1999-12-14 | Sony Corp | 情報処理装置 |
JP2000010910A (ja) * | 1998-06-22 | 2000-01-14 | Nec Corp | データ転送制御装置およびデータ転送制御方法ならびに記録媒体 |
JP2000155691A (ja) * | 1998-11-19 | 2000-06-06 | Taito Corp | 制御システム |
JP2000339267A (ja) * | 1999-05-28 | 2000-12-08 | Oki Data Corp | Pciバス制御システム |
-
2000
- 2000-12-28 KR KR10-2000-0084722A patent/KR100391170B1/ko not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1153211A (ja) * | 1997-07-31 | 1999-02-26 | Nec Corp | 開発支援装置 |
KR19990038013A (ko) * | 1997-11-03 | 1999-06-05 | 윤종용 | 피씨아이-투-스카시/랜이 하나의 보드에 마운트된 컴퓨터 시스템 |
JPH11224232A (ja) * | 1997-11-14 | 1999-08-17 | Compaq Computer Corp | 同時データ転送可能なコンピュータ・システム及び同時データ転送方法 |
JPH11282781A (ja) * | 1998-03-27 | 1999-10-15 | Oki Electric Ind Co Ltd | 通信装置 |
JPH11345197A (ja) * | 1998-06-01 | 1999-12-14 | Sony Corp | 情報処理装置 |
JP2000010910A (ja) * | 1998-06-22 | 2000-01-14 | Nec Corp | データ転送制御装置およびデータ転送制御方法ならびに記録媒体 |
JP2000155691A (ja) * | 1998-11-19 | 2000-06-06 | Taito Corp | 制御システム |
JP2000339267A (ja) * | 1999-05-28 | 2000-12-08 | Oki Data Corp | Pciバス制御システム |
Also Published As
Publication number | Publication date |
---|---|
KR20020055299A (ko) | 2002-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100800989B1 (ko) | 중재 패킷 프로토콜을 구비한 메모리 중재 시스템 및 방법 | |
US6694440B1 (en) | Computer, network controller, and system and remote activating method using the computer and controller | |
JP3745162B2 (ja) | リンク制御状態機械 | |
JPH11355321A (ja) | 媒体アクセス制御装置 | |
US7111158B1 (en) | Techniques for transitioning control of a serial ATA device among multiple hosts using sleep and wake commands | |
JP2012063817A (ja) | 通信装置 | |
US7779195B2 (en) | Communication control apparatus for common bus connection devices | |
KR100391170B1 (ko) | 메인 프로세싱 회로 데이터 보드 | |
US20030126344A1 (en) | Transparent fibre channel concentrator for point to point technologies | |
JP2002123371A (ja) | ディスクアレイ制御装置及びディスクアレイ制御方法 | |
US6654853B1 (en) | Method of secondary to secondary data transfer with mirroring | |
US6819675B2 (en) | Self-route multi-memory expandable packet switch with overflow processing means | |
US20040230759A1 (en) | Synchronous memory system and also method and protocol for communication in a synchronous memory system | |
JP2003050788A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
KR20020028534A (ko) | 디지털신호 처리 프로세서의 hpi와 dma인터페이스를 가진 pci 버스 컨트롤러 | |
US6700887B1 (en) | Packet transfer apparatus which generates access reject command during a DMA transfer | |
KR100641256B1 (ko) | 집적데이타프로세서및직렬메모리장치를포함하는데이타통신인터페이스 | |
US20030093603A1 (en) | Apparatus and method for responding to a interruption of a packet flow to a high level data link controller in a signal processing system | |
US20030031163A1 (en) | Method and apparatus for improving performance of a loop network | |
US20030093594A1 (en) | Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller | |
KR20040020727A (ko) | 통신처리 시스템의 이더넷 스위칭 보드의 이중화 장치 | |
JP2001036559A (ja) | イーサネット(登録商標)スイッチにおけるオーバフロー発生防止のためのデータ伝送速度自動調節装置及び方法 | |
JPH10229538A (ja) | データ通信システム、プリントシステム及びデータ通信装置 | |
JP2001320390A (ja) | シリアルバス制御装置及び制御方法 | |
JP5902402B2 (ja) | データ出力調整装置、データ出力調整方法、rgmiiネットワークシステム、及び、rgmiiネットワーク通信路切替方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080626 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |