KR100641256B1 - 집적데이타프로세서및직렬메모리장치를포함하는데이타통신인터페이스 - Google Patents

집적데이타프로세서및직렬메모리장치를포함하는데이타통신인터페이스 Download PDF

Info

Publication number
KR100641256B1
KR100641256B1 KR1019980000109A KR19980000109A KR100641256B1 KR 100641256 B1 KR100641256 B1 KR 100641256B1 KR 1019980000109 A KR1019980000109 A KR 1019980000109A KR 19980000109 A KR19980000109 A KR 19980000109A KR 100641256 B1 KR100641256 B1 KR 100641256B1
Authority
KR
South Korea
Prior art keywords
data
serial
terminal
processor
serial data
Prior art date
Application number
KR1019980000109A
Other languages
English (en)
Other versions
KR19980070353A (ko
Inventor
어니스트 더블유. 파웰
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR19980070353A publication Critical patent/KR19980070353A/ko
Application granted granted Critical
Publication of KR100641256B1 publication Critical patent/KR100641256B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)
  • Microcomputers (AREA)
  • Multi Processors (AREA)
  • Complex Calculations (AREA)
  • Memory System (AREA)

Abstract

직렬 데이타 프로세서(16)는 디지탈 프로세서(106), 디지탈 프로세서(106)와 상호 접속된 메모리 제어기(114), 및 메모리 제어기(114)와 상호 접속된 동적 직렬 억세스 메모리(112)를 포함한다. 제1 데이타 선택 회로(134)는 제1 제어 신호에 응답하여 직렬-데이타-인 단자(94), 동적 직렬 억세스 메모리(112) 또는 디지탈 프로세서로부터 제2 직렬-데이타-인 단자(138)로 직렬 데이타를 전송한다. 제2 데이타 선택 회로(144)는 제2 제어 신호에 응답하여 직렬-데이타-인 단자(138), 동적 직렬 억세스 메모리(132) 또는 디지탈 프로세서로부터 직렬-데이타-아웃 단자(96)로 직렬 데이타를 전송한다. 제3 데이타 선택 회로(120)는 제3 제어 신호에 응답하여 직렬-데이타-인 단자, 동적 직렬 억세스 메모리(112) 또는 디지탈 프로세서(90)로부터 제3 직렬-데이타-인 단자(150)로 직렬 데이타를 전송한다. 제1, 제2, 및 제3 데이타 선택 회로(134, 144, 120)은 멀티플렉서로서, 각각은 다수의 선택 제어 신호에 응답한다. 제1, 제2, 및 제3 제어 신호 각각은 다수의 선택 제어 신호를 포함한다.

Description

집적 데이타 프로세서 및 직렬 메모리 장치를 포함하는 데이타 통신 인터페이스{A DATA COMMUNICATION INTERFACE INCLUDING AN INTEGRATED DATA PROCESSOR AND SERIAL MEMORY DEVICE}
본 발명은 집적 디지탈 프로세서 및 메모리 장치에 관한 것으로, 특히 데이타 통신 인터페이스 및 디지탈 음성 시스템의 구성 요소로서 사용되는 집적 프로세서 및 직렬 메모리 장치를 포함하는 직렬 데이타 처리용 방법 및 장치에 관한 것이다.
아래의 특허 출원은 본 명세서에 참조된다: 일련 번호 07/934,955호, 1992년 8월 25일 출원, "개선된 처리용 방법 및 장치"(TI-16770).
데이타 프로세서는 방대한 양의 정보를 매우 신속히 처리하기 위해 사용된다. 집적 회로 마이크로프로세서 기술 개선은 이러한 장치들의 처리 속도를 혁신적으로 향상시켰다. 일반적으로, 마이크로프로세서 및 개별 집적 회로 랜덤 억세스 메모리 장치는 실제 동작 장치로서 마이크로컴퓨터 시스템에 병합된다. 일반적으로, 집적 회로 랜덤 억세스 메모리 장치는 2 범주 중의 하나의 범위내에 있다.
랜덤 억세스 메모리의 제1 범주는 정적 저장 셀을 포함한다. 그러한 정적 랜덤 억세스 메모리(SRAM) 장치는 매우 고속으로 동작하도록 설계되고 최신 집적 회로 마이크로프로세서의 속도로 신속히 동작할 수 있다. 이러한 장치들이 마이크로프로세서와 보조를 맞추도록 충분히 빠르게 동작하지만, 정적 랜덤 억세스 메모리 장치는 생산에 있어 상대적으로 고가이다. 그 높은 가격 때문에, 마이크로컴퓨터 시스템 설계에 있어서, 그 가격을 최소화하기 위한 저가의 메모리 대체물을 연구하게 되었다.
랜덤 억세스 메모리 장치의 제2 범주는 동적 저장 셀을 포함한다. 동적 랜덤 억세스 메모리(DRAM) 장치는 정적 랜덤 억세스 메모리 장치의 가격에 비해 매우 저렴하게 설계된다. 저렴한 가격은 매력적이지만, 동적 랜덤 억세스 메모리 장치는 일반적으로 상술한 정적 랜덤 억세스 메모리에 비해 현저하게 느리게 동작한다. 그 느린 속도 때문에, 마이크로컴퓨터 시스템 설계에 있어서, 그 시스템이 고속으로 동작하도록 동적 메모리 기능을 가속하는 다른 장치 및 특별한 설비를 연구하게 되었다.
최근에 제안된 해결책으로는 메모리 속도와 가격을 절충한 스마트 메모리가 있다. 스마트 메모리는 집적 회로 장치로서, 프로세싱 코어(core) 및 메모리 어레이를 포함한다. 프로세싱 코어는 메모리 어레이내에 저장된 명령을 수행하고 메모리 어레이와 데이타를 전달하도록 동작한다. 스마트 메모리로의 외장 연결은 스마트 메모리 기능이 내장 장치에 대한 정규 랜덤 억세스 메모리 장치로서 기능하도록 구성된다.
공지된 스마트 메모리 장치는 데이타가 장치내로 흐르는 경로의 유형에 제한된다. 그러한 제한된 유형의 데이타 경로는 스마트 메모리 장치내의 데이타의 억세스 및 그 데이타와 다른 데이타의 처리의 융통성(flexibility)을 감소한다.
상술한 문제 및 다른 문제는 디지탈 프로세서, 상기 디지탈 프로세서와 상호 접속된 메모리 제어기, 및 상기 메모리 제어기와 상호 접속된 동적 직렬 억세스 메모리를 포함하는 집적 회로 직렬 데이타 프로세서에 의해 해결된다. 제1 데이타 선택 회로는 데이타-입력 단자, 직렬 메모리, 또는 디지탈 프로세서로부터 직렬 메모리로 직렬 데이타를 전송한다. 제2 데이타 선택 회로는 데이타-인 단자, 직렬 메모리, 또는 디지탈 신호 프로세서로부터 데이타-아웃 단자로 직렬 데이타를 전송한다.
데이타 전송 인터페이스는 직렬 데이타를 직렬 데이타 프로세서의 데이타-인 단자로 수송하기 위한 제1 버스를 구비한 직렬 데이타 소스를 포함한다. 디지탈 시스템은 디지탈 시스템과 직렬 데이타 프로세서 사이에 어드레스 신호, 제어 신호 및 데이타를 수송하기 위한 제2 버스를 구비한다.
디지탈 음성 처리 시스템은 음성 매체로부터 직렬 데이타 프로세서의 직렬 데이타-인 단자로 직렬 데이타를 수송하는 제1 버스를 구비한 음성 매체를 포함한다. 제어기는 제어기와 직렬 데이타 프로세서 사이에 어드레스 신호, 제어 신호 및 직렬 데이타를 수송하고, 음성 매체로 제어 신호를 수송하기 위한 제2 버스를 구비한다. 변환 시스템은 가청음을 발생하기 위한 직렬 데이타 프로세서로부터의 직렬 데이타에 응답한다.
도 1에서, 2개의 디지탈 시스템(12 및 14)를 포함하는 데이타 전송 인터페이스(10)의 블럭도가 도시된다. 직렬 데이타 프로세스(SDP: 16)는 데이타 버스(18)을 통해 디지탈 시스템(12)과 상호 접속된다. 제어 신호 및 데이타는 데이타 버스(18)을 통해 디지탈 시스템(12)와 SDP(16) 사이에서 수송된다.
디지탈 시스템(12 및 14) 모두는 메모리, 제어 회로, 데이타 프로세싱 장치 및 SDP(16 및 20)과 같은 주변 장치를 상호 접속하기 위한 회로를 구비하는 시스템이다. 디지탈 시스템(12 및 14)는 프린터, 비디오 카메라, 컴퓨터, 테이프 드라이버, 컴퓨터화된 기계, 통신 채널 또는 직렬 데이타를 사용하는 다른 회로이다.
각각의 SDP(16 및 20)는 주변 회로 또는 슬레이브 프로세서와 같은 각각의 디지탈 시스템(12 또는 14)에 대해 기능하도록 구성된다. 데이타는 데이타 버스(18 및 22)를 통해 제어 신호, 어드레스 및 데이타를 관련 디지탈 시스템(12 또는 14)에 인가함에 의해 SDP(16 또는 20)에 직렬로 기록될 수 있다.
직렬 데이타는 각각의 SDP(16 및 20)내로 및 외부로 시프트될 수 있다. 직렬 데이타 소스(24)는 SDP(16)에 기록될 직렬 순서 데이타를 인가하기 위해 SDP(16)의 직렬 데이타-인 단자(28)로 결선된다. 그러한 직렬 순서 데이타는 SDP(16)내에 저장되거나 또는 이를 통해 직렬 데이타-아웃 단자(30) 및 SDP(20)의 직렬 데이타-인 단자(34)와 직렬 데이타-아웃 단자(30)을 상호 접속하는 다른 버스(32)로 경로 배정(route)된다. 직렬 데이타의 순서는 SDP(20)내에 저장되거나 또는 이를 통해 직렬 데이타-아웃 단자(36)로 경로 배정된다. 직렬 데이타-아웃 단자(36)로부터, 직렬 순서 데이타는 데이타 버스(38)를 통해 결선되고, 직렬 데이타 행선지 회로(42)의 직렬 데이타-인 단자(40)로 인가된다. 직렬 데이타 행선지 회로(42)는 직렬 순서 데이타를 수신 및 저장하거나, 가시 표시상에 화면을 형성하도록 데이타를 동작시키고, 공정을 제어하고, 데이타를 음으로 변환시키고, 데이타를 처리하거나 또는 데이타를 다른 행선지(도시 없음)로 통화시키거나, 또는 다른 데이타 처리 기능을 수행한다.
도 2를 참조로, 스피커(52)에 의해 음으로 변환 가능한 신호를 생성하는 디지탈 음성 처리 시스템(50)의 블럭도가 도시된다. 디지탈 음성 처리 시스템(50)에서, 제어기(54)는 데이타 버스(56)를 통해 SDP(58) 및 음성 매체 회로(62)를 수신하는 것을 목적으로 데이타 버스(56)를 통해 SDP(58), 사용자 인터페이스 회로(60), 음성 매체 회로(62)와 상호 접속된다. 사용자(64)는 사용자 인터페이스 회로(60)를 통해 디지탈 명령을 데이타 버스(56) 및 제어기(54)로 인가한다. SDP(58)는 데이타 버스(56)를 통해 음성 매체 회로(62)로부터 디지탈 데이타를 수신하고, 그러한 데이타를 데이타 버스(56)를 통해 제어기(54)로부터 수신된 명령에 따라 처리한다. 예를 들면, 튜너 또는 마이크로폰으로부터 아날로그 신호를 억세스하고, 아날로그 신호를 대표하는 디지탈 신호로 변환하도록 이러한 아날로그 신호를 아날로그-디지탈(A/D) 변환기(68)로 전송하기 위해 제어기(54)는 제어 신호를 데이타 버스(56)를 통해 음성 매체 회로(62)로 전송한다. 그 이후의 이러한 디지탈 신호는 데이타 버스(66)를 통해 SDP(58)로 전송되어 저장되거나 또는 다른 회로로 전송된다. 별예로, 제어기(54)는 CD-ROM 시스템과 같은 소스로부터 디지탈 신호를 억세스하고 이러한 디지탈 신호를 데이타 버스(66)를 통해 SDP(58)로 전송하기 위해 데이타 버스(56)를 통해 음성 매체 회로(62)로 전송될 수 있다. 그러므로, SDP(58)는 음성 매체 회로(62)의 CD-ROM 시스템으로부터 또는 A/D 변환기 회로(68)로부터 직렬 데이타를 수신한다.
제어기(54)로부터 인가된 제어 신호에 따라, SDP(58)는 데이타를 판독하고, 데이타 버스(70)를 통해 데이타를 변환 시스템으로 전송한다. 직렬 데이타에 응답하여, 디지탈-아날로그(D/A) 변환기 회로(72)는 SDP(58)를 가청 주파수의 아날로그 신호로 변환한다. D/A 변환기 회로(72)로부터의 출력 아날로그 신호는 아날로그 신호를 전치 증폭하기 위해 회로 경로(74)를 통해 음성 증폭기(76)으로 전송된다. 전치 증폭된 아날로그 신호는 가청음으로 변환하도록 경로(78) 및 음성 증폭기(100)을 통해 스피커로 전송된다.
도 3에 있어서, 도1의 블럭도에서의 SDP(16 및 20) 및 도2의 블럭도에서의 SDP(58)로 사용되는 SDP(90)의 블럭도가 도시된다. 도3의 SDP(90)에서, 랜덤 억세스 포트(92)는 도1의 디지탈 시스템(12 또는 14)과 같은 디지탈 시스템 또는 도2의 제어기(54)와 같은 제어기와의 소통을 수신 및 전송한다. 또한, 직렬 데이타-인 단자(94)는 도1의 직렬 데이타 소스(24) 또는 SDP(16)과 같은 직렬 데이타 소스 또는 도2의 음성 매체 회로(62)로부터 직렬 데이타를 수신한다. 직렬 데이타-아웃 단자(96)은 도1의 SDP(20) 또는 직렬 데이타 행선지 회로(42) 또는 도2의 D/A 변환기 회로(72)와 같은 직렬 데이타 수신기로 데이타를 소통시킨다.
랜덤 억세스 포트(92)는 도1의 디지탈 시스템(12 또는 14)와 같은 호스트 컴퓨터 또는 도2의 제어기와 상호 접속하도록 클럭 리드(98), 제어 버스(100), 어드레스 버스(102) 및 데이타 버스(104)를 포함한다.
SDP(90)내에서, 클럭 리드(98), 제어 버스(100), 어드레스 버스(102), 및 데이타 버스(104)는 호스트 프로세서와 데이타 프로세서(106) 사이의 신호를 전송하기 위해서 데이타 프로세서와 상호 접속된다. 데이타 프로세서(106)와 연관되는 것은 메모리 정렬로서 적절한 프로그램을 제공하고, 데이타에 신속히 억세스한다. 예를 들면, 도3은 리드 온리 메모리(ROM) 또는 소거 가능 프로그래머블 리드 온리 메모리(EPROM)인 프로그램 메모리(108) 및 예를 들면 정적 랜덤 억세스 메모리(SRAM)일 수 있는 캐쉬 메모리(110)를 도시한다.
셀프-리플레시(self-refresh), 직렬 동적 메모리(112)는 또한 처리될 데이타의 직렬 순서를 저장하기 위한 데이타 프로세서(106)와 관련되며, 아래에 상술하는 직렬 메모리 데이타-인 단자 및 직렬 출력을 제공한다.
메모리 제어기(114)는 직렬 수신기 회로가 적어도 부분적으로 언로드되고 수신기 풀(full) 신호(113)(RCVR FL)가 비활성화될 때까지 셀프-리플레시에 대한 다수의 제어 신호를 생성하도록 데이타 프로세서(106)와 셀프-리플레시 직렬 동적 메모리(112) 사이에 내재된다. 활성인 경우와 어느 정도 유사하게, 송신기 엠티 신호(115)(TX EMPTY)는 데이타 프로세서(106)로 셀프-리플레시 직렬 동적 메모리(112)내의 직렬 송신기 회로(도시 없음)가 엠티이고 송신될 직렬 데이타가 없음을 표시한다. 직렬 송신기 회로가 적어도 부분적으로 재충전되는 경우, 송신기 엠티 신호(115)(TX EMTY)는 비활성화된다.
데이타 프로세서(106)는 또한 다중 직렬 데이타 소스로부터 직렬 데이타를 처리한다. 이러한 다중 직렬 데이타 소스는 셀프-리플레시 직렬 동적 메모리(112)로부터의 프로세서 직렬 데이타 출력(116), 직렬 데이타-인 단자(94), 및 직렬 출력(118)을 포함한다. 3개의 직렬 데이타 소스는 3개의 상이한 데이타 선택 로직 회로에 대한 입력으로 인가된다.
프로세서 데이타-인 선택 로직 회로(120)는 3개의 직렬 데이타 소스(122, 124 및 126)으로부터 직렬 데이타를 수신하고, 한번에 이들 중 하나를 선택하여 리드(128)를 통해 데이타 프로세서(106)의 직렬 데이타-인 단자(130)로 전송한다. 리드(122)는 프로세서 직렬 데이타 출력(116)로부터 직렬 데이타를 프로세서 데이타-인 선택 로직 회로(120)의 입력으로 수송한다. 리드(124)는 직렬 데이타-인 단자(94)로부터의 직렬 데이타를 프로세서 선택 로직 회로(120)의 제2 입력으로 수송한다. 프로세서 데이타-인 선택 로직 회로(120)를 턴 온 또는 오프하는데 특정 인에이블링 제어 신호가 필요하지는 않다. 메모리 제어기(114)는 리드 쌍(132)를 통해 선택 제어 신호를 프로세서 데이타-인 선택 로직 회로(120)로 공급한다. 선택 제어 신호는 프로세서 데이타-인 선택 로직 회로(120)로부터 전송될 직렬 데이타 입력들로부터 3 중의 1 선택을 위한 2-비트 코드를 포함한다.
메모리 직렬-데이타-인 선택 로직 회로(134)는 3개의 직렬 데이타 소스(94, 122, 및 126)로부터 직렬 데이타를 수신하고, 이들 중 한번에 하나를 선택하여 리드(136)를 통해 셀프-리플레시 직렬 동적 메모리(112)의 메모리 데이타-인 단자(138)로 전송한다. 리드(122)는 프로세서 직렬 데이타 출력(116)으로부터 직렬 데이타를 메모리 직렬-데이타-인 선택 로직 회로(134)의 입력으로 전송한다. 리드(124)는 직렬-데이타-인 단자(94)로부터 직렬 데이타를 메모리 직렬-데이타-인 선택 로직 회로(134)의 제2 입력으로 전송한다. 또한, 리드(126)는 셀프-리플레시 직렬 동적 메모리(112)의 직렬 출력으로부터 직렬 데이타를 메모리 직렬-데이타-인 선택 로직 회로(134)의 제3 입력으로 전송한다. 데이타-인 유효 제어 신호는 리드(140)를 통해 외부 회로로부터 인가되어, 직렬 데이타가 외부 회로로부터 유효한 경우 메모리 직렬-데이타-인 선택 로직 회로(134)를 인에이블하고, 직렬 데이타가 외부 회로로부터 유효하지 않은 경우 메모리 직렬-데이타-인 선택 로직 회로(134)를 디스에이블한다. 데이타-인 유효 제어 신호는 메모리 제어기 출력을 발생하기 위한 입력 중의 하나로서 메모리 제어기(114)로 또한 인가된다. 메모리 제어기(114)는 리드 쌍(142)을 통해 다른 선택 제어 신호를 메모리 직렬-데이타-인 선택 로직 회로(134)로 공급한다. 이러한 선택 제어 신호는 직렬 데이타 중에서 3개 중 하나의 선택을 하기 위한 2-비트 코드를 포함하여, 선택 로직 회로(134)내의 메모리 직렬-데이타-인으로부터 전송된다.
리드(140) 상의 데이타-인 유효 제어 신호는 메모리 직렬-데이타-인 선택 로직 회로(134) 외에도 메모리 제어기(114)로 인가된다. 리드(140) 상의 이러한 제어 신호는 직렬 데이타가 외부 회로로부터 유효한 경우 메모리 제어기(114)로 데이타-입력 리드(94)를 통해 직렬 데이타를 제공한다. 일단 메모리 제어기(114)가 직렬 데이타가 직렬 데이타-인 단자(94) 상에서 유효하다는 것을 인지하면, 제어기는 언제 그 데이타를 SDP(90)으로 수용할 것인지 말것인지를 결정한다. 또한, 일단 제어기가 직렬 데이타-인 단자(94) 상의 직렬 데이타를 수용할 것을 결정하는 경우, 메모리 제어기(114)는 그 데이타를 셀프-리플레시 직렬 동적 메모리(112), 데이타 프로세서(106) 또는 직렬 데이타-출력 리드(96) 중의 하나로 전송할 것인지를 결정한다. 이후, 적절한 직렬 데이타 선택 제어 신호가 생성되어 3개의 데이타 선택 로직 회로(120, 134, 144)로 인가된다.
직렬-데이타-출력 선택 로직 회로(144)는 3개의 직렬 데이타 소스로부터 직렬 데이타를 수신하고, 전송시에 이들 중의 하나를 선택하여 리드(146)를 경유하여 데이타 출력 단자(96)로 전송한다. 리드(122)는 프로세서 직렬 데이타 출력(116)으로부터 메모리 직렬-데이타-출력 선택 로직 회로(144)로 신호를 전송한다. 리드(124)는 직렬-데이타-인 단자(94)로부터 직렬-데이타-출력 선택 로직 회로(144)로 신호를 전송한다. 리드(126)는 직렬 출력(118)로부터 메모리 직렬-데이타-아웃 선택 회로(144)로 신호를 전송한다. 데이타-아웃 유효 제어 신호는 리드(96)를 통해 메모리 제어기(114)에 의해 인가되어 직렬 데이타가 셀프-리플레시 직렬 동적 메모리(112) 또는 데이타 프로세서(106)로부터 유효한 경우 직렬-데이타 출력 선택 로직 회로(144)를 인에이블한다. 메모리 제어기(114)는 리드 쌍(148)을 통해 직렬-데이타-아웃 선택 로직 회로(144)로 제3 선택 제어 신호를 공급한다. 이러한 제3 선택 제어 신호는 직렬-데이타-출력 선택 로직 회로(144)로부터 전송될 직렬 데이타 입력들 중의 3개 중 하나를 선택하도록 2-비트 코드를 포함한다.
SDP는 메모리 제어기(114) 및 디지탈 프로세서(106)의 제어 하의 3개 데이타 선택 로직(120, 134, 및 144)에 의해 결정된 것처럼 많은 방법으로 동시에 데이타를 처리할 수 있다. 아래의 동작은 SDP 데이타 경로에 대해 설명되며, 상이한 응용 요구를 수행하기 위해 다양한 결합이 발생할 수 있다.
직렬 데이타-인은 저장을 위해 셀프-리플레시 직렬 DRAM(112)로 입력되거나 즉시 처리를 위해 디지탈 프로세서(106)으로 입력되거나 직렬 데이타-아웃 선택 로직(144)를 통해 SDP의 외부로 즉시 전송될 수 있다.
디지탈 프로세서(106)로부터의 데이타-아웃(116)은 프로세서 데이타-인 선택 로직(120)을 통해 디지탈 프로세서(106)로 즉시 복귀하거나 저장하기 위해 데이타 선택 로직(134)을 통해 셀프-리플레시 직렬 동적 램(112)으로 입력되거나 직렬 데이타-아웃 선택 로직(144)을 통해 SDP의 외부로 전송될 수 있다.
셀프-리플레시 직렬 DRAM(112)의 단자(118)로부터의 직렬 데이타-아웃은 데이타 선택 로직(134)을 통해 셀프-리플레시 직렬 DRAM(112)로 즉시 복귀하거나 데이타 선택 로직(120)을 통해 디지탈 프로세서(106)로 전송되거나 또는 출력 레벨(145)에서 직렬 데이타-아웃 선택 로직을 통해 직렬 데이타-아웃 단자(96)에서 SDP의 외부로 전송될 수 있다.
본 발명이 개략적인 실시예를 참조로 상세히 설명되었지만, 이러한 설명은 단자 예로서만 설명되며, 제한적 의미로 이해되어서는 안된다. 그러므로, 본 발명의 상세한 실시예의 수개의 변형 및 다른 추가 실시예들은 본 설명을 참조할 때 당업자에게는 명백한 것이다. 모든 그러한 변형 및 추가 실시예는 아래에 청구 범위처럼 본 발명의 기술 사상 및 범위내에 있는 것으로 간주된다.
도1은 직렬 데이타 프로세서와 상호 접속된 한 쌍의 호스트 프로세서를 사용하는 데이타 전송 인터페이스의 블럭도.
도2는 제어기를 갖춘 직렬 데이타 프로세서를 사용하는 디지탈 음성 처리 시스템의 블럭도.
도3은 본 발명에 따른 직렬 데이타 프로세서의 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
16 : 직렬 데이타 프로세서
94 : 직렬-데이타-인 단자
96 : 직렬-데이타-아웃 단자
106 : 디지탈 프로세서
114 : 메모리 제어기
112 : 동적 직렬 억세스 메모리
138 : 직렬-데이타-인 단자
144 : 제2 데이타 선택 회로

Claims (8)

  1. 디지탈 음성 처리 시스템으로서,
    음성 매체 및 사용자 인터페이스;
    직렬 데이타-인 단자를 갖는 직렬 데이타 프로세서;
    상기 음성 매체로부터의 직렬 데이타를 상기 직렬 데이타-인 단자와 통신하도록 구성된 제1 버스;
    제어기;
    어드레스 신호들, 제어 신호들, 및 직렬 데이타를 상기 제어기 및 직렬 데이타 프로세서와 통신하고, 제어 신호들을 상기 음성 매체와 통신하며, 제어 신호들을 상기 사용자 인터페이스와 통신하도록 구성된 제2 버스; 및
    상기 직렬 데이타 프로세서의 직렬 데이타-아웃(data-out) 단자로부터의 직렬 데이타에 응답하여 가청음(audible sound)을 생성하기 위한 변환 시스템
    을 포함하는 디지탈 음성 처리 시스템.
  2. 제1항에 있어서,
    상기 음성 매체는 컴팩트 디스크 리드-온리 메모리를 포함하는 디지탈 음성 처리 시스템.
  3. 제1항에 있어서,
    상기 음성 매체는, 아날로그 신호를 생성하는, 마이크로폰 및 튜너중 적어도 하나를 포함하고,
    상기 아날로그 신호에 응답하여, 상기 직렬 데이타-아웃 단자에서 상기 직렬 데이타를 생성하기 위한 아날로그-디지탈 변환기를 포함하는 디지탈 음성 처리 시스템.
  4. 집적 회로 장치로서,
    디지탈 프로세서;
    상기 디지탈 프로세서와 상호 접속된(interconnected) 메모리 제어기;
    상기 메모리 제어기와 상호 접속되며, 직렬-데이타-인 단자와 직렬-데이타-아웃 단자를 구비한 동적 직렬 억세스 메모리;
    제1 데이타 선택 회로; 및
    제2 데이타 선택 회로
    를 포함하고,
    상기 제1 데이타 선택 회로는, 제1 제어 신호에 응답하여, 제1 외부 회로, 상기 직렬-데이타-아웃 단자, 또는 상기 디지탈 프로세서로부터 상기 직렬-데이타-인 단자와 상기 디지탈 프로세서중 적어도 하나로 직렬 데이타를 전송하며,
    상기 제2 데이타 선택 회로는, 제2 제어 신호에 응답하여, 상기 제1 외부 회로, 상기 직렬-데이타-아웃 단자, 또는 상기 디지탈 프로세서 중 어느 하나로부터 제2 외부 회로로 직렬 데이타를 전송하는 집적 회로 장치.
  5. 제4항에 있어서,
    상기 메모리 제어기는 상기 제1 및 제2 제어 신호를 생성하도록 구성되며;
    제1 리드(lead)는, 외부 데이타-인 유효 신호를 상기 제1 데이타 선택 회로로 인가하여 상기 제1 데이타 선택 회로를 통해 상기 직렬 데이타-인 단자와 상기 디지탈 프로세서중 적어도 하나로 데이타의 전송을 시작하도록 구성되며;
    제2 리드는, 상기 메모리 제어기로부터 상기 제2 데이타 선택 회로로 데이타-아웃 유효 신호를 인가하고 상기 제2 데이타 선택 회로를 인에이블링하여 상기 제2 데이타 선택 회로를 통해 상기 제2 외부 회로로 데이타의 전송을 시작하도록 구성되는 집적 회로 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 제1 및 제2 데이타 선택 회로는 복수의 선택 제어 단자를 갖는 멀티플렉서이며,
    상기 제1 및 제2 제어 신호 각각은 복수의 신호를 포함하는 집적 회로 장치.
  7. 제4항에 있어서,
    상기 제1 데이타 선택 회로는,
    상기 제1 제어 신호에 응답하여, 상기 제1 외부 회로, 상기 직렬-데이타-아웃 단자, 또는 상기 디지탈 프로세서로부터 상기 직렬-데이타-인 단자로 상기 직렬 데이타를 전송하는 회로와,
    제3 제어 신호에 응답하여, 상기 제1 외부 회로, 상기 직렬-데이타-아웃 단자, 또는 상기 디지탈 프로세서로부터 상기 디지탈 프로세서로 직렬 데이타를 전송하는 또다른 회로를 포함하는 집적 회로 장치.
  8. 디지탈 음성 처리 시스템으로서,
    음성 매체 및 사용자 인터페이스와,
    직렬 데이타-인 단자를 구비하는 직렬 데이타 프로세서와,
    상기 음성 매체로부터의 직렬 데이타를 상기 직렬 데이타-인 단자로 통신하는 제1 버스와,
    제어기와,
    어드레스 신호,제어 신호, 및 직렬 데이타를 상기 제어기와 상기 직렬 데이타 프로세서와 통신하고, 제어 신호를 상기 음성 매체와 통신하며, 제어 신호를 상기 사용자 인터페이스와 통신하는 제2 버스와,
    상기 직렬 데이타 프로세서의 직렬 데이타-아웃 단자로부터의 직렬 데이타에 응답하여, 가청음을 생성하는 변환 시스템
    을 포함하고,
    상기 직렬 데이타 프로세서는 집적 회로 장치이며,
    상기 집적 회로 장치는,
    디지탈 프로세서와,
    상기 디지탈 프로세서와 상호 접속된(interconnected) 메모리 제어기와,
    상기 메모리 제어기와 상호 접속되며, 직렬-데이타-인 단자와 직렬-데이타-아웃 단자를 구비한 동적 직렬 억세스 메모리와,
    제1 데이타 선택 회로와,
    제2 데이타 선택 회로
    를 포함하고,
    상기 제1 데이타 선택 회로는, 제1 제어 신호에 응답하여, 제1 외부 회로, 상기 직렬-데이타-아웃 단자, 또는 상기 디지탈 프로세서로부터 상기 직렬-데이타-인 단자와 상기 디지탈 프로세서중 적어도 하나로 직렬 데이타를 전송하고,
    상기 제2 데이타 선택 회로는, 제2 제어 신호에 응답하여, 상기 제1 외부 회로, 상기 직렬-데이타-아웃 단자, 또는 상기 디지탈 프로세서 중 어느 하나로부터 제2 외부 회로로 직렬 데이타를 전송하는 디지탈 음성 처리 시스템.
KR1019980000109A 1997-01-06 1998-01-06 집적데이타프로세서및직렬메모리장치를포함하는데이타통신인터페이스 KR100641256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3576297P 1997-01-06 1997-01-06
US60/035,762 1997-01-06

Publications (2)

Publication Number Publication Date
KR19980070353A KR19980070353A (ko) 1998-10-26
KR100641256B1 true KR100641256B1 (ko) 2006-12-19

Family

ID=21884642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000109A KR100641256B1 (ko) 1997-01-06 1998-01-06 집적데이타프로세서및직렬메모리장치를포함하는데이타통신인터페이스

Country Status (5)

Country Link
US (1) US6178476B1 (ko)
EP (1) EP0852358A3 (ko)
JP (1) JPH10340247A (ko)
KR (1) KR100641256B1 (ko)
TW (1) TW360832B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539908B1 (ko) * 1998-12-24 2006-03-09 삼성전자주식회사 교환기에서 고속 프로세서간 통신 장치_
KR100391169B1 (ko) * 2000-11-25 2003-07-12 엘지전자 주식회사 프로세서와 외부장치간의 직렬 통신장치
US6681287B2 (en) * 2001-07-02 2004-01-20 Nanoamp Solutions, Inc. Smart memory
US7444207B2 (en) 2002-10-15 2008-10-28 Rain Bird Corporation Modular and expandable irrigation controller
MXPA06007327A (es) * 2003-12-23 2007-04-10 Rain Bird Corp Controlador de irrigacion modular y expansible.
US7844367B2 (en) 2003-12-23 2010-11-30 Rain Bird Corporation Code replacement for irrigation controllers
KR100776945B1 (ko) * 2006-09-27 2007-11-21 (재)대구경북과학기술연구원 직렬 데이터 전송 구현을 위한 메모리 유닛

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264954A (en) * 1979-09-04 1981-04-28 Ncr Corporation Distributed function communication system for remote devices
EP0036864B1 (en) 1979-10-09 1984-10-03 BURROUGHS CORPORATION (a Michigan corporation) Data communications controller
US4811007A (en) * 1983-11-29 1989-03-07 Tandy Corporation High resolution video graphics system
US4713757A (en) * 1985-06-11 1987-12-15 Honeywell Inc. Data management equipment for automatic flight control systems having plural digital processors
US4728930A (en) * 1987-06-30 1988-03-01 The United States Of America As Represented By The Secretary Of The Navy Parallel-to-serial-data interface-adaptor
US5226173A (en) 1988-05-06 1993-07-06 Hitachi, Ltd. Integrated data processor having mode control register for controlling operation mode of serial communication unit
US5020020A (en) * 1989-04-07 1991-05-28 Digital Equipment Corporation Computer interconnect system with transmit-abort function
US5018188A (en) * 1989-12-20 1991-05-21 Motorola, Inc. Microphone-controller with multifunction, single conductor
DE69132495T2 (de) 1990-03-16 2001-06-13 Texas Instruments Inc., Dallas Verteilter Verarbeitungsspeicher
US5283819A (en) * 1991-04-25 1994-02-01 Compuadd Corporation Computing and multimedia entertainment system
JP2989938B2 (ja) * 1991-06-25 1999-12-13 日本電気アイシーマイコンシステム株式会社 ディジタルシグナルプロセッサ
US5301186A (en) 1991-06-28 1994-04-05 Digital Equipment Corporation High speed transmission line interface
US5402499A (en) * 1992-08-07 1995-03-28 Lsi Logic Corporation Multimedia controller
US5537646A (en) * 1992-11-19 1996-07-16 The United States Of America As Represented By The Secretary Of The Navy Apparatus initialized for selected device based upon timing, interrupt, and DMA control commands within configuration data passed from processor to transfer data to selected device
US5585583A (en) * 1993-10-14 1996-12-17 Maestromedia, Inc. Interactive musical instrument instruction system
US5754803A (en) * 1996-06-27 1998-05-19 Interdigital Technology Corporation Parallel packetized intermodule arbitrated high speed control and data bus

Also Published As

Publication number Publication date
JPH10340247A (ja) 1998-12-22
TW360832B (en) 1999-06-11
EP0852358A3 (en) 1998-11-25
KR19980070353A (ko) 1998-10-26
US6178476B1 (en) 2001-01-23
EP0852358A2 (en) 1998-07-08

Similar Documents

Publication Publication Date Title
US5778195A (en) PC card
US20030151939A1 (en) Methods and apparatus for accessing configuration data
US20050265108A1 (en) Memory controller which increases bus bandwidth, data transmission method using the same, and computer system having the same
HU201165B (en) Device for connecting modules of 8 and 16 bit to a system of microprocessor of 16 bit
KR100390058B1 (ko) 주국과적어도하나의종국을갖는통신시스템
KR100641256B1 (ko) 집적데이타프로세서및직렬메모리장치를포함하는데이타통신인터페이스
JPH09160866A (ja) バス・インタフェース論理システム及び同期方法
US5630063A (en) Data distribution system for multi-processor memories using simultaneous data transfer without processor intervention
JP2995752B2 (ja) バスアーキテクチャ変換回路
KR100259345B1 (ko) 직병렬데이터전송을위한적응가능한인터페이스회로
KR20070102823A (ko) Ｉ２ｃ 프로토콜에서의 어드레스 제어 장치
US5163049A (en) Method for assuring data-string-consistency independent of software
KR20080034379A (ko) 단말기에서 초기화 신호를 생성하는 장치 및 방법
GB2228813A (en) Data array conversion
JPH02287646A (ja) メモリ拡張方式
US6651152B1 (en) Microcomputer including download circuit controlling data download to plurality of memories
US5796672A (en) Method and circuit for routing data to registers in an integrated circuit
US7714871B2 (en) System and method for controlling display of mobile terminal
US8006012B2 (en) Data storage system
US20020125501A1 (en) Integrated circuit
KR20000033265A (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
KR20030025018A (ko) 직접 메모리 액세스 제어기 및 제어 방법
KR890013567A (ko) 다이렉트 메모리 액세스 제어장치
US20040268081A1 (en) Apparatus and method for storing digital data
KR910002621B1 (ko) 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 12