KR20020028534A - 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러 - Google Patents

디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러 Download PDF

Info

Publication number
KR20020028534A
KR20020028534A KR1020000059574A KR20000059574A KR20020028534A KR 20020028534 A KR20020028534 A KR 20020028534A KR 1020000059574 A KR1020000059574 A KR 1020000059574A KR 20000059574 A KR20000059574 A KR 20000059574A KR 20020028534 A KR20020028534 A KR 20020028534A
Authority
KR
South Korea
Prior art keywords
dsp
hpi
controller
dma
emif
Prior art date
Application number
KR1020000059574A
Other languages
English (en)
Other versions
KR100375816B1 (ko
Inventor
조용범
Original Assignee
조용범
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조용범 filed Critical 조용범
Priority to KR10-2000-0059574A priority Critical patent/KR100375816B1/ko
Publication of KR20020028534A publication Critical patent/KR20020028534A/ko
Application granted granted Critical
Publication of KR100375816B1 publication Critical patent/KR100375816B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 디지털신호 처리 프로세서(DSP)와 퍼스널컴퓨터의 인터페이스에 사용되는 PCI(PeripheralComponent Interconnect) 버스 컨트롤러에 있어서, HPI기능은 물론, DSP의 DMA(Direct Memory Acess) 기능을 제공하도록 하는 DSP의 HPI와 DMA 인터페이스를 가진 PCI 버스 컨트롤러를 개시한다. 본 발명은 DSP 프로세서와 퍼스널컴퓨터의 인터페이스로 사용되는 PCI 버스 컨트롤러에 있어서, 시스템 보드 측의 리소스 사용이나 플러그 및 플레이(Plug & Play) 관련 명령을 처리하고 호스트에서 DSP로의 HPI 컨트롤을 담당하는 타겟 컨트롤러, 상기 타겟 컨트롤러 가 DSP의 HPI와 통신하도록 하는 타겟 백엔드 컨트롤러, DSP의 외부 메모리 인터페이스(External Memory Interface)로부터 오는 DMA 데이터를 호스트로 전송하는 마스너 컨트롤러, 데이터 전송 중에 에러가 발생했는지 검출하기 위해 짝수 패리티 비트를 생성하는 패리티 생성기로 구성되어 DSP의 HPI와 DMA 인터페이스를 가진 PCI 버스 컨트롤러를 제공한다. 본 발명에 따르면, DSP 프로세서와 PC의 인터페이스에 사용되는 PCI 버스 컨트롤러에 있어서, HPI기능은 물론, DSP의 EMIF 중 1개의 채널을 PCI 컨트롤러(FPGA)에 할당하여 데이터를 고속으로 전송할 수 있다.

Description

디지털신호 처리 프로세서의 ＨＰＩ와 ＤＭＡ 인터페이스를 가진 ＰＣＩ 버스 컨트롤러{PCI bus controller having DMA interface and HPI of DSP}
본 발명은 DSP(Digital Signal Processing) 프로세서와 퍼스널컴퓨터의 인터페이스에 사용되는 PCI(Peripheral Component Interconnect) 버스 컨트롤러에 관한 것으로, 특히 HPI기능은 물론, DSP의 EMIF(External Memory Interface) 중 1개의 채널을 PCI 컨트롤러(FPGA: Field Programmable Gate Array)에 할당하여 데이터를 고속으로 전송할 수 있는 DMA(Direct Memory Access) 기능을 제공하도록 하는 DSP의 HPI와 DMA 인터페이스를 가진 PCI 버스 컨트롤러에 관한 것이다.
일반적으로 현재 사용중인 DSP용 PCI 컨트롤러는 DSP의 HPI 기능만을 제공하고, EMIF의 데이터 전송(DMA)을 지원하지 않기 때문에 데이터의 전송량이 현저히 낮았다. 또한, HPI를 인터페이스 하는데 있어서, 스트로부(STROBE#)신호가 너무 길어서(60ns), 데이터 전송 속도의 성능을 저하시키기도 한다.
도 1에 있어서, 기존의 DSP용 PCI 버스 컨트롤러는 시스템 보드 측의 리소스 사용이나 플러그 및 플레이(Plug & Play) 관련 명령을 처리하고 호스트에서 DSP로의 HPI 컨트롤을 담당하는 타겟 컨트롤러(Target Controller), 상기 타겟 컨트롤러가 DSP의 HPI와 통신하도록 하는 타겟 백엔드 컨트롤러(Target Backend Controller)로 구성되어 있다. 이러한 PCI 버스 컨트롤러는 DSP의 DMA 기능이 없으므로 고속의 데이터 전송이 불가능한 단점이 있다.
본 발명은 HPI기능은 물론, DSP의 EMIF 중 1개의 채널을 PCI 컨트롤러(FPGA)에 할당해 데이터를 고속으로 전송할 수 있는 DMA 기능을 제공하도록 하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은 DSP 프로세서와 PC의 인터페이스로 사용되는 PCI 버스 컨트롤러에 있어서, 시스템 보드 측의 리소스 사용이나 플러그 및 플레이(Plug & Play) 관련 명령을 처리하고 호스트에서 DSP로의 HPI 컨트롤을 담당하는 타겟 컨트롤러; 상기 타겟 컨트롤러가 DSP의 HPI와 통신하도록 하는 타겟 백엔드 컨트롤러; DSP의 EMIF로부터 오는 DMA 데이터를 호스트로 전송하는 마스터 컨트롤러; 데이터 전송 중에 에러가 발생했는지 검출하기 위해 짝수 패리티 비트를 생성하는 패리티 생성기로 구성되어 DSP의 HPI와 DMA 인터페이스를 가진 PCI 버스컨트롤러로 구성된 것을 특징으로 한다.
본 발명은 HPI기능은 물론, DSP의 EMIF 중 1개의 채널을 PCI 컨트롤러(FPGA)에 할당해 데이터를 고속으로 전송할 수 있는 DMA 기능을 제공하도록 하는 DSP의 HPI와 DMA 인터페이스를 가진 PCI 버스 컨트롤러를 제공한다.
도 1은 종래의 DSP용 PCI 버스 컨트롤러의 블록도.
도 2는 본 발명에 따른 DSP의 HPI와 DMA 인터페이스를 가진 PCI 버스 컨트롤러의 블록도.
도 3은 본 발명에 따른 PCI 버스 컨트롤러를 이용한 DSP와 호스트간의 데이터 전송 블록도.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 2는 본 발명에 따른 DSP의 HPI와 DMA 인터페이스를 가진 PCI 버스 컨트롤러의 블록도이다.
도 2에 있어서, 타겟 컨트롤러(Target Controller)(10)는 시스템 보드 측의 리소스 사용이나 Plug & Play 관련 명령을 처리하기도 하고, 호스트에서 DSP로의 HPI 컨트롤을 담당하게 되는데 타겟 백엔드 컨트롤러(Target Backend Controller)(20)를 통해서 DSP의 HPI와 통신을 하게 된다. 마스터 컨트롤러(Master Controller)(30)는 DSP의 EMIF로부터 오는 DMA 데이터를 호스트로 전송하게 되는데, 전송할 호스트의 어드레스를 PCI 배열 컨트롤러(40)에서 가져와서 데이터를 전송하게 된다. 패리티 생성기(Parity Generator)(50)는 데이터 전송 중에 에러가 발생했는지 검출하기 위해 짝수 패리티 방식을 사용해서 데이터를 전송한다. PAR 핀으로 패리티의 값을 보내는데, 그 패리티는 어드레스 혹은 데이터가 전송되고 난 다음 클럭에서 보내지도록 설계해야 한다.
도 3은 본 발명에 따른 PCI 버스 컨트롤러를 이용한 DSP와 호스트간의 데이터 전송 블록도이다.
도 3에 있어서, HPI를 통한 DSP의 컨트롤은 호스트가 원할 때만 행해지는 타겟(Slave)방식 전송이고, EMIF를 통한 대용량의 데이터 전송은 마스터(DMA)방식 전송이다. DSP 프로세서는 HPI기능은 물론, DSP의 EMIF중 1개의 채널을 PCI 컨트롤러(FPGA)에 할당하여 데이터를 고속으로 전송할 수 있는 DMA 기능을 제공한다. 또한, 읽기 및 쓰기의 양방향성 데이터 전송을 모두 지원하며, DMA의 소오스(Source) 및 데스티네이션(Destination) 메모리 장치는 DSP의 환경 설정에 따라 어느 장치든지 사용할 수 있다.
이러한 DSP의 HPI와 DMA 인터페이스를 가진 PCI 버스 컨트롤러를 제공함으로써 DSP 프로세서를 사용한 시스템에서 호스트와의 전송속도를 획기적으로 높힐수 있도록 할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, DSP 프로세서와 PC의 인터페이스에 사용되는 PCI 버스 컨트롤러에 있어서, HPI기능은 물론, DSP의 DMA 기능을 제공할 수 있는 이점이 있다.

Claims (2)

  1. DSP(Digital Signal Processing) 프로세서와 퍼스널컴퓨터의 인터페이스로 사용되는 PCI(Peripheral Component Interconnect) 버스 컨트롤러에 있어서,
    시스템 보드 측의 리소스 사용이나 플러그 및 플레이(Plug & Play) 관련 명령을 처리하고 호스트에서 DSP로의 HPI 컨트롤을 담당하는 타겟 컨트롤러(Target Controller); 상기 타겟 컨트롤러가 DSP의 HPI와 통신하도록 하는 타겟 백엔드 컨트롤러(Target Backend Controller); DSP의 EMIF(External Memory Interface)로부터 오는 DMA(Direct Memory Access)데이터를 호스트로 전송하는 마스터 컨트롤러(Master Controller); 데이터 전송 중에 에러가 발생했는지 검출하기 위해 짝수 패리티 비트를 생성하는 패리티 생성기(Parity Generator)로 구성된 것을 특징으로 하는 DSP 프로세서의 HPI와 DMA 인터페이스를 가진 PCI 버스 컨트롤러.
  2. 제 1 항에 있어서,
    DSP의 EMIF로부터 오는 DMA 데이터를 호스트로 전송하는 마스터 컨트롤러를 이용하여 고속의 데이터 전송이 가능하도록 하는 방법.
KR10-2000-0059574A 2000-10-10 2000-10-10 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러 KR100375816B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0059574A KR100375816B1 (ko) 2000-10-10 2000-10-10 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0059574A KR100375816B1 (ko) 2000-10-10 2000-10-10 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러

Publications (2)

Publication Number Publication Date
KR20020028534A true KR20020028534A (ko) 2002-04-17
KR100375816B1 KR100375816B1 (ko) 2003-03-15

Family

ID=19692806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0059574A KR100375816B1 (ko) 2000-10-10 2000-10-10 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러

Country Status (1)

Country Link
KR (1) KR100375816B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030021568A (ko) * 2001-09-06 2003-03-15 (주) 아이브이콤 피씨아이 버스 기반의 병렬 디지털 신호 처리를 위한피씨아이 버스 제어 장치
KR100820834B1 (ko) * 2006-08-17 2008-04-10 엘지전자 주식회사 핫 플러그 디텍트 에러 방지 영상표시장치 및 그 방법
CN102156429A (zh) * 2010-11-19 2011-08-17 浙江大学 外设部件互连标准接口的多功能采集控制装置
CN102662812A (zh) * 2012-04-11 2012-09-12 成都林海电子有限责任公司 基于pci总线单路接收解调器性能测试系统
CN103914417A (zh) * 2014-04-21 2014-07-09 成都智恒博纳科技有限公司 一种基于dsp的数据传输与处理的方法
CN104750644A (zh) * 2015-04-20 2015-07-01 哈尔滨工业大学 Dsp的emif读写时序与fpga的avalon读写时序的转换方法
CN104767914A (zh) * 2015-04-20 2015-07-08 哈尔滨工业大学 基于rs-422电平的并行数字图像信号接收系统
CN105446212A (zh) * 2015-11-20 2016-03-30 珠海格力电器股份有限公司 一种伺服驱动器的控制方法及装置
CN106292477A (zh) * 2016-10-28 2017-01-04 成都力雅信息技术有限公司 基于dsp的微盘数据处理系统
CN106325174A (zh) * 2016-10-28 2017-01-11 成都力雅信息技术有限公司 采用数字信号处理的微盘控制系统
CN106776458A (zh) * 2016-12-13 2017-05-31 积成电子股份有限公司 基于fpga和hpi的dsp间的通信装置及通信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014186B1 (ko) * 1993-12-15 1995-11-22 재단법인한국전자통신연구소 데이타 전송능력을 개선한 디.엠.에이(dma) 컨트롤러
US5729705A (en) * 1995-07-24 1998-03-17 Symbios Logic Inc. Method and apparatus for enhancing throughput of disk array data transfers in a controller
KR0155527B1 (ko) * 1995-12-08 1998-11-16 양승택 복합 멀티미디어 보드의 pc 정합방법 및 그 장치
KR19980048941A (ko) * 1996-12-18 1998-09-15 구자홍 주전산기 iii의 티티와이(tty) 로 디바이스 구동방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030021568A (ko) * 2001-09-06 2003-03-15 (주) 아이브이콤 피씨아이 버스 기반의 병렬 디지털 신호 처리를 위한피씨아이 버스 제어 장치
KR100820834B1 (ko) * 2006-08-17 2008-04-10 엘지전자 주식회사 핫 플러그 디텍트 에러 방지 영상표시장치 및 그 방법
CN102156429A (zh) * 2010-11-19 2011-08-17 浙江大学 外设部件互连标准接口的多功能采集控制装置
CN102156429B (zh) * 2010-11-19 2013-01-23 浙江大学 外设部件互连标准接口的多功能采集控制装置
CN102662812A (zh) * 2012-04-11 2012-09-12 成都林海电子有限责任公司 基于pci总线单路接收解调器性能测试系统
CN103914417A (zh) * 2014-04-21 2014-07-09 成都智恒博纳科技有限公司 一种基于dsp的数据传输与处理的方法
CN104750644A (zh) * 2015-04-20 2015-07-01 哈尔滨工业大学 Dsp的emif读写时序与fpga的avalon读写时序的转换方法
CN104767914A (zh) * 2015-04-20 2015-07-08 哈尔滨工业大学 基于rs-422电平的并行数字图像信号接收系统
CN104750644B (zh) * 2015-04-20 2017-11-03 哈尔滨工业大学 Dsp的emif读写时序与fpga的avalon读写时序的转换方法
CN105446212A (zh) * 2015-11-20 2016-03-30 珠海格力电器股份有限公司 一种伺服驱动器的控制方法及装置
CN105446212B (zh) * 2015-11-20 2018-02-02 珠海格力智能装备技术研究院有限公司 一种伺服驱动器的控制方法及装置
CN106292477A (zh) * 2016-10-28 2017-01-04 成都力雅信息技术有限公司 基于dsp的微盘数据处理系统
CN106325174A (zh) * 2016-10-28 2017-01-11 成都力雅信息技术有限公司 采用数字信号处理的微盘控制系统
CN106776458A (zh) * 2016-12-13 2017-05-31 积成电子股份有限公司 基于fpga和hpi的dsp间的通信装置及通信方法
CN106776458B (zh) * 2016-12-13 2020-04-10 积成电子股份有限公司 基于fpga和hpi的dsp间的通信装置及通信方法

Also Published As

Publication number Publication date
KR100375816B1 (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
US7484018B2 (en) Universal serial bus hub with shared high speed handler implementing respective downstream transfer rates
US7185126B2 (en) Universal serial bus hub with shared transaction translator memory
US7424552B2 (en) Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices
AU652707B2 (en) Bus interface logic for computer system having dual bus architecture
US5905885A (en) Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
US5890012A (en) System for programming peripheral with address and direction information and sending the information through data bus or control line when DMA controller asserts data knowledge line
US5925120A (en) Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus
US20070283054A1 (en) Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices in a fully buffered dual in-line memory module format (fb-dimm)
TW200415828A (en) Interface integrated circuit device for a USB connection
CN111090221B (zh) 用于直写式光刻系统中的PCIe DMA数据传输系统及其传输方法
KR20050080828A (ko) 개방형 코어 프로토콜을 기반으로 하는 버스 시스템
KR100240922B1 (ko) 컴퓨터 시스템 버스상에서 슬레이브 dma를 에뮬레이션하는 방법
CN109902042B (zh) 一种实现dsp与zynq之间高速数据传输的方法及系统
JPH02289017A (ja) コンピユータシステム内でデータ転送方法
KR100375816B1 (ko) 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러
CN110325974B (zh) 单通信接口及具有内部/外部寻址模式的方法
US5235685A (en) Interface bus with independent data, command and direct control sections for parallel transfer of information between host and intelligent storage
KR100630071B1 (ko) 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치
US6370593B1 (en) Apparatus for multiplexing bus interfaces on a computer expansion
US11789884B2 (en) Bus system and method for operating a bus system
KR100267428B1 (ko) 컴퓨터 시스템 버스상에서 슬레이브 dma를 에뮬레이션하는 장치
CN212782009U (zh) 一种多主机Modbus信号分配器
KR20040032732A (ko) 데이터 버스 시스템 및 버스간 크로스 액세스 방법
KR100387704B1 (ko) 메모리 버스를 이용한 네트워크 인터페이스 장치
Gasbarro The Rambus memory system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee