CN108829631A - 一种提升多核处理器的信息管理方法 - Google Patents

一种提升多核处理器的信息管理方法 Download PDF

Info

Publication number
CN108829631A
CN108829631A CN201810395347.9A CN201810395347A CN108829631A CN 108829631 A CN108829631 A CN 108829631A CN 201810395347 A CN201810395347 A CN 201810395347A CN 108829631 A CN108829631 A CN 108829631A
Authority
CN
China
Prior art keywords
shared drive
time delay
processing unit
central processing
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810395347.9A
Other languages
English (en)
Inventor
谢享奇
李庭育
魏智汎
洪振洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201810395347.9A priority Critical patent/CN108829631A/zh
Priority to PCT/CN2018/105864 priority patent/WO2019205448A1/zh
Publication of CN108829631A publication Critical patent/CN108829631A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种提升多核处理器的信息管理方法，包括主中央处理器共享内存的配置和副中央处理器共享内存的配置，主中央处理器拥有第一块低时间延迟共享内存的写入权限与第二块低时间延迟共享内存的读取权限。反之副中央处理器拥有第二块低时间延迟共享内存的写入权限与第一块低时间延迟共享内存的读取权限。低时间延迟共享内存包含标签码提供内存的型态为写入信息、反馈信息、信息长度、命令码、系统定时器、通用异步收发数据等各种类别，本发明提供一块或多块共享内存能让主中央处理器与副中央处理器都能直接控制或读取，在最小的时间延迟下让多核处理器能同步发送与读取信息也提供副中央处理器能反向主导信息处理并请主中央处理器协助处理。

Description

一种提升多核处理器的信息管理方法
技术领域
本发明涉及多核处理器技术领域，具体为一种提升多核处理器的信息管理方法。
背景技术
现存多核心的架构是透过窥探控制单元(Snoop Control Unit，简称SCU)接口同步每个处理器各自的1级数据缓存(L1 Data Cache)内容，并以分布式中断控制器(Distributed Interrupt Controller)支持既有的中断控制器，每个处理器的计时器与监管机构(WatchDog)各自独立，每个处理器都透过窥探控制单元在处理器之间维护数据缓存的一致性，传统控制方式是以一个主中央处理器(CPU)负责主要控制任务，其余中央处理器称为副中央处理器，在这种架构下一般固件是以主中央处理器来负责控制与通知，此方式虽然在控制上较为单纯易用，但在沟通的流程上由于均须透过窥探控制单元来作信息的传递与控制，各中央处理器本身的固件并无法直接彼此沟通，因此在传输动作上会产生不必要的沟通时间延迟。副中央处理器彼此间的信息交流能力也受到限制，也无法有效率的动态反向要求控制权的管辖。
在非消失性的闪存存储器装置控制中，会规画主中央处理器负责前端与主机间作沟通，副中央处理器则负责后端与闪存相关的资料访问控制。主中央处理器透过协会规范的协议层负责接收主机的命令，将须由副中央处理器处理的信息透过窥探控制单元通知，副中央处理器则一样透过窥探控制单元被动等待任务分配。彼次间的信息往返非常频繁，由于非消失性的闪存存储器装置在读写效率的要求非常重要，由于闪存的物理特性为写入数据后不可以重复再写入数据，必须要使用额外的闪存块整理已写入的数据，所以在闪存数据读取与写入的的时间延迟有一部分是无法避免的，因此在整个高速闪存存储器装置控制芯片中，如何透过在多核心的架构下，让中央处理器之间做到更有效的沟通并减少不必要的时间延迟，且如何让多核心中央处理器彼此间能达到更弹性的多向式主动控制与及时讯息反馈也变成一个非常重要的课题。
发明内容
本发明的目的在于提供一种提升多核处理器的信息管理方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种提升多核处理器的信息管理方法, 包括主中央处理器共享内存的配置和副中央处理器共享内存的配置，所述主中央处理器拥有第一块低时间延迟共享内存的写入权限与第二块低时间延迟共享内存的读取权限；所述副中央处理器拥有第二块低时间延迟共享内存的写入权限与第一块低时间延迟共享内存的读取权限。
优选的，所述主中央处理器共享内存的配置方式如下：
A、配置两块低时间延迟控制共享内存于主中央处理器与副中央处理器之间并设定主中央处理器通过专属写入指标拥有第一块低时间延迟共享内存的写入权限并通过专属读取指标拥有第二块低时间延迟共享内存的专属读取指标；
B、设定副中央处理器通过专属写入指标拥有第二块低时间延迟共享内存的写入权限并通过专属读取指标拥有第一块低时间延迟共享内存的专属读取指标；
C、当处理器前端有信息传入，主中央处理器可及时将信息及标签码放入低时间延迟共享内存并将写入指标加1；
D、当收到前端主系统进入空闲模式或省电模式，主中央处理器启动硬件系统定时器启动定时器让副中央处理器同步获得启动时间；
E、副中央处理器透专属读取指标数值随时主动判读主中央处理器是否有数据传送进来；
F、副中央处理器通过读取标签码及低时间延迟共享内存内容及时处理需要协同处理的工作并将专属读取指标加；
G、副中央处理器处理完后将对应标签码及处理讯息填入第二块低时间延迟共享内存并将专属写入指标加1；
H、主中央处理器通过专属读取指标数值随时主动判读第二块低时间延迟共享内存是否有信息进入；
I、主中央处理器通过对应标签码了解副中央处理器已完成项目。
优选的，所述副中央处理器共享内存的配置方式如下：
A、当处理器后端有信息通知，副中央处理器可及时将信息及标签码放入低时间延迟共享内存并将写入指标加1；
B、当后端系统有信息需透过前端通用异步收发传输器输出信息，副中央处理器将讯息填入并设定卷标码；
C、主中央处理器透专属读取指标数值随时主动判读副中央处理器是否有数据传送进来;
D、主中央处理器透过读取标签码及低时间延迟共享内存内容；
E、及时处理需要协同处理的工作并将专属读取指标加1；
F、主中央处理器处理完后将对应标签码及处理讯息填入第一块低时间延迟共享内存并将专属写入指标加1；
G、 副中央处理器透过专属读取指标数值随时主动判读第一块低时间延迟共享内存是否有信息进入；
H、副中央处理器透过对应标签码了解主中央处理器已完成项目。
与现有技术相比，本发明的有益效果是：本发明提供一块或多块共享内存能让主中央处理器与副中央处理器都能直接控制或读取，在最小的时间延迟下让多核处理器能同步发送与读取信息也提供副中央处理器能反向主导信息处理并请主中央处理器协助处理。
附图说明
图1为本发明主中央处理器共享内存的配置流程图；
图2为本发明副中央处理器共享内存的配置流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，本发明提供一种技术方案：一种提升多核处理器的信息管理方法,包括主中央处理器共享内存的配置和副中央处理器共享内存的配置，主中央处理器拥有第一块低时间延迟共享内存的写入权限与第二块低时间延迟共享内存的读取权限。反之副中央处理器拥有第二块低时间延迟共享内存的写入权限与第一块低时间延迟共享内存的读取权限。低时间延迟共享内存包含标签码提供内存的型态为写入信息、反馈信息、信息长度、命令码、系统定时器、通用异步收发数据等各种类别。
本发明中，主中央处理器共享内存的配置方式如下：
A、配置两块低时间延迟控制共享内存于主中央处理器与副中央处理器之间并设定主中央处理器通过专属写入指标拥有第一块低时间延迟共享内存的写入权限并通过专属读取指标拥有第二块低时间延迟共享内存的专属读取指标；
B、设定副中央处理器通过专属写入指标拥有第二块低时间延迟共享内存的写入权限并通过专属读取指标拥有第一块低时间延迟共享内存的专属读取指标；
C、当处理器前端有信息传入，主中央处理器可及时将信息及标签码放入低时间延迟共享内存并将写入指标加1；
D、当收到前端主系统进入空闲模式或省电模式，主中央处理器启动硬件系统定时器启动定时器让副中央处理器同步获得启动时间；
E、副中央处理器透专属读取指标数值随时主动判读主中央处理器是否有数据传送进来；
F、副中央处理器通过读取标签码及低时间延迟共享内存内容及时处理需要协同处理的工作并将专属读取指标加；
G、副中央处理器处理完后将对应标签码及处理讯息填入第二块低时间延迟共享内存并将专属写入指标加1；
H、主中央处理器通过专属读取指标数值随时主动判读第二块低时间延迟共享内存是否有信息进入；
I、主中央处理器通过对应标签码了解副中央处理器已完成项目。
本发明中，副中央处理器共享内存的配置方式如下：
A、当处理器后端有信息通知，副中央处理器可及时将信息及标签码放入低时间延迟共享内存并将写入指标加1；
B、当后端系统有信息需透过前端通用异步收发传输器输出信息，副中央处理器将讯息填入并设定卷标码；
C、主中央处理器透专属读取指标数值随时主动判读副中央处理器是否有数据传送进来;
D、主中央处理器透过读取标签码及低时间延迟共享内存内容；
E、及时处理需要协同处理的工作并将专属读取指标加1；
F、主中央处理器处理完后将对应标签码及处理讯息填入第一块低时间延迟共享内存并将专属写入指标加1；
G、 副中央处理器透过专属读取指标数值随时主动判读第一块低时间延迟共享内存是否有信息进入；
H、副中央处理器透过对应标签码了解主中央处理器已完成项目。
综上所述，本发明提供一块或多块共享内存能让主中央处理器与副中央处理器都能直接控制或读取，在最小的时间延迟下让多核处理器能同步发送与读取信息也提供副中央处理器能反向主导信息处理并请主中央处理器协助处理。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种提升多核处理器的信息管理方法, 包括主中央处理器共享内存的配置和副中央处理器共享内存的配置，其特征在于：所述主中央处理器拥有第一块低时间延迟共享内存的写入权限与第二块低时间延迟共享内存的读取权限；所述副中央处理器拥有第二块低时间延迟共享内存的写入权限与第一块低时间延迟共享内存的读取权限。
2.根据权利要求1所述的一种提升多核处理器的信息管理方法，其特征在于：所述主中央处理器共享内存的配置方式如下：
A、配置两块低时间延迟控制共享内存于主中央处理器与副中央处理器之间并设定主中央处理器通过专属写入指标拥有第一块低时间延迟共享内存的写入权限并通过专属读取指标拥有第二块低时间延迟共享内存的专属读取指标；
B、设定副中央处理器通过专属写入指标拥有第二块低时间延迟共享内存的写入权限并通过专属读取指标拥有第一块低时间延迟共享内存的专属读取指标；
C、当处理器前端有信息传入，主中央处理器可及时将信息及标签码放入低时间延迟共享内存并将写入指标加1；
D、当收到前端主系统进入空闲模式或省电模式，主中央处理器启动硬件系统定时器启动定时器让副中央处理器同步获得启动时间；
E、副中央处理器透专属读取指标数值随时主动判读主中央处理器是否有数据传送进来；
F、副中央处理器通过读取标签码及低时间延迟共享内存内容及时处理需要协同处理的工作并将专属读取指标加；
G、副中央处理器处理完后将对应标签码及处理讯息填入第二块低时间延迟共享内存并将专属写入指标加1；
H、主中央处理器通过专属读取指标数值随时主动判读第二块低时间延迟共享内存是否有信息进入；
I、主中央处理器通过对应标签码了解副中央处理器已完成项目。
3.根据权利要求1所述的一种提升多核处理器的信息管理方法，其特征在于：所述副中央处理器共享内存的配置方式如下：
A、当处理器后端有信息通知，副中央处理器可及时将信息及标签码放入低时间延迟共享内存并将写入指标加1；
B、当后端系统有信息需透过前端通用异步收发传输器输出信息，副中央处理器将讯息填入并设定卷标码；
C、主中央处理器透专属读取指标数值随时主动判读副中央处理器是否有数据传送进来;
D、主中央处理器透过读取标签码及低时间延迟共享内存内容；
E、及时处理需要协同处理的工作并将专属读取指标加1；
F、主中央处理器处理完后将对应标签码及处理讯息填入第一块低时间延迟共享内存并将专属写入指标加1；
G、 副中央处理器透过专属读取指标数值随时主动判读第一块低时间延迟共享内存是否有信息进入；
H、副中央处理器透过对应标签码了解主中央处理器已完成项目。
CN201810395347.9A 2018-04-27 2018-04-27 一种提升多核处理器的信息管理方法 Pending CN108829631A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810395347.9A CN108829631A (zh) 2018-04-27 2018-04-27 一种提升多核处理器的信息管理方法
PCT/CN2018/105864 WO2019205448A1 (zh) 2018-04-27 2018-09-14 一种提升多核处理器的信息管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810395347.9A CN108829631A (zh) 2018-04-27 2018-04-27 一种提升多核处理器的信息管理方法

Publications (1)

Publication Number Publication Date
CN108829631A true CN108829631A (zh) 2018-11-16

Family

ID=64155080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810395347.9A Pending CN108829631A (zh) 2018-04-27 2018-04-27 一种提升多核处理器的信息管理方法

Country Status (2)

Country Link
CN (1) CN108829631A (zh)
WO (1) WO2019205448A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198343A (zh) * 2019-04-25 2019-09-03 视联动力信息技术股份有限公司 基于视联网的控制方法及主控服务器
CN112100093A (zh) * 2020-08-18 2020-12-18 海光信息技术有限公司 保持多处理器共享内存数据一致性的方法和多处理器系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0528538A2 (en) * 1991-07-18 1993-02-24 Tandem Computers Incorporated Mirrored memory multi processor system
CN1564147A (zh) * 2004-03-31 2005-01-12 港湾网络有限公司 基于pci共享内存的双cpu通信系统
CN101178701A (zh) * 2007-12-11 2008-05-14 华为技术有限公司 一种多处理器间通信的方法及系统
CN101216814A (zh) * 2007-12-26 2008-07-09 杭州华三通信技术有限公司 一种多核多操作系统之间的通信方法及系统
CN101246466A (zh) * 2007-11-29 2008-08-20 华为技术有限公司 多核系统中共享内存的管理方法和装置
WO2012069831A1 (en) * 2010-11-24 2012-05-31 Tte Systems Ltd Method and arrangement for a multi-core system
CN102541805A (zh) * 2010-12-09 2012-07-04 沈阳高精数控技术有限公司 一种基于共享内存的多处理器通信方法及其实现装置
CN107562685A (zh) * 2017-09-12 2018-01-09 南京国电南自电网自动化有限公司 一种基于延时补偿的多核处理器核心间数据交互的方法
CN107632945A (zh) * 2016-07-18 2018-01-26 大唐移动通信设备有限公司 一种共享内存的数据读写方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8495307B2 (en) * 2010-05-11 2013-07-23 International Business Machines Corporation Target memory hierarchy specification in a multi-core computer processing system
CN105988970B (zh) * 2015-02-12 2019-10-01 华为技术有限公司 共享存储数据的处理器和芯片
CN104991868B (zh) * 2015-06-09 2018-02-02 浪潮(北京)电子信息产业有限公司 一种多核处理器系统和缓存一致性处理方法
CN106844048B (zh) * 2017-01-13 2020-11-06 上海交通大学 基于硬件特性的分布式共享内存方法及系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0528538A2 (en) * 1991-07-18 1993-02-24 Tandem Computers Incorporated Mirrored memory multi processor system
CN1564147A (zh) * 2004-03-31 2005-01-12 港湾网络有限公司 基于pci共享内存的双cpu通信系统
CN101246466A (zh) * 2007-11-29 2008-08-20 华为技术有限公司 多核系统中共享内存的管理方法和装置
CN101178701A (zh) * 2007-12-11 2008-05-14 华为技术有限公司 一种多处理器间通信的方法及系统
CN101216814A (zh) * 2007-12-26 2008-07-09 杭州华三通信技术有限公司 一种多核多操作系统之间的通信方法及系统
WO2012069831A1 (en) * 2010-11-24 2012-05-31 Tte Systems Ltd Method and arrangement for a multi-core system
CN102541805A (zh) * 2010-12-09 2012-07-04 沈阳高精数控技术有限公司 一种基于共享内存的多处理器通信方法及其实现装置
CN107632945A (zh) * 2016-07-18 2018-01-26 大唐移动通信设备有限公司 一种共享内存的数据读写方法和装置
CN107562685A (zh) * 2017-09-12 2018-01-09 南京国电南自电网自动化有限公司 一种基于延时补偿的多核处理器核心间数据交互的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198343A (zh) * 2019-04-25 2019-09-03 视联动力信息技术股份有限公司 基于视联网的控制方法及主控服务器
CN112100093A (zh) * 2020-08-18 2020-12-18 海光信息技术有限公司 保持多处理器共享内存数据一致性的方法和多处理器系统
CN112100093B (zh) * 2020-08-18 2023-11-21 海光信息技术股份有限公司 保持多处理器共享内存数据一致性的方法和多处理器系统

Also Published As

Publication number Publication date
WO2019205448A1 (zh) 2019-10-31

Similar Documents

Publication Publication Date Title
US10331595B2 (en) Collaborative hardware interaction by multiple entities using a shared queue
US9148485B2 (en) Reducing packet size in a communication protocol
US7320080B2 (en) Power management over switching fabrics
Mamidala et al. MPI collectives on modern multicore clusters: Performance optimizations and communication characteristics
CN102710477B (zh) 一种基于vpx总线结构的数据处理系统
US8606979B2 (en) Distributed administration of a lock for an operational group of compute nodes in a hierarchical tree structured network
DE102018004327A1 (de) Systeme und Verfahren zum Zugreifen auf Massenspeicher als Arbeitsspeicher
US20110004732A1 (en) DMA in Distributed Shared Memory System
US20080109569A1 (en) Remote DMA systems and methods for supporting synchronization of distributed processes in a multi-processor system using collective operations
US8325761B2 (en) System and method for establishing sufficient virtual channel performance in a parallel computing network
DE112013005090T5 (de) Steuernachrichtenübermittlung in einem mehrfach-Slot-Verbindungsschicht-Flit
KR920003833B1 (ko) 통신 처리장치
CN109471824A (zh) 基于axi总线的数据传输系统及方法
WO2019153702A1 (zh) 一种中断处理方法、装置及服务器
CN101635679B (zh) 路由表的动态更新
CN104123194A (zh) 内核态与用户态的通信结构及通信方法
DE102022104187A1 (de) Verfahren und vorrichtung zum sparen von leistung in usb-repeatern/retimern
CN108829631A (zh) 一种提升多核处理器的信息管理方法
WO2023040197A1 (zh) 一种跨节点通信方法、装置、设备及可读存储介质
EP0317481A3 (en) Remote storage management mechanism and method
US10366006B2 (en) Computing apparatus, node device, and server
WO2024027140A1 (zh) 一种数据处理方法、装置、设备、系统及可读存储介质
WO2021056995A1 (zh) 一种基于并机系统的通信方法、通信装置及终端
WO2023246236A1 (zh) 分布式数据库的节点配置方法、事务日志同步方法和节点
CN206021155U (zh) 一种融合架构服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181116