CN102710477B - 一种基于vpx总线结构的数据处理系统 - Google Patents

一种基于vpx总线结构的数据处理系统 Download PDF

Info

Publication number
CN102710477B
CN102710477B CN201210149330.8A CN201210149330A CN102710477B CN 102710477 B CN102710477 B CN 102710477B CN 201210149330 A CN201210149330 A CN 201210149330A CN 102710477 B CN102710477 B CN 102710477B
Authority
CN
China
Prior art keywords
data
subsystem
master control
switch
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210149330.8A
Other languages
English (en)
Other versions
CN102710477A (zh
Inventor
陈耀武
刘雪松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201210149330.8A priority Critical patent/CN102710477B/zh
Publication of CN102710477A publication Critical patent/CN102710477A/zh
Application granted granted Critical
Publication of CN102710477B publication Critical patent/CN102710477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种基于VPX总线结构的数据处理系统，包括：一主控子系统以及多个通过一数据交换子系统与主控子系统连接的数据处理子系统；主控子系统负责数据输入输出、任务分发及动态管理，数据交换子系统负责主控子系统和数据处理子系统之间的高速数据交互，数据处理子系统负责数据的高速处理。本发明数据处理系统基于VPX总线架构，采用模块化设计，易裁剪，具有处理速度块、功耗低、扩展灵活、坚固性强等特点；浮点处理性能超过1500GFLOPS，具备10Gbps以太网数据输入，20Gbps高速串行总线互联。

Description

一种基于VPX总线结构的数据处理系统
技术领域
本发明属于数据处理技术领域，具体涉及一种基于VPX总线结构的数据处理系统。
背景技术
随着信息技术、嵌入式技术、人工智能技术和分布式并行计算技术的飞速发展与成熟，高性能数据处理系统在日常生活、科研、工业和医疗等众多领域得到了广泛的应用。未来社会将是一个高效的数字化社会，信息量、计算量和复杂度迅速膨胀，大量的语音、数据、图像、图形等信息需要计算机进行实时感知和处理。随着计算机在各个领域的深入应用，用户对高性能、抗恶劣环境的计算机提出了越来越高的要求。
目前应用广泛的通用数据处理平台主要基于插卡式PC系统，通过数据采集卡获取原始数据，CPU运行处理后将处理结果进行本地储存或者通过网络传输。随着信息量、计算量和复杂度的迅速膨胀，对处理系统的性能提出了更高的要求，使得仅靠CPU与板卡协作处理性能瓶颈越发突出，存在明显局限性：性能功耗比低、可扩展性差和对外数据带宽窄等。
当前也有一些大型计算机和巨型计算用于海量数据处理，虽然这些计算机的数据处理能力很强，数据吞吐量很大，但是由于体积庞大，价格昂贵，功耗高，数量少，很难广泛应用于通用高性能数据处理。
申请号为03143123.2的中国专利公开一种数据处理系统，其包括至少一个多核处理器,每个多核处理器至少具有两个处理核;若干处理平面,用于将所要处理的数据进行划分若干类别;其中,根据需要排列组合处理平面,分配给处理平面或平面组合相应的处理核,以实现各个处理平面/平面组合的数据处理。但由于多核处理器资源有限，所以数据交换比较慢，并且容量也比较小。
多年来，处理器性能的提升主要依赖于工作频率的提高，然而由于受到功耗及发热等因素的影响，这种做法已接近极限。但计算机的整体性能并非仅由CPU性能决定，在计算机的体系结构中，计算机I/O（输入输出）技术始终是一项十分重要的关键技术。其技术特性决定了计算机的I/O处理能力。从根本上讲，无论是现在还是将来，I/O技术都将制约计算机技术的发展和应用，在高端领域尤其如此。
随着计算机总线技术的不断发展，传统的并行总线正在逐渐退出历史舞台，出现了新一代的串行总线，如PCI-E，Rapid IO等，其中一些总线的传输速率可以达到10Gbps，在数字信号处理、图形处理等领域得到了广泛应用。但在坚固性和恶劣环境适应性方面还有所欠缺，而且在接口的模块化、动态重组、可维护性等方面也难以满足应用需求。
VPX总线是基于VME和高速串行总线的不断应用发展起来的，它对VME总线架构进行了重大改进，能够满足对于坚固性、多核处理器计算、DSP数据处理、多种串行技术集成应用的环境。多核处理器在性能、功耗、扩展性等方面具有明显优势，已成为国内外高性能处理平台的研究热点，开展基于多核处理器的高性能数据处理平台研究具有重要工程价值与理论指导意义。
发明内容
针对现有技术所存在的上述技术缺陷，本发明提供了一种基于VPX总线结构的数据处理系统，具有强大的数据吞吐量和处理能力。
一种基于VPX总线结构的数据处理系统，包括：一主控子系统以及通过一数据交换子系统与主控子系统连接的多个数据处理子系统。
所述的主控子系统负责接收待处理数据，对各数据处理子系统的负载进行动态监测，并根据监测结果将待处理数据及对应的任务指令通过数据交换子系统分发给各数据处理子系统，最后汇总数据处理子系统处理后得到的最终数据并输出。
所述的待处理数据包括外部设备提供的原始数据或数据处理子系统处理后返回给主控子系统的中间数据。
所述的数据处理子系统负责通过数据交换子系统接收所述的待处理数据和任务指令，并根据任务指令对待处理数据进行处理，并将处理后得到的中间数据或最终数据通过数据交换子系统提交给主控子系统。
所述的主控子系统包括处理器以及与处理器相连的存储器。
所述的数据处理子系统包括处理器以及与处理器相连的存储器，数据处理子系统的处理器通过PCI-E交换机连接有多个浮点运算处理器。
所述的数据交换子系统包括处理器以及与处理器相连的存储器和以太网交换机；所述的以太网交换机通过以太网接口与数据处理子系统的处理器和主控子系统的处理器相连。
数据处理子系统的处理器和主控子系统的处理器均通过管理接口与数据交换子系统的处理器相连；所述的管理接口包括I2C接口、CAN总线接口和SPI接口等。这些管理接口都是串行总线，协议简洁，占用芯片管脚少，方便PCB（印刷线路板）布局布线，适合应用于在数据吞吐量不大的场合。
优选地，数据交换子系统的处理器和主控子系统的处理器均连接有PCI-E交换机，主控子系统的PCI-E交换机和数据处理子系统的PCI-E交换机均通过PCI-E接口与数据交换子系统的PCI-E交换机相连；可实现系统内部高带宽传输和高速处理。
优选地，主控子系统的PCI-E交换机和数据处理子系统的PCI-E交换机均连接有FPGA，数据交换子系统的处理器连接有Rapid IO交换机，所述的FPGA通过Rapid IO接口与所述的Rapid IO交换机相连；可实现系统内部高带宽传输和高速处理。
优选地，主控子系统的FPGA具有用户I/O接口；所述的用户I/O接口包括USB接口、VGA接口和HDMI接口等。方便用户使用鼠标键盘通过USB接口输入控制命令以及使用显示器通过VGA接口或者HDMI接口输出处理结果。
优选地，主控子系统的处理器通过1G以太网接口和10G以太网接口接收外部设备提供的原始数据。以太网具有共享性、开放性、结构简单、平滑升级等优点，是当今现有局域网最常用的通信协议标准，10G以太网是当前最快速的以太网标准。
优选地，数据处理子系统的处理器具有外部调试接口；所述的外部调试接口包括JTAG接口和RS232串行接口等；JTAG调试接口能方便用户对处理器进行在线编程，在线加载和在线调试，RS232串行接口能够实现处理器调试命令输入和调试信息输出。
数据处理子系统的处理器和主控子系统的处理器均为多核处理器；数据交换子系统的处理器为PowerPC处理器，其通过I2C接口与PCI-E交换机和RapidIO交换机连接，通过1G以太网接口与以太网交换机连接。
所述的存储器由多块DDR3存储芯片构成。
本发明数据处理系统基于VPX总线架构，采用模块化设计，易裁剪，具有处理速度块、功耗低、扩展灵活、坚固性强等特点；浮点处理性能超过1500GFLOPS（每秒所执行的浮点运算次数），具备10Gbps以太网数据输入，20Gbps高速串行总线互联。
附图说明
图1为本发明数据处理系统的结构示意图。
具体实施方式
为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。
如图1所示，一种基于VPX总线结构的数据处理系统，包括：一主控子系统1以及通过一数据交换子系统2与主控子系统连接的多个数据处理子系统3。
数据交换子系统2负责主控子系统1和数据处理子系统3之间的高速数据交互；其包括一PowerPC处理器以及与PowerPC处理器相连的多块DDR3存储芯片，PowerPC处理器通过1G以太网接口连接有1G以太网交换机，通过I2C接口连接有Rapid IO交换机和PCI-E交换机。
主控子系统1负责接收待处理数据，对各数据处理子系统3的负载进行动态监测，并根据监测结果将待处理数据及对应的任务指令通过数据交换子系统2分发给各数据处理子系统3，最后汇总数据处理子系统3处理后得到的最终数据并输出；待处理数据包括外部设备提供的原始数据或数据处理子系统处理后返回给主控子系统的中间数据。
主控子系统1包括一多核处理器以及与多核处理器相连的PCI-E交换机和多块DDR3存储芯片；主控子系统1的多核处理器通过1G以太网接口和10G以太网接口接收外部设备提供的原始数据，通过另一1G以太网接口与数据交换子系统2的1G以太网交换机连接，通过管理接口与数据交换子系统2的PowerPC处理器连接；主控子系统1的PCI-E交换机连接有FPGA，并通过PCI-E接口与数据交换子系统2的PCI-E交换机连接，主控子系统1的FPGA具有USB、VGA和HDMI等用户I/O接口，并通过Rapid IO接口与数据交换子系统2的Rapid IO交换机连接。
数据处理子系统3负责通过数据交换子系统2接收待处理数据和任务指令，并根据任务指令对待处理数据进行处理，并将处理后得到的中间数据或最终数据通过数据交换子系统2提交给主控子系统1。
数据处理子系统3包括一多核处理器以及与多核处理器相连的PCI-E交换机和多块DDR3存储芯片；数据处理子系统3的多核处理器具有JTAG和RS232等外部调试接口，并通过1G以太网接口与数据交换子系统2的1G以太网交换机连接，通过管理接口与数据交换子系统2的PowerPC处理器连接；数据处理子系统3的PCI-E交换机连接有FPGA和多个浮点运算处理器，并通过PCI-E接口与数据交换子系统2的PCI-E交换机连接，数据处理子系统3的FPGA通过Rapid IO接口与数据交换子系统2的Rapid IO交换机连接。
本实施方式中，多核处理器采用Tilera公司研发的多核处理器产品，单一硅片上集成了100个完整的主频高达1.5GHz、64位处理器核，高达200Tpbs的片上带宽，拥有强劲的单核处理能力以及出色的核间协作能力。
主控子系统通过多核处理器扩展的10G以太网和1G以太网以及通过FPGA扩展的用户I/O接口接收外部网络设备提供的原始数据和控制命令，并且输出相关反馈信息。
主控子系统接收到原始数据和控制命令后，利用多核处理器根据任务特性、复杂度、实时性要求将计算任务通过FPGA扩展的Rapid IO接口、PCI-E交换芯片扩展的PCI-E接口和多核处理器扩展的1G以太网接口先发送给数据交换子系统，由数据交换子系统具体分发给各个数据处理子系统。在各个数据处理子系统之间、处理器之间、处理核之间三个层次上对数据进行计算，并由主控子系统实时监控任务负载和任务完成度来平衡任务在各个层次上的分布，同时进行系统管理。
数据处理子系统通过Rapid IO接口、PCI-E接口和1G以太网接口等多种串行总线获得主控子系统分配的数据处理任务。并通过数据处理子系统上的多核处理器再次对任务进行划分后，将定点运算任务分配给内部的其他处理核，将浮点运算任务分配到浮点运算处理器。浮点运算处理器内部包含多个独立的处理核，可以处理来自片内主控制核拆分的各项子任务。在三层分布式算法架构下，各种算法得到有效的处理。
浮点运算处理器内部各个独立的处理核完成计算后将处理结果通过内部PCI-E交换芯片提交给数据处理子系统上的多核处理器。多核处理器收到板上多个浮点运算处理器的处理结果进行合并处理后再通过Rapid IO接口、PCI-E接口和1G以太网接口转发给主控子系统。最后主控子系统把这些计算结果综合起来得到的最终结果输出给外部，完成整个数据计算过程。

Claims (1)

1.一种基于VPX总线结构的数据处理系统，其特征在于，包括：一主控子系统以及通过一数据交换子系统与主控子系统连接的多个数据处理子系统；
所述的主控子系统负责接收待处理数据，对各数据处理子系统的负载进行动态监测，并根据监测结果将待处理数据及对应的任务指令通过数据交换子系统分发给各数据处理子系统，最后汇总数据处理子系统处理后得到的最终数据并输出；
所述的待处理数据包括外部设备提供的原始数据或数据处理子系统处理后返回给主控子系统的中间数据；
所述的数据处理子系统负责通过数据交换子系统接收所述的待处理数据和任务指令，并根据任务指令对待处理数据进行处理，并将处理后得到的中间数据或最终数据通过数据交换子系统提交给主控子系统；
所述的主控子系统和数据处理子系统均包括多核处理器以及与多核处理器相连的多块DDR3存储芯片；数据处理子系统的多核处理器通过PCI-E交换机连接有多个浮点运算处理器；
所述的数据交换子系统包括PowerPC处理器以及与PowerPC处理器相连的多块DDR3存储芯片和以太网交换机；所述的以太网交换机通过以太网接口与数据处理子系统的多核处理器和主控子系统的多核处理器相连；
数据处理子系统的多核处理器和主控子系统的多核处理器均通过管理接口与数据交换子系统的PowerPC处理器相连；
数据交换子系统的PowerPC处理器和主控子系统的多核处理器均连接有PCI-E交换机，主控子系统的PCI-E交换机和数据处理子系统的PCI-E交换机均通过PCI-E接口与数据交换子系统的PCI-E交换机相连；
主控子系统的PCI-E交换机和数据处理子系统的PCI-E交换机均连接有FPGA，数据交换子系统的PowerPC处理器连接有RapidIO交换机，所述的FPGA通过RapidIO接口与所述的RapidIO交换机相连；
主控子系统的FPGA具有用户I/O接口；主控子系统的多核处理器通过1G以太网接口和10G以太网接口接收外部设备提供的原始数据；数据处理子系统的多核处理器具有外部调试接口。
CN201210149330.8A 2012-05-15 2012-05-15 一种基于vpx总线结构的数据处理系统 Active CN102710477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210149330.8A CN102710477B (zh) 2012-05-15 2012-05-15 一种基于vpx总线结构的数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210149330.8A CN102710477B (zh) 2012-05-15 2012-05-15 一种基于vpx总线结构的数据处理系统

Publications (2)

Publication Number Publication Date
CN102710477A CN102710477A (zh) 2012-10-03
CN102710477B true CN102710477B (zh) 2014-11-05

Family

ID=46903047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210149330.8A Active CN102710477B (zh) 2012-05-15 2012-05-15 一种基于vpx总线结构的数据处理系统

Country Status (1)

Country Link
CN (1) CN102710477B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007263T5 (de) * 2013-09-19 2016-04-07 Intel Corporation Techniken zur Zuweisung von Task-Anteilen bei verteilter Verarbeitung
CN103685076A (zh) * 2013-11-29 2014-03-26 成都国蓉科技有限公司 一种信号数据交换板
CN104580000A (zh) * 2014-12-10 2015-04-29 上海斐讯数据通信技术有限公司 一种基于流表技术的RapidIO交换方法
CN104598428B (zh) * 2015-01-14 2017-10-24 深圳光启梦想科技有限公司 数据处理系统
CN104679146B (zh) * 2015-03-18 2017-11-07 四川特伦特科技股份有限公司 一种vpx信号处理背板
US20160292115A1 (en) * 2015-03-30 2016-10-06 Integrated Device Technology, Inc. Methods and Apparatus for IO, Processing and Memory Bandwidth Optimization for Analytics Systems
CN105045566B (zh) * 2015-08-13 2018-11-20 山东华宇航天空间技术有限公司 一种嵌入式并行计算系统及采用其的并行计算方法
CN105224500B (zh) * 2015-10-09 2017-12-08 四川特伦特科技股份有限公司 一种利用多核处理器的vpx背板
CN105407356B (zh) * 2015-11-27 2018-08-10 西安电子科技大学 高速实时jpeg2000解码方法
CN106502947A (zh) * 2016-10-24 2017-03-15 中国兵器装备集团自动化研究所 一种基于vpx总线的多处理器计算机任务动态分配方法
CN107104847A (zh) * 2017-06-30 2017-08-29 山东超越数控电子有限公司 一种RapidIO交换和以太网交换统一配置管理方法
CN107329897A (zh) * 2017-06-30 2017-11-07 中国航空工业集团公司雷华电子技术研究所 一种基于千兆以太网的dsp阵列开发平台
CN108153705B (zh) * 2017-12-26 2019-04-16 北京航空航天大学 一种面向异构多源大数据的高效并行采集方法
CN110166334B (zh) * 2018-11-06 2021-06-29 上海航天计算机技术研究所 基于SpaceVPX标准的空间信息系统
CN110661687B (zh) * 2019-08-14 2021-11-05 熊猫电子集团有限公司 一种全联通双总线交换平台
CN110855581B (zh) * 2019-11-18 2021-06-22 天津津航计算技术研究所 适用于vpx架构的40g和srio复用的国产交换刀片装置
CN112148670B (zh) * 2020-10-19 2023-12-19 北京大地信合信息技术有限公司 多功能业务板卡以及数据处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096096A (zh) * 2009-12-11 2011-06-15 中国石化集团胜利石油管理局地球物理勘探开发公司 多级定向测井检波器装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206910B2 (en) * 2002-12-17 2007-04-17 Oracle International Corporation Delta object replication system and method for clustered system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096096A (zh) * 2009-12-11 2011-06-15 中国石化集团胜利石油管理局地球物理勘探开发公司 多级定向测井检波器装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Web服务器集群负载均衡技术研究";买京京;《中国优秀硕士学位论文全文数据库》;20081115;参见第3.3.1节，第3.4.1节 *
买京京."Web服务器集群负载均衡技术研究".《中国优秀硕士学位论文全文数据库》.2008,参见第3.3.1节，第3.4.1节. *

Also Published As

Publication number Publication date
CN102710477A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102710477B (zh) 一种基于vpx总线结构的数据处理系统
CN108710596A (zh) 一种基于dsp和fpga多协处理卡的桌面超算硬件平台
CN105279133A (zh) 基于SoC在线重构的VPX并行DSP信号处理板卡
CN102057344A (zh) 睡眠处理器
CN102929363B (zh) 一种高密度刀片服务器的设计方法
TW201439754A (zh) 多計算節點之以單一微控制器爲基礎的管理技術
CN105260339A (zh) 一种基于Xilinx Zynq技术的大规模PLC系统
CN110383300A (zh) 一种计算装置及方法
CN110163361A (zh) 一种计算装置及方法
WO2023040197A1 (zh) 一种跨节点通信方法、装置、设备及可读存储介质
He et al. A Survey to Predict the Trend of AI-able Server Evolution in the Cloud
CN107704413A (zh) 一种基于vpx架构的加固型并行信息处理平台
CN108494705A (zh) 一种网络报文高速处理系统和方法
Zhou et al. Canary: Decentralized distributed deep learning via gradient sketch and partition in multi-interface networks
CN205229926U (zh) 一种64路服务器上处理器协同互连板
CN101303687A (zh) 一种嵌入式异构多核体系片上通信的实现方法
CN217113148U (zh) 基于计算模块的侧边扩展计算机
CN101894093B (zh) 混合模式多cpu并行计算系统及控制方法
CN204009892U (zh) 基于x86与通用操作系统的嵌入式综合处理平台
RU167666U1 (ru) Процессорный модуль (MBE2S-PC)
CN204595691U (zh) 一种基于申威处理器和套片的cpci-e计算机主板
WO2021213076A1 (zh) 基于多处理节点来构建通信拓扑结构的方法和设备
CN205210761U (zh) 一种基于申威套片的cpex工控机主板
CN208622092U (zh) 一种基于双龙芯处理器的高性能数据处理装置
CN204595693U (zh) 一种基于申威处理器和申威套片的计算机主板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant