CN109360595A - 一种基于熔丝技术的芯片参数多次编程电路 - Google Patents

一种基于熔丝技术的芯片参数多次编程电路 Download PDF

Info

Publication number
CN109360595A
CN109360595A CN201811008575.2A CN201811008575A CN109360595A CN 109360595 A CN109360595 A CN 109360595A CN 201811008575 A CN201811008575 A CN 201811008575A CN 109360595 A CN109360595 A CN 109360595A
Authority
CN
China
Prior art keywords
resistance
oxide
metal
semiconductor
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811008575.2A
Other languages
English (en)
Other versions
CN109360595B (zh
Inventor
曹力
吕阳
郑良广
张坡
周峰
侯晓伟
李菊萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo CRRC Times Transducer Technology Co Ltd
Original Assignee
Ningbo CRRC Times Transducer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo CRRC Times Transducer Technology Co Ltd filed Critical Ningbo CRRC Times Transducer Technology Co Ltd
Priority to CN201811008575.2A priority Critical patent/CN109360595B/zh
Publication of CN109360595A publication Critical patent/CN109360595A/zh
Application granted granted Critical
Publication of CN109360595B publication Critical patent/CN109360595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种基于熔丝技术的芯片参数多次编程电路，包括：烧断指令器；四根熔丝；四个MOS管，每个MOS管的栅极与烧断指令器连接，接收烧断指令；第一MOS管的漏极与第二MOS管的漏极之间连接第一熔丝，第一MOS管的源极与第二MOS管的源极之间连接第二熔丝，第一MOS管的漏极接第一电阻、第二MOS管的漏极接第二电阻，第一MOS管的源极接第三电阻、第二MOS管的源极接第四电阻合并接入比较器的正极；第三MOS管的漏极与第四MOS管的漏极之间连接第三熔丝，第三MOS管的源极与第四MOS管的源极之间连接第四熔丝，第三MOS管的漏极接第五电阻、第四MOS管的漏极接第六电阻，第三MOS管的源极接第七电阻、第二MOS管的源极接第八电阻合并接入比较器的负极。

Description

一种基于熔丝技术的芯片参数多次编程电路
技术领域
本发明涉及一种基于熔丝技术的芯片参数多次编程电路。
背景技术
在芯片制造过程中，受工艺偏差、电路失配以及芯片生产批次不同等因素的影响，生产芯片的参数与设计仿真模拟值有很大偏差。这给对参数要求较高的模拟电路设计带来了很大的困难。因此，设计者在设计电路时，会在芯片中加入修调电路。芯片经工艺线制造后，首先需要对芯片进行测试，对不符合电路要求的参数利用修调电路进行一次永久性编程，完成对电路的参数调整，使电路参数更接近预设值，从而符合设计要求。此外传感器类元器件需要针对不同量程设计增益调节，因此也需要一种编程调节的方法来弥补半导体制造过程中引入的差异，同时实现传感器芯片不同量程的调节需要。
1）由于工艺差异，芯片制造过程中离子注入浓度差异，会产生阻容值偏差，从而导致模拟性能参数差异。而批量生产中又要实现产品间一致性问题，因此需要对不同的参数的芯片做统一修正。
2）不同规格产品有不同性能指标，如传感器芯片的量程。这就要求芯片具备不同量程的配置切换功能。
以上两种问题都需要一种能用存储数据的编程电路来实现芯片的配置，现常用以下二种方法。
1）现激光熔断，激光熔断腐刻法已经实现了线路板阻容校准，激光束对阻容表面实行熔断切割，切割形成的宽度比例就对应了阻容变化比例，目前电路型产品校准上已得到广泛应用。
2）闪存法，闪存技术广泛应用于半导体储存器生产，闪存技术具体说是从所有浮动栅中导出电子，即将所有数据归“1”，写入时只对数据“0”执行操作，写入“0”时栅极和漏电极施加高压，增加源极和漏极之间传递的电子能量，这样以来，电子就会突破氧化膜绝缘层进入浮动栅。读取时栅极施加电压，电流大为“1”，电流小为“0”，由此实现数据的存储和读取。
若用激光熔断法，在芯片加工中，封装产生的应力会对校正后的参数产生影响，所以当需要校正的参数精度要求比较高时，就需要在封装之后熔断，这不便于实现。且对于半导体制备工艺，激光束精度较低，需要宽的面积切割降低激光束精度带来的影响，这样会增大芯片的面积，增加成本。
若芯片设计中引入闪存法，需要添加引入高压的电路，由此会增加芯片设计复杂度，使得芯片制造成本会增加。
发明内容
本发明所要解决的技术问题是克服现有技术的上述不足而提供一种基于熔丝技术的芯片参数多次编程电路，实现芯片电路参数多次修正及配置切换。
本发明解决上述问题所采用的技术方案为：
一种基于熔丝技术的芯片参数多次编程电路，其特征在于：包括：
烧断指令器，发出烧断指定熔丝的指令；
四根熔丝，接入编程电路中；
四个MOS管，每个MOS管的栅极与烧断指令器连接，接收烧断指令；第一MOS管的漏极与第二MOS管的漏极之间连接第一熔丝，第一MOS管的源极与第二MOS管的源极之间连接第二熔丝，第一MOS管的漏极接第一电阻、第二MOS管的漏极接第二电阻，第一MOS管的源极接第三电阻、第二MOS管的源极接第四电阻合并接入比较器的正极；第三MOS管的漏极与第四MOS管的漏极之间连接第三熔丝，第三MOS管的源极与第四MOS管的源极之间连接第四熔丝，第三MOS管的漏极接第五电阻、第四MOS管的漏极接第六电阻，第三MOS管的源极接第七电阻、第二MOS管的源极接第八电阻合并接入比较器的负极；
其中，第一电阻至第八阻值的设置为：熔丝未熔断时，比较器正相输入电压值高于比较器反相输入电压值，比较器输出高电平；第一熔丝熔断后，比较器正相输入电压值低于比较器反相输入电压值，比较器输出低电平；第二熔丝熔断后，比较器正相输入电压值高于比较器反相输入电压值，比较器输出高电平；第三熔丝熔断后，比较器正相输入电压值低于比较器反相输入电压值，比较器输出低电平；第四熔丝熔断后，比较器正相输入电压值高于比较器反相输入电压值，比较器输出高电平。
更好地，上述烧断指令器为外部编程器下发的烧录位数据。
更好地，上述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻的阻值比为：1：2：2：2：1：1：1.4：1.4。
更好地，上述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻的阻值分别为10K，20K，20K，20K，10K，10K，14K，14K。
本发明的优点在于：实现了用一套比较器和编码烧录电路配合多个熔丝位对芯片进行多次编程操作，芯片设计的架构较由OTP拼凑的多次烧录的电路重复电路更少，芯片面积降低提升经济性。较闪存方案的多次烧录电路比，不需要高压和特殊的产线工艺要求，降低了芯片制造成本。
附图说明
图1是本发明实施例一种基于熔丝技术的芯片参数多次编程电路的编程方法的示意图。
图2是本发明实施例基于熔丝技术的芯片参数多次编程电路的框图。
图3是本发明实施例整体熔丝位比较电路的电路图。
图4是本发明实施例比较器正相输入的电路图。
图5是本发明实施例比较器反相输入的电路图。
具体实施方式
下面结合附图、实施例对本发明进一步说明。
如图1所示，芯片烧录一般包含以下过程：上电初始化读取芯片参数，在有烧录指令的情况下根据已烧录次数触发编译选择器，烧录完成后读取编译后数据位变化，判断是否需要补烧，最后重新上电，加载新参数。其中包含烧录次数触发编译选择器、多次熔丝位编程器、电平比较输出器，模块组合如图2所示，通过二四编码器选择烧断熔丝位，电平比较输出器作为寄存器访问数据。
本发明实施例用四个熔丝位记录烧录次数，第一次烧录时用第一套编码器配置每一位烧录，同时烧断第一根熔丝位触发第二套编码器，待第二次收到烧录指令时调用第二套编码器，以此类推实现四次烧录。电路扩展后可以实现多次烧录，具体视芯片设计实际需要确定。
本发明设计烧录次数四次，期间每一位初始状态高电平，可以实现电平四次跳变。
图3是整体熔丝位比较电路。图中P1为二四编码器，Q1、Q3为P型MOS晶体管，Q2、Q4为N型MOS晶体管，U1A为比较器，VCC为整个电路的电源电压，GND为地， F1-F4为熔丝位。
未烧断熔丝位时，比较器正相输入如图4所示，R1电阻10K、R2电阻20K并联与R3电阻20K、R4电阻20K并联构成分压关系，比较器正相输入电平3/5*VCC。比较器反相输入如图5所示，R5电阻10K、R6电阻10K并联与R7电阻14K、R8电阻14K并联构成分压关系，比较器反相输入电平5/12*VCC。正相输入大于反相输入，此时比较器输出高电平。
第一次烧录时导通N沟道MOS管Q2烧断熔丝位F1，此时正相输入端形成20K电阻与20K、20K电阻并联形成分压，比较器正相输入端电压1/3*VCC，反相输入端电压依旧维持5/12*VCC，此时比较器反相输入端电压高于正相输入端电压，比较器输出低电平。
第二次烧录时导通P沟道MOS管Q1烧断熔丝位F2，此时正相输入端形成20K电阻与20K电阻并联形成分压，比较器正相输入端电压1/2*VCC，反相输入端电压依旧维持5/12*VCC，此时比较器正相输入端电压高于反相输入端电压，比较器输出高电平。
第三次烧录时导通N沟道MOS管Q4烧断熔丝位F3，此时反相输入端形成10K电阻与14K、14K电阻并联形成的分压，比较器反相输入电压10/17*VCC, 正相输入端电压依旧维持1/2*VCC，此时比较器反相输入端电压高于正相输入端电压，比较器输出低电平。
第四次烧录时导通P沟道MOS管Q3烧断熔丝位F4，此时反相输入端形成10K电阻与14K电阻形成的分压，比较器反相输入电压5/12*VCC, 此时比较器正相输入端电压高于反相输入端电压，比较器输出高电平。
由此实现了用一套比较器和编码烧录电路配合多个熔丝位对芯片进行多次编程操作。

Claims (4)

1.一种基于熔丝技术的芯片参数多次编程电路，其特征在于：包括：
烧断指令器，发出烧断指定熔丝的指令；
四根熔丝，接入编程电路中；
四个MOS管，每个MOS管的栅极与烧断指令器连接，接收烧断指令；第一MOS管的漏极与第二MOS管的漏极之间连接第一熔丝，第一MOS管的源极与第二MOS管的源极之间连接第二熔丝，第一MOS管的漏极接第一电阻、第二MOS管的漏极接第二电阻，第一MOS管的源极接第三电阻、第二MOS管的源极接第四电阻合并接入比较器的正极；第三MOS管的漏极与第四MOS管的漏极之间连接第三熔丝，第三MOS管的源极与第四MOS管的源极之间连接第四熔丝，第三MOS管的漏极接第五电阻、第四MOS管的漏极接第六电阻，第三MOS管的源极接第七电阻、第二MOS管的源极接第八电阻合并接入比较器的负极；
其中，第一电阻至第八阻值的设置为：熔丝未熔断时，比较器正相输入电压值高于比较器反相输入电压值，比较器输出高电平；第一熔丝熔断后，比较器正相输入电压值低于比较器反相输入电压值，比较器输出低电平；第二熔丝熔断后，比较器正相输入电压值高于比较器反相输入电压值，比较器输出高电平；第三熔丝熔断后，比较器正相输入电压值低于比较器反相输入电压值，比较器输出低电平；第四熔丝熔断后，比较器正相输入电压值高于比较器反相输入电压值，比较器输出高电平。
2.根据权利要求1所述的基于熔丝技术的芯片参数多次编程电路，其特征在于：所述烧断指令器为外部编程器下发的烧录位数据。
3.根据权利要求1或2所述的基于熔丝技术的芯片参数多次编程电路，其特征在于：所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻的阻值比为：1：2：2：2：1：1：1.4：1.4。
4.根据权利要求3所述的基于熔丝技术的芯片参数多次编程电路，其特征在于：所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻的阻值分别为10K，20K，20K，20K，10K，10K，14K，14K。
CN201811008575.2A 2018-08-31 2018-08-31 一种基于熔丝技术的芯片参数多次编程电路 Active CN109360595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811008575.2A CN109360595B (zh) 2018-08-31 2018-08-31 一种基于熔丝技术的芯片参数多次编程电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811008575.2A CN109360595B (zh) 2018-08-31 2018-08-31 一种基于熔丝技术的芯片参数多次编程电路

Publications (2)

Publication Number Publication Date
CN109360595A true CN109360595A (zh) 2019-02-19
CN109360595B CN109360595B (zh) 2021-08-24

Family

ID=65350356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811008575.2A Active CN109360595B (zh) 2018-08-31 2018-08-31 一种基于熔丝技术的芯片参数多次编程电路

Country Status (1)

Country Link
CN (1) CN109360595B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109831719A (zh) * 2019-02-26 2019-05-31 深圳市美恩微电子有限公司 一种带增益修调的麦克风前置放大器电路
CN110071090A (zh) * 2019-05-29 2019-07-30 江苏润石科技有限公司 低功耗高可靠性激光熔丝电路
CN111445943A (zh) * 2020-04-15 2020-07-24 武汉金汤信安科技有限公司 一种片上一次可编程电路
US12002751B2 (en) 2020-10-29 2024-06-04 Changxin Memory Technologies, Inc. Adjustment method and device for chip output characteristics

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492294A (zh) * 2002-08-26 2004-04-28 ģ���豸�ɷ����޹�˾ 一次性终端用户可编程的熔丝阵列电路及方法
CN1825488A (zh) * 2004-12-22 2006-08-30 三星电子株式会社 多次可编程半导体存储设备及其多次编程方法
US20170206938A1 (en) * 2015-12-07 2017-07-20 Globalfoundries Inc. Dual-bit 3-t high density mtprom array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492294A (zh) * 2002-08-26 2004-04-28 ģ���豸�ɷ����޹�˾ 一次性终端用户可编程的熔丝阵列电路及方法
CN1825488A (zh) * 2004-12-22 2006-08-30 三星电子株式会社 多次可编程半导体存储设备及其多次编程方法
US20170206938A1 (en) * 2015-12-07 2017-07-20 Globalfoundries Inc. Dual-bit 3-t high density mtprom array

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109831719A (zh) * 2019-02-26 2019-05-31 深圳市美恩微电子有限公司 一种带增益修调的麦克风前置放大器电路
CN110071090A (zh) * 2019-05-29 2019-07-30 江苏润石科技有限公司 低功耗高可靠性激光熔丝电路
CN110071090B (zh) * 2019-05-29 2024-02-06 江苏润石科技有限公司 低功耗高可靠性激光熔丝电路
CN111445943A (zh) * 2020-04-15 2020-07-24 武汉金汤信安科技有限公司 一种片上一次可编程电路
US12002751B2 (en) 2020-10-29 2024-06-04 Changxin Memory Technologies, Inc. Adjustment method and device for chip output characteristics

Also Published As

Publication number Publication date
CN109360595B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN109360595A (zh) 一种基于熔丝技术的芯片参数多次编程电路
KR100376265B1 (ko) 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
CN102017008B (zh) 可编程数字逻辑单元的本地校准
CN105575436B (zh) 可编程控制多晶熔丝电路及包含该电路的集成电路
JP2000082296A (ja) アンチヒュ―ズを有する冗長回路のリペア回路
CN107743035B (zh) 一种芯片修调电路及修调方法
CN205406097U (zh) 可编程控制多晶熔丝电路及包含该电路的集成电路
CN107994894A (zh) 多晶熔丝预修调电路
KR19990029679A (ko) 가용성 셀 및 가용성 셀 어레이
US20060206771A1 (en) Read-only memory and operational control method thereof
US7284168B2 (en) Method and system for testing RAM redundant integrated circuits
CN102982845B (zh) 一种电子可编程熔丝电路
US8570094B2 (en) Semiconductor integrated circuit and method for driving the same
US6236228B1 (en) Structure and method of repair of integrated circuits
US6438013B2 (en) Semiconductor integrated circuit and method for adjusting characteristics of the same
CN109166841B (zh) 电可编程的多晶硅熔丝器件结构
KR100443508B1 (ko) 반도체 메모리 모듈
TWI817355B (zh) 確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法
KR20030083610A (ko) 반도체 회로 및 반도체 회로의 퓨즈를 판독하는 방법
US7460414B2 (en) Semiconductor device
US6788129B2 (en) Integrated circuit having a programmable element and method of operating the circuit
KR100562979B1 (ko) 리페어 어드레스 프로그램 방법 및 장치
KR100345369B1 (ko) 퓨즈 회로
CN111881638A (zh) 可编程电路及其编程方法、读取方法
KR20020072915A (ko) 반도체 메모리 장치의 리페어 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant