CN106528459A - 一种基于fpga的mcu仿真器的io转换方法及系统 - Google Patents

一种基于fpga的mcu仿真器的io转换方法及系统 Download PDF

Info

Publication number
CN106528459A
CN106528459A CN201611008102.3A CN201611008102A CN106528459A CN 106528459 A CN106528459 A CN 106528459A CN 201611008102 A CN201611008102 A CN 201611008102A CN 106528459 A CN106528459 A CN 106528459A
Authority
CN
China
Prior art keywords
input
fpga
output
emulator
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611008102.3A
Other languages
English (en)
Inventor
江猛
崔亚男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU HUAXIN MICROELECTRONICS CO Ltd
Original Assignee
SUZHOU HUAXIN MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU HUAXIN MICROELECTRONICS CO Ltd filed Critical SUZHOU HUAXIN MICROELECTRONICS CO Ltd
Priority to CN201611008102.3A priority Critical patent/CN106528459A/zh
Publication of CN106528459A publication Critical patent/CN106528459A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
    • G06F13/107—Terminal emulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种基于FPGA的MCU仿真器的IO转换方法及系统，在FPGA端口和仿真器接口之间设置一接口转换电路，具体包括输入单元、输入控制单元、输出单元，输入单元及输入控制单元分别包括输入端、使能控制端及输出端，其输入端共同连接于FPGA的第一输出端口，其使能控制端分别连接于FPGA的第二输出端口、第三输出端口，其输出端共同与仿真器接口相连，且输出电压与仿真器接口供电电压相同；输出单元包括输入端和输出端，其输入端与仿真器接口相连，输出端与FPGA模块的一输入端口相连，输出电压与FPGA供电电压相同。采用本发明能够实现FPGA仿真器端口的高低压电平转换及输入上拉、下拉的功能控制。

Description

一种基于FPGA的MCU仿真器的IO转换方法及系统
技术领域
本发明涉及电路控制领域，具体涉及一种基于FPGA的MCU仿真器的IO转换方法及系统。
背景技术
为了软件调试的需要，快速找出软件的问题，一般需要硬件仿真器来辅助。由于产品更新换代的加快，MCU软件程序也需要快速更新，与量产芯片的方式不同，仿真器内包含许多特殊的控制逻辑，不容易量产，所以一般使用FPGA作为仿真器来模拟MCU的运算，并控制MCU的各项动作及读出寄存器的内容，以便快速查错。
目前FPGA器件大部分是低压器件，而且端口基本上是数字逻辑的，无模拟器件。而大部分MCU端口输入输出的供电电压都高于FPGA端口电压，从而产生了高低压差异，而较高电压直接进入FPGA端口的话可能由于FPGA端口耐压问题而损坏FPGA端口。另外，MCU仿真器的端口一般具有上拉或下拉电阻功能，而这是FPGA所不能提供的。
发明内容
针对上述技术的不足，本发明的主要目的在于，提供一种接口转换电路，利用通用器件实现电平转换，且可以通过该接口电路，实现FPGA仿真器端口的高低压电平转换及输入上拉、下拉的功能控制。
为实现前述目的，本发明公开了一种基于FPGA的MCU仿真器的IO转换方法，具体包括：
在FPGA端口和仿真器接口之间设置一接口转换电路，所述接口转换电路包括输入单元、输入控制单元、输出单元，其中：
输入单元及输入控制单元分别包括输入端、使能控制端及输出端，其输入端共同连接于FPGA的第一输出端口，其使能控制端分别连接于FPGA的第二输出端口、第三输出端口，其输出端共同与仿真器接口相连，且输出电压与仿真器接口供电电压相同；
输出单元包括输入端和输出端，其输入端与仿真器接口相连，输出端与FPGA的一输入端口相连，输出电压与FPGA供电电压相同；
输入单元的使能控制端输入为高电平时，该单元工作，仿真器接口输出FPGA第一输出端口的值；使能控制端输入为低电平时，该单元关闭；
输入控制单元用于控制仿真器接口输入上拉、下拉模式，使能控制端输入为高电平时，该单元工作，当FPGA的第一输出端口为高电平时，仿真器接口输入上拉，当FPGA的第一输出端口为低电平时，仿真器接口输入下拉；使能控制端输入为低电平时，该单元关闭。
优选地，所述输入单元包括一三态缓冲器。
优选地，所述输入控制单元包括一三态缓冲器且串联一电阻。
优选地，所述输出单元包括一缓冲器。
相应地，本发明还公开了一种基于FPGA的MCU仿真器系统，具体包括：
FPGA模块，用于进行MCU内核模拟、寄存器读取控制及逻辑控制；
通信控制模块，与FPGA模块相连接，用于与PC端软件进行通讯读写控制；
仿真程序存储模块，与FPGA模块相连接，用于存储需要调试的软件；
在FPGA模块与仿真器接口之间还包括使用权利要求1所述方法的接口转换模块。
优选地，所述仿真程序存储模块包括Flash或RAM。
与现有技术相比，本发明的优点在于：本发明公开的一种基于FPGA的MCU仿真器的IO转换方法及系统，能够实现FPGA仿真器端口的高低压电平转换及输入上拉、下拉的功能控制。
附图说明
图1是本发明一实施例提出的一种基于FPGA的MCU仿真器的IO转换方法示意图；
图2是本发明一实施例提出的一种基于FPGA的MCU仿真器的IO转换方法示例图；
图3是本发明一实施例提出的一种基于FPGA的MCU仿真器系统示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
图1是本发明实施例提出的一种基于FPGA的MCU仿真器的IO转换方法示意图，如图所示，在FPGA端口与MCU仿真器接口之间设置一个接口转换电路，该接口转换电路包括输入单元101、输入控制单元102、输出单元103，其中：
输入单元101及输入控制单元102分别包括输入端、使能控制端及输出端，其输入端共同连接于FPGA模块的第一输出端口，其使能控制端分别与FPGA的第二输出端口、第三输出端口相连，其输出端共同与仿真器接口相连；
输出单元103包括输入端和输出端，其输入端与仿真器接口相连，输出端与FPGA模块的一输入端口相连；
输入单元的使能控制端输入为高电平时，该单元工作，仿真器接口输出FPGA第一输出端口的值；使能控制端输入为低电平时，该单元关闭；
输入控制单元用于控制仿真器接口输入上拉、下拉模式，使能控制端输入为高电平时，该单元工作，当FPGA的第一输出端口为高电平时，仿真器接口输入上拉，当FPGA的第一输出端口为低电平时，仿真器接口输入下拉；使能控制端输入为低电平时，该单元关闭。
设置输入单元101及输入控制单元102的输出电压与仿真器接口供电电压相同，输出单元103的输出电压与FPGA供电电压相同，这样，经过接口转换电路，可将电压升压为仿真器接口电压一致，而仿真器接口的输出电压经过输出电压单元102后降压为与FPGA端口电压一致，从而完成电平转换，保护FPGA端口不被破坏。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图2及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
现在FPGA器件大部分是低压器件，端口的供电最大基本上都在3.3V左右，而大部分MCU系统其端口输入输出都在5V电平左右。若5V电压直接进入FPGA端口，可能由于FPGA端口耐压问题而损坏FPGA端口。并且MCU的端口一般都具有上拉或下拉电阻功能，而这是FPGA不能提供的。
图2是本发明一实施例提出的一种基于FPGA的MCU仿真器的IO转换方法示例图，其中左侧虚线内为FPGA的I/O端口，包括输入端口及输出端口。FPGA端口与仿真器接口之间的电路为接口转换电路，其中：输入单元101和输入控制单元102分别包括三态缓冲器TRI_0和TRI_1，ENB＝1时导通，ENB＝0时，输出Z态；输入控制单元102中还包括电阻R＝20K与三态缓冲器TRI_1串联，用作模拟端口的上拉、下拉使用；输出单元103包括一缓冲器BUF。
以前述FPGA端口电压为3.3V，仿真器接口供电压为5V为例，由于FPGA端口电压值低于MCU仿真器接口电压，因此需要进行电平转换。分别设置TRI_0和TRI_1的电压为5V，BUF的电压和FPGA的供电电压一致，取3.3V。如此设置后，在仿真器接口中，可以输出5V的电平，而输入时经过BUF后，电压也变成和FPGA端口一致的3.3V电压，不会导致FPGA端口因高压而损坏。
所述接口转换电路具体的工作过程包括：
读IO_IN的值为仿真器接口的值；
当需要仿真器接口为输出时，设置IO_CON＝1，IO_PP＝0，此时TRI_0打开，TRI_1关闭，IO仿真器接口输出IO_REG的值，且通过TRI_0将电压输出上升至5V。当IO_REG＝0时，仿真器接口输出0，当IO_REG＝1时，仿真器接口输出1；
当仿真器输入无上拉或下拉时，IO_CON＝0，IO_PP＝0，TRI_0和TRI_1两个三态门皆为关闭，仿真器接口变成纯输入态；
当仿真器接口需要输入带上拉或下拉时，则设置IO_CON＝0，IO_PP＝1，此时TRI_0关闭，TRI_1打开。当IO_REG＝0时，通过TRI_1和20K电阻，则仿真器接口有20K的下拉电阻。当IO_REG＝1时，则仿真器接口有20K的上拉电阻。
经如上所述的接口电路转换后，仿真器接口就可以实现输入、输出和输入上拉下拉的功能，且实现了电平转换。
将本发明提供的基于FPGA的MCU仿真器的IO转换方法应用于仿真系统中，可获得一种基于FPGA的MCU仿真器系统，如图3所示为本发明提供的一种基于FPGA的MCU仿真器系统示意图，主要由FPGA模块、通信控制模块、仿真程序存储模块及接口转换模块构成，具体包括：
FPGA模块，用于进行MCU内核模拟、寄存器读取控制及逻辑控制；
通信控制模块，可通过USB与FPGA模块相连接，用于与PC端软件进行通讯读写控制；
仿真程序存储模块，与FPGA模块相连接，用于存储需要调试的软件，可以为Flash或RAM；
在FPGA模块与仿真器接口之间包括接口转换模块，所述接口转换模块采用前述基于FPGA的MCU仿真器的IO转换方法实现，用于接口电平转换及保护。
当PC端的MCU软件编译成功后，会进行仿真。此时，发送指令通过USB把需要仿真的程序载入到仿真器中，存储到程序存储器中，然后控制FPGA模块进行仿真器的相关动作，进行软件仿真。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种基于FPGA的MCU仿真器的IO转换方法，其特征在于：在FPGA端口和仿真器接口之间设置一接口转换电路，所述接口转换电路包括输入单元、输入控制单元、输出单元，其中：
输入单元及输入控制单元分别包括输入端、使能控制端及输出端，其输入端共同连接于FPGA的第一输出端口，其使能控制端分别连接于FPGA的第二输出端口、第三输出端口，其输出端共同与仿真器接口相连，且输出电压与仿真器接口供电电压相同；
输出单元包括输入端和输出端，其输入端与仿真器接口相连，输出端与FPGA的一输入端口相连，输出电压与FPGA供电电压相同；
输入单元的使能控制端输入为高电平时，该单元工作，仿真器接口输出FPGA第一输出端口的值；使能控制端输入为低电平时，该单元关闭；
输入控制单元用于控制仿真器接口输入上拉、下拉模式，使能控制端输入为高电平时，该单元工作，当FPGA的第一输出端口为高电平时，仿真器接口输入上拉，当FPGA的第一输出端口为低电平时，仿真器接口输入下拉；使能控制端输入为低电平时，该单元关闭。
2.根据权利要求1所述的一种基于FPGA的MCU仿真器的IO转换方法，其特征在于：所述输入单元包括一三态缓冲器。
3.根据权利要求1所述的一种基于FPGA的MCU仿真器的IO转换方法，其特征在于：所述输入控制单元包括一三态缓冲器且串联一电阻。
4.根据权利要求1所述的一种基于FPGA的MCU仿真器的IO转换方法，其特征在于：所述输出单元包括一缓冲器。
5.一种基于FPGA的MCU仿真器系统，包括：
FPGA模块，用于进行MCU内核模拟、寄存器读取控制及逻辑控制；
通信控制模块，与FPGA模块相连接，用于与PC端软件进行通讯读写控制；
仿真程序存储模块，与FPGA模块相连接，用于存储需要调试的软件；
其特征在于：在FPGA模块与仿真器接口之间还包括使用权利要求1所述方法的接口转换模块。
6.根据权利要求5所述的一种基于FPGA的MCU仿真器系统，其特征在于：所述仿真程序存储模块包括Flash或RAM。
CN201611008102.3A 2016-11-16 2016-11-16 一种基于fpga的mcu仿真器的io转换方法及系统 Pending CN106528459A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611008102.3A CN106528459A (zh) 2016-11-16 2016-11-16 一种基于fpga的mcu仿真器的io转换方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611008102.3A CN106528459A (zh) 2016-11-16 2016-11-16 一种基于fpga的mcu仿真器的io转换方法及系统

Publications (1)

Publication Number Publication Date
CN106528459A true CN106528459A (zh) 2017-03-22

Family

ID=58351935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611008102.3A Pending CN106528459A (zh) 2016-11-16 2016-11-16 一种基于fpga的mcu仿真器的io转换方法及系统

Country Status (1)

Country Link
CN (1) CN106528459A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109783436A (zh) * 2019-01-16 2019-05-21 广东高云半导体科技股份有限公司 一种片上系统
CN110008172A (zh) * 2019-04-02 2019-07-12 广东高云半导体科技股份有限公司 一种片上系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353333B1 (en) * 2000-06-16 2002-03-05 Xilinx, Inc. Simplified 5V tolerance circuit for 3.3V I/O design
CN101419844A (zh) * 2008-11-18 2009-04-29 清华大学深圳研究生院 一种闪存器件仿真设备以及闪存主控模块评测方法
CN101552605A (zh) * 2009-05-19 2009-10-07 北京时代民芯科技有限公司 一种可耐受高电压输入的接口电路
CN102096725A (zh) * 2009-12-11 2011-06-15 无锡华润矽科微电子有限公司 一种基于fpga的仿真器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353333B1 (en) * 2000-06-16 2002-03-05 Xilinx, Inc. Simplified 5V tolerance circuit for 3.3V I/O design
CN101419844A (zh) * 2008-11-18 2009-04-29 清华大学深圳研究生院 一种闪存器件仿真设备以及闪存主控模块评测方法
CN101552605A (zh) * 2009-05-19 2009-10-07 北京时代民芯科技有限公司 一种可耐受高电压输入的接口电路
CN102096725A (zh) * 2009-12-11 2011-06-15 无锡华润矽科微电子有限公司 一种基于fpga的仿真器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
沈永琴: "基于FPGA的同步通信智能卡的设计和实现", 《中国优秀硕士学位论文全文数据库 工程科技II辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109783436A (zh) * 2019-01-16 2019-05-21 广东高云半导体科技股份有限公司 一种片上系统
CN110008172A (zh) * 2019-04-02 2019-07-12 广东高云半导体科技股份有限公司 一种片上系统

Similar Documents

Publication Publication Date Title
CN106787055A (zh) 一种充电电路、系统、方法及终端
CN106849645A (zh) 一种充电电路、方法及电子装置
CN105095040B (zh) 一种芯片调试方法与装置
CN106528459A (zh) 一种基于fpga的mcu仿真器的io转换方法及系统
CN105512084A (zh) 一种Zynq平台数据交互装置
CN205945143U (zh) 一种充电电路、系统及移动终端
CN106325961A (zh) 基于usb接口的烧录电路、虚拟现实头盔和mcu固件烧录方法
CN107526614B (zh) Fpga开发板的通信方法
CN106535412A (zh) 一种端口共用的数字模拟调光电路
CN206209703U (zh) 一种基于fpga的mcu仿真器系统
CN103746681B (zh) 一种cmos器件电源上下电输出三态控制电路
CN104333066B (zh) 一种充电系统
CN105511394B (zh) 一种在fpga平台实现plc控制的方法
CN207704429U (zh) 一种切换电路及终端设备
CN103500585B (zh) 一种用于控制单次可编程存储器的控制电路及其控制方法
CN205619837U (zh) 炮射导弹整弹电性能仿真测试装置
CN203761518U (zh) 一种基于FPGA的Camera Link接口实验与开发系统
CN204967994U (zh) 一种vga矩阵切换电路
CN202600424U (zh) 基于pxi总线的64路块隔离数字i/o模块
CN207731114U (zh) 一种高精度自动化电池组模拟器
CN105407298B (zh) 一种vga矩阵切换电路及方法
CN204990294U (zh) 一种ad型flash微处理器
CN205375150U (zh) 一种在fpga平台实现plc控制装置
CN104598413A (zh) 多路数据管理电路及方法
CN205210256U (zh) 一种用于扩展chroma 3380p测试平台的功能的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170322