CN204967994U - 一种vga矩阵切换电路 - Google Patents

Abstract

本实用新型公开了一种VGA矩阵切换电路，该电路，采用至少三个模拟开关、一个CPLD和一个主控模块，其中三个模拟开关分别用于切换VGA信号中的R信号、G信号、B信号，CPLD用于切换VGA信号中的HS信号和VS信号，通过主控模块的控制，实现多个输入多个输出的VGA矩阵的切换，这样，VGA信号中的R信号、G信号、B信号、HS信号和VS信号都是独立切换，模数分开，避免了模拟信号间及模数信号间的相互干扰；主控模块控制CPLD和模拟开关进行VGA信号切换时，完成时间较短，可以视为是同步切换，不会出现屏幕花屏、闪烁的问题；并且，可以通过多个模拟开关进行级联的方式，实现更大规模的N*M的VGA矩阵切换。

Description

一种VGA矩阵切换电路

技术领域

本实用新型涉及信号处理领域，尤其涉及一种VGA矩阵切换电路。

背景技术

传统对视频图形阵列(VideoGraphicsArray，VGA)矩阵切换，通常采用美国ADI公司的芯片实现，如：AD8176等。但是，美国ADI公司的芯片价格一直居高不下,且交货周期长，同时其内部干扰、串扰也无法通过外部改造增减。ADI公司长期对矩阵行业形成价格垄断。

现有技术中，VGA矩阵切换方法是，基于8选1模拟开关74HC4051+MCU+运放的实现方式，该方法为使用一个74HC4051模拟开关和1个MCU，通过74HC4051模拟开关的引脚分别和VGA信号的输入端、单片机(MicroControllerUnit，MCU)、VGA信号的输出端相连，实现8进1出的矩阵切换。

由此可见，现有技术下，在N进1出(N<＝8)的情况下，有器件少、成本低、易实现的优势，但是对于N进M出(N>8或M>1)的情况下，需要的实现器件很多，不方便布PCB板和生产。

实用新型内容

本实用新型实施例提供一种VGA矩阵切换电路，以降低成本、降低信号间干扰和更易实现N进M出(N>8或M>1)的VGA矩阵切换。

本实用新型实施例提供的具体技术方案如下：

一种VGA矩阵切换电路，包括至少三个模拟开关、一个复杂可编程逻辑器件(ComplexProgrammableLogicDevice，CPLD)和一个主控模块，其中，

第一模拟开关，分别与VGA信号中R信号输入端和VGA信号中R信号输出端相连，用于将VGA信号中R信号输入端传送的R信号切换至VGA信号中R信号输出端；

第二模拟开关，分别与VGA信号中G信号输入端和VGA信号中G信号输出端相连，用于将VGA信号中G信号输入端传送的G信号切换至VGA信号中G信号输出端；

第三模拟开关，分别与VGA信号中B信号输入端相连和VGA信号中B信号输出端相连，用于将VGA信号中B信号输入端传送的B信号切换至VGA信号中B信号输出端；

CPLD，分别与VGA信号中HS信号、VS信号输入端和VGA信号中HS信号、VS信号输出端相连，用于将VGA信号中HS信号、VS信号输入端传送的HS信号和VS信号切换至VGA信号中HS信号、VS信号输出端；

主控模块，分别与上述第一模拟开关、第二模拟开关、第三模拟开关和上述CPLD相连接，用于在接收到VGA信号后，关闭上述第一模拟开关、上述第二模拟开关和上述第三模拟开关，并控制上述CPLD进行VGA信号中HS信号、VS信号的切换，待切换完毕后，导通上述第一模拟开关进行VGA信号中R信号的切换，导通上述第二模拟开关进行VGA信号中G信号的切换，以及导通上述第三模拟开关进行VGA信号中B信号的切换。

本实用新型实施例中，采用至少三个模拟开关、一个CPLD和一个主控模块，其中三个模拟开关分别用于切换VGA信号中的R信号、G信号、B信号，CPLD用于切换VGA信号中的HS信号和VS信号，通过主控模块的控制，实现多个输入多个输出的VGA矩阵的切换，这样，VGA信号中的R信号、G信号、B信号、HS信号和VS信号都是独立切换，模数分开，避免了模拟信号间及模数信号间的相互干扰；主控模块控制CPLD和模拟开关进行VGA信号切换时，完成时间较短，可以视为是同步切换，不会出现屏幕花屏、闪烁的问题；并且，可以通过多个模拟开关进行级联的方式，实现更大规模的N*M的VGA矩阵切换。

进一步，第一模拟开关，通过第一类输入引脚分别与VGA信号中R信号输入端相连，通过第一类输出引脚分别与VGA信号中R信号输出端相连，其中，在每个第一类输出引脚和VGA信号中R信号输出端之间串联有第一电阻R1。

进一步，第二模拟开关，通过第二类输入引脚分别与VGA信号中G信号输入端相连，通过第二类输出引脚分别与VGA信号中G信号输出端相连，其中，在每个第二类输出引脚和VGA信号中G信号输出端之间串联有第二电阻R2。

进一步，第三模拟开关，通过第三类输入引脚分别与VGA信号中B信号输入端相连，通过第三类输出引脚分别与VGA信号中B信号输出端相连，其中，在每个第三类输出引脚和VGA信号中B信号输出端之间串联有第三电阻R3。

进一步，CPLD，通过第一类普通引脚和VGA信号中HS信号、VS信号输入端相连，通过第二类普通引脚与VGA信号中HS信号、VS信号输出端相连，其中，在每个第二类普通引脚和VGA信号中HS信号、VS信号输出端之间串联有第四电阻R4。

进一步，主控模块，通过集成电路总线(Inter-IntegratedCircuit，IIC)接口与上述第一模拟开关的第一串行时钟SCL引脚和第一串行数据SDA引脚相连，与第二模拟开关的第二SCL引脚和第二SDA引脚相连，与第三模拟开关的第三SCL引脚和第三SDA引脚相连，与CPLD的第四SCL引脚和第四SDA引脚相连；其中，上述主控模块作为IIC总线的主设备，第一模拟开关、第二模拟开关、第三模拟开关和CPLD作为IIC总线的从设备。

进一步，第一模拟开关、上述第二模拟开关和上述第三模拟开关均为SGM6514；

上述CPLD为EPM240；

上述主控模块为IIC总线主设备的控制器。

附图说明

图1为本实用新型实施例中VGA矩阵切换电路原理示意图；

图2为本实用新型实施例中CPLD的电路图；

图3为本实用新型实施例中SGM6514_a的原理图；

图4为本实用新型实施例中SGM6514_b的原理图；

图5为本实用新型实施例中SGM6514_c的原理图；

图6为本实用新型实施例中VGA矩阵切换方法流程示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，并不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

以降低成本、降低信号间干扰和更易实现N进M出(N>8或M>1)的VGA矩阵切换，本实用新型实施例中，采用至少三个模拟开关、一个复杂可编程逻辑器件(ComplexProgrammableLogicDevice，CPLD)和一个主控模块，其中三个模拟开关分别用于切换VGA信号中的R信号、G信号、B信号，CPLD用于切换VGA信号中的HS信号和VS信号，通过主控模块的控制，实现多个输入多个输出的VGA矩阵的切换。

本实用新型实施例中，参阅图1所示，为VGA矩阵切换电路，包括至少三个模拟开关、一个CPLD和一个主控模块，其中，

第一模拟开关11，分别与VGA信号中R信号输入端和VGA信号中R信号输出端相连，用于将VGA信号中R信号输入端传送的R信号切换至VGA信号中R信号输出端；

第二模拟开关12，分别与VGA信号中G信号输入端和VGA信号中G信号输出端相连，用于将VGA信号中G信号输入端传送的G信号切换至VGA信号中G信号输出端；

第三模拟开关13，分别与VGA信号中B信号输入端相连和VGA信号中B信号输出端相连，用于将VGA信号中B信号输入端传送的B信号切换至VGA信号中B信号输出端；

CPLD10，分别与VGA信号中HS信号、VS信号输入端和VGA信号中HS信号、VS信号输出端相连，用于将VGA信号中HS信号、VS信号输入端传送的HS信号和VS信号切换至VGA信号中HS信号、VS信号输出端；

主控模块14，分别与第一模拟开关11、第二模拟开关12、第三模拟开关13和CPLD10相连接，用于在接收到VGA信号后，关闭第一模拟开关11、第二模拟开关12和第三模拟开关13，并控制CPLD10进行VGA信号中HS信号、VS信号的切换，待切换完毕后，导通第一模拟开关11进行VGA信号中R信号的切换，导通第二模拟开关12进行VGA信号中G信号的切换，以及导通第三模拟开关13进行VGA信号中B信号的切换。

进一步地，第一模拟开关11，通过第一类输入引脚分别与VGA信号中R信号输入端相连，通过第一类输出引脚分别与VGA信号中R信号输出端相连，其中，在每个第一类输出引脚和VGA信号中R信号输出端之间串联有第一电阻R1；

第二模拟开关12，通过第二类输入引脚分别与VGA信号中G信号输入端相连，通过第二类输出引脚分别与VGA信号中G信号输出端相连，其中，在每个第二类输出引脚和VGA信号中G信号输出端之间串联有第二电阻R2；

第三模拟开关13，通过第三类输入引脚分别与VGA信号中B信号输入端相连，通过第三类输出引脚分别与VGA信号中B信号输出端相连，其中，在每个第三类输出引脚和VGA信号中B信号输出端之间串联有第三电阻R3；

CPLD10，通过第一类普通引脚和VGA信号中HS信号、VS信号输入端相连，通过第二类普通引脚与VGA信号中HS信号、VS信号输出端相连，其中，在每个第二类普通引脚和VGA信号中HS信号、VS信号输出端之间串联有第四电阻R4。

其中，上述第一电阻R1、第二电阻R2、第三电阻R3，在实际中可以赋予相同的电阻值，较佳的电阻值为75Ω，第四电阻R4，较佳的电阻值为22Ω；且在实际中，每个电阻可以给予不同的编号，以方便测试。

主控模块14，通过IIC接口与第一模拟开关11的第一SCL引脚和第一SDA引脚相连，与第二模拟开关12的第二SCL引脚和第二SDA引脚相连，与第三模拟开关13的第三SCL引脚和第三SDA引脚相连，与CPLD10的第四SCL引脚和第四SDA引脚相连；其中，上述主控模块14作为IIC总线的主设备，上述第一模拟开关11、第二模拟开关12、第三模拟开关13和CPLD10作为IIC总线的从设备。

基于以上实施例，参阅图1所示，以采用三个模拟开关，和1个CPLD和一个主控模块为例，其中，模拟开关均为SGM6514，CPLD为EPM240，主控模块为IIC总线主设备的控制器，例如，可以为单片机或ARM或其它类型控制器，用于实现16进8出的VGA矩阵切换。

CPLD10，分别与VGA信号中HS信号、VS信号输入端和VGA信号中HS信号、VS信号输出端相连，并通过ICC接口的SCL、SDA线和主控模块14、第一模拟开关11(以下称为SGM6514_a)、第二模拟开关12(以下称为SGM6514_b)和第三模拟开关13(以下称为SGM6514_c)相连；SGM6514_a，分别与VGA信号中R信号输入端相连和VGA信号中R信号输出端相连，并和CPLD10、SGM6514_b和SGM6514_c相连；SGM6514_b，分别与VGA信号中G信号输入端相连和VGA信号中G信号输出端相连，并和CPLD10、SGM6514_a和SGM6514_c相连；SGM6514_c，分别与VGA信号中B信号输入端相连和VGA信号中B信号输出端相连，并和CPLD10、SGM6514_a和SGM6514_c相连；主控模块14，分别和CPLD10、SGM6514_a、SGM6514_b和SGM6514_c相连，且通过IIC接口来控制CPLD10、SGM6514_a、SGM6514_b和SGM6514_c切换VGA信号。

参阅图2所示，为CPLD10的电路图。

CPLD10内部的IIC读写接口，此处引用业内通用标准的CPLD写法，地址为与三个模拟开关的IIC地址区分开，不相同就可以，例如，为0x09。在CPLD10内部定义了8个寄存器，每一个寄存器对应一个输出端，用于为每一个输出端指定输入，例如，在CPLD地址0x09，偏移地址0xA1，定义第一个寄存器，用于为VGA1OUT指定输入，这里，寄存器数据位定义为5位，满足有16个输入的VGA矩阵切换，当然，该寄存器的数据位并不仅限于5位，只要能满足VGA矩阵的输入端的数量即可，具体定义为：0x01表示将VGA1IN的HS和VS赋给VGA1OUT；0x02表示将VGA2IN的HS和VS赋给VGA1OUT；0x03表示将VGA3IN的HS和VS赋给VGA1OUT；0x04表示将VGA4IN的HS和VS赋给VGA1OUT；0x05表示将VGA5IN的HS和VS赋给VGA1OUT；0x06表示将VGA6IN的HS和VS赋给VGA1OUT；0x07表示将VGA7IN的HS和VS赋给VGA1OUT；0x08表示将VGA8IN的HS和VS赋给VGA1OUT；0x09表示将VGA9IN的HS和VS赋给VGA1OUT；0x0A表示将VGA10IN的HS和VS赋给VGA1OUT；0x0B表示将VGA11IN的HS和VS赋给VGA1OUT；0x0C表示将VGA12IN的HS和VS赋给VGA1OUT；0x0D表示将VGA13IN的HS和VS赋给VGA1OUT；0x0E表示将VGA14IN的HS和VS赋给VGA1OUT；0x0F表示将VGA15IN的HS和VS赋给VGA1OUT；0x0G表示将VGA16IN的HS和VS赋给VGA1OUT；在CPLD地址0x09，偏移地址0XA2，定义第二个寄存器，用于为VGA2OUT指定输入；在CPLD地址0x09，偏移地址0XA3，定义第三个寄存器，用于为VGA3OUT指定输入；在CPLD地址0x09，偏移地址0XA4，定义第四个寄存器，用于为VGA4OUT指定输入；在CPLD地址0x09，偏移地址0XA5，定义第五个寄存器，用于为VGA5OUT指定输入；在CPLD地址0x09，偏移地址0XA6，定义第六个寄存器，用于为VGA6OUT指定输入；在CPLD地址0x09，偏移地址0XA7，定义第七个寄存器，用于为VGA7OUT指定输入；在CPLD地址0x09，偏移地址0XA8，定义第八个寄存器，用于为VGA8OUT指定输入；其中，在第二、三、四、五、六、七和八个寄存器中的具体定义可参考第一个寄存器中的定义，和在第一个寄存器中的定义一样。

这样只要主控模块14对CPLD10内部定义的8个寄存器进行赋值就能完成对应VGA信号中HS、VS信号的切换，其控制接口采用标准的IIC协议，这样实现了每个输出端口的独立配置且配置比较方便。

图2中，U29表示器件的位置；对每个引脚可以设定不同的编号，方便编程和测试，下面仅以设定的编号为例来介绍每个引脚。9、31、45、59、80、94、13、63引脚为电源供电引脚，连接外接电；10、32、46、60、79、93、11、65引脚接地；44引脚是复位引脚，与电阻R1435、电容C460串联，电容C460接地；22、23、24、25引脚为程序烧写引脚，用于烧写CPLD程序；12、14、62、64引脚为时钟引脚；2、3引脚为IIC接口引脚，分别连接SCL和SDA，且串联有电阻R509和R514，电阻为0Ω，其中串联的电阻并不具有实际的意义，509和514为编号，可以任意定义，为了在实际中方便测试；52、53、54引脚连接LED灯，当灯亮时，指示CPLD程序版本；其中连接SCL、SDA和LED灯的引脚不限于这几个位置，可以在程序中指定普通引脚来实现；图2中其它引脚都可以作为普通引脚，通过程序的读写来定义和VGA信号中HS、RS输入端相连、和VGA信号中HS、RS输出端相连的引脚；其中图2中仅显示了和VGA信号中HS输入端相连的13个第一类普通引脚、和VGA信号中VS输入端相连的13个第一类普通引脚、和VGA信号中HS输出端相连的8个第二类普通引脚、和VGA信号中VS输出端相连的8个第二类普通引脚，每个第二类普通引脚都串联一个电阻，赋值为22Ω，并给每个串联的电阻定义不同的编号，为了在实际中方便测试。

参阅图3所示，为SGM6514_a的原理图。

图3中U155表示器件的位置；IN1-IN16为第一类输入引脚，连接VGA信号中R信号输入端；OUT1-OUT8为第一类输出引脚，连接VGA信号中R信号输出端，且每个第一类输出引脚分别串联一个电阻，电阻值为75Ω；VCC0、VCC1引脚连接+3.3V的电源；GND0、GND1引脚接地；ADD1、ADD2引脚接地，表示指定的开关地址；SCL引脚串联一个电阻R536和IIC接口的SCL相连，电阻值为0Ω，不具有实际意义，为了方便测试；SDA引脚串联一个电阻R521和IIC接口的SDA相连，电阻值为0Ω，不具有实际意义，为了方便测试。

参阅图4所示，为SGM6514_b的原理图。

图4中U156表示器件的位置；IN1-IN16为第二类输入引脚，连接VGA信号中G信号输入端；OUT1-OUT8为第二类输出引脚，连接VGA信号中G信号输出端，且每个第二类输出引脚分别串联一个电阻，电阻值为75Ω；VCC0、VCC1引脚连接+3.3V的电源；GND0、GND1引脚接地；ADD1、ADD2引脚表示指定的开关地址，ADD1引脚串联电阻R952和+3.3V的电源相连，ADD2引脚接地；SCL引脚串联一个电阻R541和IIC接口的SCL相连，电阻值为0Ω，不具有实际意义，为了方便测试；SDA引脚串联一个电阻R544和IIC接口的SDA相连，电阻值为0Ω，不具有实际意义，为了方便测试。

参阅图5所示，为SGM6514_c的原理图。

图5中U157表示器件的位置；IN1-IN16为第三类输入引脚，连接VGA信号中B信号输入端；OUT1-OUT8为第三类输出引脚，连接VGA信号中B信号输出端，且第三类输出引脚分别串联一个电阻，电阻值为75Ω；VCC0、VCC1引脚连接+3.3V的电源；GND0、GND1引脚接地；ADD1、ADD2引脚表示指定的开关地址，ADD1引脚接地，ADD2引脚串联电阻R981和+3.3V的电源相连；SCL引脚串联一个电阻R545和IIC接口的SCL相连，电阻值为0Ω，不具有实际意义，为了方便测试；SDA引脚串联一个电阻R546和IIC接口的SDA相连，电阻值为0Ω，不具有实际意义，为了方便测试。

其中，在SGM6514_a、SGM6514_b和SGM6514_c内部分别提供了8个5bit位宽的寄存器，分别为0x01-0x08，每一个寄存器对应一个输出端，用于为每一个输出端指定输入，以在SGM6514_a内部定义8个寄存器为例，在SGM6514_a偏移地址0x01，定义第一个寄存器，用于为VGA1OUT指定输入，这里，数据位宽为5位，具体定义为：定义选择驱动VGA矩阵输入端进行输出的值：00000＝OFF，00001＝IN，100010＝IN2，…，01100＝IN12，…，01111＝IN15，10000＝IN16。也就是，在0x01地址中写入不同的值，就可以将对应的VGA矩阵输入端的信号切换到VGA1OUT；在SGM6514_a偏移地址0x02，定义第二个寄存器，用于为VGA2OUT指定输入；SGM6514_a偏移地址0x03，定义第三个寄存器，用于为VGA3OUT指定输入；SGM6514_a偏移地址0x04，定义第四个寄存器，用于为VGA4OUT指定输入；SGM6514_a偏移地址0x05，定义第五个寄存器，用于为VGA5OUT指定输入；SGM6514_a偏移地址0x06，定义第六个寄存器，用于为VGA6OUT指定输入；SGM6514_a偏移地址0x07，定义第七个寄存器，用于为VGA7OUT指定输入；SGM6514_a偏移地址0x08，定义第八个寄存器，用于为VGA8OUT指定输入；其中，在SGM6514_a中第二、三、四、五、六、七和八个寄存器中的具体定义可参考第一个寄存器中的定义，和在第一个寄存器中的定义一样。在SGM6514_b和SGM6514_c内部定义的8个寄存器也可以参考SGM6514_a中的定义，这里就不再一一赘述。

这样只要主控模块14对模拟开关内部定义的8个寄存器进行赋值就能完成对应VGA信号中R、G、B信号的切换，其控制接口采用标准的IIC协议。模拟开关SGM6514提供两位地址配置位通过ADD1和ADD2，其IIC地址可以通过上拉电阻或下拉电阻来进行配置，这里，将SGM6514_a的IIC地址配置为0X06，SGM6514_b的IIC地址配置为0X46，SGM6514_c的IIC地址配置为0X86。

进一步地，本实用新型实施中，可以通过多个模拟开关(如SGM6514)进行级联，实现更大规模的N*M的VGA矩阵切换。例如可以通过9片模拟开关(如SGM6514)级联+CPLD的方式，实现32路输入，8路输出的VGA矩阵；又例如，通过21片模拟开关(如SGM6514)级联+CPLD的方式，实现64路输入，8路输出的VGA矩阵。

参阅图6所示，基于以上实施例，一种VGA矩阵切换方法，包括：

步骤600：在接收到VGA信号后，分别关闭VGA信号中R信号的输出、关闭VGA信号中G信号的输出、以及关闭VGA信号中B信号的输出。

在执行步骤600时，以图1为例，具体包括：

首先，VGA信号输入端同时向CPLD、SGM6514_a、SGM6514_b和SGM6514_c发送VGA信号，CPLD通过程序中设定的与VGA信号输入端相连的引脚接收VGA信号中的HS、VS信号，SGM6514_a、SGM6514_b和SGM6514_c分别通过IN1-IN16引脚接收VGA信号中的R、G、B信号；

然后，主控模块14通过IIC接口分别在SGM6514_a、SGM6514_b和SGM6514_c中，根据模拟开关内部定义的寄存器，在寄存器地址中写入对应的值，关闭SGM6514_a的R信号的输出、SGM6514_b的G信号的输出和SGM6514_c的B信号的输出。

步骤610：对VGA信号中的HS信号和VS信号进行切换。

在执行步骤610时，主控模块14通过IIC接口，根据CPLD10内部定义的寄存器，在CPLD10中的寄存器地址中写入相应的值，使CPLD10对HS、VS信号进行切换，通过程序中设定的与VGA信号输出端相连的引脚将HS、VS信号输出。

步骤620：待切换完毕后，分别对VGA信号中的R信号、VGA信号中的G信号和VGA信号中的B信号进行切换。

待CPLD10完成HS、VS信号的切换后，执行步骤620，主控模块14通过IIC接口，根据模拟开关内部定义的寄存器，分别在SGM6514_a、SGM6514_b和SGM6514_c中，在寄存器地址中写入对应的值，使SGM6514_a通过OUT1-OUT8引脚输出R信号、SGM6514_b通过OUT1-OUT8引脚输出G信号及SGM6514_c通过OUT1-OUT8引脚输出B信号，完成VGA信号中R信号、G信号和B信号的切换。

执行步骤600、步骤610和步骤620，均在200ms内完成，因此不会出现切换时屏幕花屏、闪烁的问题。

基于以上实施例，当需要将VGA矩阵的VGA16IN切换到VGA矩阵的VGA1OUT时为例，对上述方法做进一步的说明，具体操作为；

首先，主控模块14，在SGM6514_a的IIC地址0X06，寄存器地址0x01(对应OUT1，下同)，写入值：0x0(表示off关闭，下同)，关闭OUT1的R输出。

然后，主控模块14，在SGM6514_b的IIC地址0x46，寄存器地址0x01，写入值：0x0，关闭OUT1的G输出。

然后，主控模块14，在SGM6514_c的IIC地址0x86，寄存器地址0x01，写入值：0x0，关闭OUT1的B输出。

然后，主控模块14，在CPLD10的设备地址0x09，寄存器地址0xA1(对应与VGA1OUT相连的引脚)，写入值：0x10(表示与VGA16IN相连的引脚的输入)，将VGA16IN输入的HS、VS信号切换到VGA1OUT。

然后，主控模块14，在SGM6514_a的IIC地址0X06，寄存器地址0x01，写入值：0x10(表示IN16的输入，下同)，将VGA16IN输入的R信号切换到VGA1OUT。

然后，主控模块14，在SGM6514_b的IIC地址0X46，寄存器地址0x01，写入值：0x10，将VGA16IN输入的G信号切换到VGA1OUT。

最后，主控模块14，在SGM6514_c的IIC地址0X86，寄存器地址0x01，写入值：0x10，将VGA16IN输入的B信号切换到VGA1OUT。

基于以上实施例，本实用新型实施例还支持将1路VGAIN的输入切换到八个VGAOUT的输出接口上，以将VGA矩阵的VGA1IN切换到VGA矩阵的VGA1OUT-VGA8OUT时为例，则具体操作为：

首先，主控模块14，在关SGM6514_a的IIC地址0X06，寄存器地址0x01～0x08(对应OUT1-OUT8，下同)，写入值：0x0(表示off关闭，下同)，关闭OUT1-OUT8的R输出。

然后，主控模块14，在SGM6514_b的IIC地址0x46，寄存器地址0x01～0x08，写入值：0x0，关闭OUT1-OUT8的G输出。

然后，主控模块14，在SGM6514_c的IIC地址0x86，寄存器地址0x01～0x08，写入值：0x0，关闭OUT1-OUT8的B输出。

然后，主控模块14，在CPLD10的设备地址0x09，寄存器地址0xA1～0xA8(对应与VGA1OUT-VGA8OUT相连的引脚)，写入值：0x10，将VGA16IN输入的HS、VS信号切换到VGA1OUT。

然后，主控模块14，在SGM6514_a的IIC地址0X06，寄存器地址0x01～0x08，写入值：0x10，将VGA1IN输入的R信号分别切换到VGA1OUT-VGA8OUT。

然后，主控模块14，在SGM6514_b的IIC地址0X46，寄存器地址0x01～0x08，写入值：0x10，将VGA1IN输入的G信号分别切换到VGA1OUT-VGA8OUT。

最后，主控模块14，在SGM6514_c的IIC地址0X86，寄存器地址0x01～0x08，写入值：0x10，将VGA1IN输入的B信号分别切换到VGA1OUT-VGA8OUT。

综上所述，本实用新型实施例中，采用至少三个模拟开关、一个CPLD和一个主控模块，其中三个模拟开关分别用于切换VGA信号中的R信号、G信号、B信号，CPLD用于切换VGA信号中的HS信号和VS信号，通过主控模块的控制，实现多个输入多个输出的VGA矩阵的切换，这样，VGA信号中的R信号、G信号、B信号、HS信号和VS信号都是独立切换，模数分开，避免了模拟信号间及模数信号间的相互干扰；主控模块控制CPLD和模拟开关进行VGA信号切换时，完成时间较短，可以视为是同步切换，不会出现屏幕花屏、闪烁的问题；并且，可以通过多个模拟开关进行级联的方式，实现更大规模的N*M的VGA矩阵切换。

本领域内的技术人员应明白，本实用新型的实施例可提供为方法、系统、或计算机程序产品。因此，本实用新型可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本实用新型可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本实用新型是参照根据本实用新型实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型实施例进行各种改动和变型而不脱离本实用新型实施例的精神和范围。这样，倘若本实用新型实施例的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (7)

1.一种VGA矩阵切换电路，其特征在于，包括至少三个模拟开关、一个复杂可编程逻辑器件CPLD和一个主控模块，其中，

第一模拟开关，分别与VGA信号中R信号输入端和VGA信号中R信号输出端相连，用于将VGA信号中R信号输入端传送的R信号切换至VGA信号中R信号输出端；

第二模拟开关，分别与VGA信号中G信号输入端和VGA信号中G信号输出端相连，用于将VGA信号中G信号输入端传送的G信号切换至VGA信号中G信号输出端；

第三模拟开关，分别与VGA信号中B信号输入端相连和VGA信号中B信号输出端相连，用于将VGA信号中B信号输入端传送的B信号切换至VGA信号中B信号输出端；

CPLD，分别与VGA信号中HS信号、VS信号输入端和VGA信号中HS信号、VS信号输出端相连，用于将VGA信号中HS信号、VS信号输入端传送的HS信号和VS信号切换至VGA信号中HS信号、VS信号输出端；

主控模块，分别与所述第一模拟开关、第二模拟开关、第三模拟开关和所述CPLD相连接，用于在接收到VGA信号后，关闭所述第一模拟开关、所述第二模拟开关和所述第三模拟开关，并控制所述CPLD进行VGA信号中HS信号、VS信号的切换，待切换完毕后，导通所述第一模拟开关进行VGA信号中R信号的切换，导通所述第二模拟开关进行VGA信号中G信号的切换，以及导通所述第三模拟开关进行VGA信号中B信号的切换。

2.如权利要求1所述的VGA矩阵切换电路，其特征在于，

所述第一模拟开关，通过第一类输入引脚分别与VGA信号中R信号输入端相连，通过第一类输出引脚分别与VGA信号中R信号输出端相连，其中，在每个第一类输出引脚和VGA信号中R信号输出端之间串联有第一电阻R1。

3.如权利要求1所述的VGA矩阵切换电路，其特征在于，

所述第二模拟开关，通过第二类输入引脚分别与VGA信号中G信号输入端相连，通过第二类输出引脚分别与VGA信号中G信号输出端相连，其中，在每个第二类输出引脚和VGA信号中G信号输出端之间串联有第二电阻R2。

4.如权利要求1所述的VGA矩阵切换电路，其特征在于，

所述第三模拟开关，通过第三类输入引脚分别与VGA信号中B信号输入端相连，通过第三类输出引脚分别与VGA信号中B信号输出端相连，其中，在每个第三类输出引脚和VGA信号中B信号输出端之间串联有第三电阻R3。

5.如权利要求1所述的VGA矩阵切换电路，其特征在于，

所述CPLD，通过第一类普通引脚和VGA信号中HS信号、VS信号输入端相连，通过第二类普通引脚与VGA信号中HS信号、VS信号输出端相连，其中，在每个第二类普通引脚和VGA信号中HS信号、VS信号输出端之间串联有第四电阻R4。

6.如权利要求1-5任一项所述的VGA矩阵切换电路，其特征在于，

所述主控模块，通过集成电路总线IIC接口与所述第一模拟开关的第一串行时钟SCL引脚和第一串行数据SDA引脚相连，与第二模拟开关的第二SCL引脚和第二SDA引脚相连，与第三模拟开关的第三SCL引脚和第三SDA引脚相连，与CPLD的第四SCL引脚和第四SDA引脚相连；其中，所述主控模块作为IIC总线的主设备，第一模拟开关、第二模拟开关、第三模拟开关和CPLD作为IIC总线的从设备。

7.如权利要求6所述的VGA矩阵切换电路，其特征在于，

所述第一模拟开关、所述第二模拟开关和所述第三模拟开关均为SGM6514；

所述CPLD为EPM240；

所述主控模块为IIC总线主设备的控制器。