CN103713230A - 线材测试系统及方法 - Google Patents

Abstract

本发明公开了一种线材测试系统及方法，所述系统包括微控制单元、至少一个检测存储单元、至少一个反馈存储单元和显示单元；每个检测存储单元的数据输入端口连接至微控制单元，每个检测存储单元的数据输出端口和对应的反馈存储单元的数据输入端口之间分别连接到待测试的线材的两端，显示单元连接至微控制单元；由于检测存储单元的数据输入端口并联，因此仅占用微控制单元的一个IO口，因此检测存储单元和反馈存储单元数量的扩充并不会增加微控制单元的IO口负担，通过大量扩展检测存储单元以实现一次性对多根线材进行测试，适合批量检测，且便于按需连接不同的接口，实现对相关线材或相当于导线直连的电路板的测试。

Description

线材测试系统及方法

技术领域

本发明涉及电气连接件，尤其涉及一种线材测试系统及方法。

背景技术

线材及直连设备在工厂生产后需要进行检测，包括电气性能检测、短路断路的检测等，比如电子类产品中使用IDE等各类排线的检测，PC前置USB及AUDIO的检测，网线、VGA连接线、DVI连接线等等。

现在市场上存在的线材短路、断路测试装置基本原理都是基于回路检测，以LED显示故障。由于现有的检测装置大多为纯硬件设计，可扩展性差，升级接口数量成本高，大多只针对于特定的线材，无法同时检测多种线材或根据客户需求快速更改。而且，LED显示结果，检测效率低，无法适应生产线上批量检测。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述无法同时检测多种线材、可拓展性差、不适应批量检测的缺陷，提供一种线材测试系统及方法。

本发明解决其技术问题所采用的技术方案是：构造一种线材测试系统，用于测试线材是否存在短路或断路的故障，包括微控制单元、至少一个具有数据输入端口和数据输出端口的检测存储单元、与检测存储单元对应的至少一个具有数据输入端口和数据输出端口的反馈存储单元、以及显示单元；

每个所述检测存储单元的数据输入端口并联后连接至所述微控制单元，每个所述反馈存储单元的数据输出端口并联后连接至微控制单元，每个所述检测存储单元的数据输出端口和对应的反馈存储单元的数据输入端口之间分别连接到待测试的线材的两端，所述显示单元连接至所述微控制单元；

所述微控制单元用于依次输出检测信号至每个所述检测存储单元，每个所述检测存储单元用于缓存并输出所述检测信号至与所述检测存储单元的数据输出端口连接的线材一端，每个所述反馈存储单元用于接收检测信号经过线材后形成的从线材的另一端输出到所述反馈存储单元的数据输出端口的反馈信号并依次输出所述反馈信号至所述微控制单元，所述微控制单元还用于将输入所述线材的检测信号与所述线材输出的反馈信号进行比较以判定线材是否存在短路或断路，所述显示单元用于在所述微控制单元的控制下显示测试结果。

本发明所述的线材测试系统，其中，所述微控制单元包括一微处理器，所述微处理器具有第一IO口和第二IO口，每个所述检测存储单元包括一第一锁存器，每个所述反馈存储单元包括一第二锁存器；

每个所述第一锁存器的数据输入端口并联后均连接至所述微处理器的第一IO口，每个所述第二锁存器的数据输出端口并联后均连接至所述微处理器的第二IO口。

本发明所述的线材测试系统，其中，所述微处理器的型号为STC90C51，所述第一锁存器和第二锁存器的型号均为74HC573，

所述第一IO口为所述微处理器的P0端口，所述第二IO口为所述微处理器的P1端口；

所述第一锁存器的数据输入端口的1D引脚至8D引脚分别一一对应连接至P0端口的P00引脚至P07引脚，且P00引脚至P07引脚分别一一通过上拉电阻连接至内部电源；所述第一锁存器的数据输出端口的1Q引脚至8Q引脚分别用于通过待测试的线材一一对应地连接至所述第二锁存器的数据输入端口的1D引脚至8D引脚；所述第二锁存器的数据输出端口的1Q引脚至8Q引脚分别一一对应连接至P1端口的P10引脚至P17引脚。

本发明所述的线材测试系统，其中，所述显示单元包括型号为LCD1602的液晶显示器，

所述液晶显示器的DB0数据引脚至DB7数据引脚分别一一对应地连接至微处理器的P2端口的P20引脚至P27引脚，所述液晶显示器的RS命令选择引脚、R/W读写选择引脚、EN使能引脚分别一一对应连接至微处理器的P4端口的P41引脚、P42引脚、P43引脚。

本发明所述的线材测试系统，其中，每个所述检测存储单元还包括与所述检测存储单元的数据输出端口连接的、用于插接线材一端的检测接口，每个所述反馈存储单元还包括与所述反馈存储单元的数据输入端口连接的、用于插接线材另一端的反馈接口。

本发明还公开了一种基于所述线材测试系统的线材测试方法，包括断路测试和短路测试，用于测试线材是否存在短路或断路的故障，所述方法包括以下基本步骤：

S1、微控制单元依次输出检测信号至至少一个检测存储单元；

S2、所述检测存储单元缓存并输出所述检测信号至对应的线材一端；检测信号经过线材后形成从线材的另一端输出到反馈存储单元的数据输出端口的反馈信号；

S3、至少一个反馈存储单元接收对应的所述反馈信号并依次输出所述反馈信号至所述微控制单元；

S4、微控制单元将输入所述线材的检测信号与所述线材输出的反馈信号进行比较以判定线材是否存在短路或断路；

S5、显示单元在所述微控制单元的控制下显示测试结果。

本发明所述的线材测试方法，其中，所述断路测试包括：针对待测试线材依序执行步骤S1至步骤S5。

本发明所述的线材测试方法，其中，执行所述短路测试时：

所述步骤S1中，输出的检测信号为低电平有效信号；

所述步骤S4中判定线材不存在断路的标准是：所述反馈信号为低电平有效信号。

本发明所述的线材测试方法，其中，所述短路测试包括：首先针对每根待测试线材分别进行一轮子测试，每轮子测试都依次执行步骤S1-S3，在最后一轮子测试完成后执行步骤S4和步骤S5。

本发明所述的线材测试方法，其中，执行所述短路测试时：

所述步骤S1中，输出的检测信号包括输出到当前待测试线材的高电平有效信号和输出到与当前待测试线材一侧或两侧相邻的其他待测试线材的低电平有效信号；

所述步骤S4中，判定线材不存在短路的标准是：所述当前待测试线材输出的反馈信号为高电平有效信号。

实施本发明的线材测试系统及方法，具有以下有益效果：本发明的线材测试系统及方法，在硬件上引入检测存储单元和反馈存储单元，检测存储单元可以将检测信号缓存，反馈存储单元可以将反馈信号缓存，由于所有的检测存储单元的数据输入端口并联后连接至微控制单元，所有的反馈存储单元的数据输出端口并联后连接至微控制单元，因此检测存储单元和反馈存储单元数量的扩充并不会增加微控制单元的IO口负担，适合大量扩展检测存储单元以实现一次性对多根线材进行测试，适合批量检测，且便于按需连接不同的接口，实现对相关线材或相当于导线直连的电路板的短路、断路检测；在软件上利用低电平有效信号检测断路高电平有效信号检测短路，软件设计简单，检测灵活高效。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明较佳实施例提供的线材测试系统的结构框图；

图2A是图1中微控制单元的电路图；

图2B是图1中检测存储单元的电路图；

图2C是图1中反馈存储单元的电路图；

图2D是图1中显示单元的电路图；

图3是本发明较佳实施例提供的线材测试方法的流程图。

具体实施方式

为了解决现有技术中无法同时检测多种线材、可拓展性差、不适应批量检测的缺陷，本发明提供一种线材测试系统及方法，在硬件上引入检测存储单元和反馈存储单元，检测存储单元可以将检测信号缓存，反馈存储单元可以将反馈信号缓存，由于所有的检测存储单元的数据输入端口并联后连接至微控制单元，所有的反馈存储单元的数据输出端口并联后连接至微控制单元，因此检测存储单元和反馈存储单元数量的扩充并不会增加微控制单元的IO口负担，适合大量扩展检测存储单元以实现一次性对多根线材进行测试，适合批量检测，且便于按需连接不同的接口，实现对相关线材或相当于导线直连的电路板的短路、断路检测；在软件上利用低电平有效信号检测断路高电平有效信号检测短路，软件设计简单，检测灵活高效。

为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。

线材测试系统，用于测试线材是否存在短路或断路的故障，参考图1是本发明线材测试系统的原理框图；

线材测试系统包括微控制单元1、具有数据输入端口和数据输出端口的至少一个检测存储单元2、与检测存储单元2对应的至少一个具有数据输入端口和数据输出端口的反馈存储单元3、以及显示单元4；

每个所述检测存储单元2的数据输入端口并联后连接至所述微控制单元1，每个所述反馈存储单元3的数据输出端口并联后连接至微控制单元1，每个所述检测存储单元2的数据输出端口和对应的反馈存储单元3的数据输入端口之间分别连接到待测试的线材的两端，所述显示单元4连接至所述微控制单元1；

由于所有的检测存储单元的数据输入端口并联后连接至微控制单元，所有的反馈存储单元的数据输出端口并联后连接至微控制单元，因此检测存储单元和反馈存储单元数量的扩充并不会增加微控制单元的IO口负担，适合大量扩展检测存储单元以实现一次性对多根线材进行测试，适合批量检测，且便于按需连接不同的接口，实现对相关线材或相当于导线直连的电路板的短路、断路检测。

所述微控制单元1用于依次输出检测信号至每个所述检测存储单元2，每个所述检测存储单元2用于缓存并输出所述检测信号至与所述检测存储单元2的数据输出端口连接的线材一端，每个所述反馈存储单元3用于接收检测信号经过线材后形成的从线材的另一端输出到所述反馈存储单元3的数据输出端口的反馈信号并依次输出所述反馈信号至所述微控制单元1，所述微控制单元1还用于将输入所述线材的检测信号与所述线材输出的反馈信号进行比较以判定线材是否存在短路或断路，所述显示单元4用于在所述微控制单元1的控制下显示测试结果。

参考图2A是本发明线材测试系统的较佳实施例的电路原理图,图2B是图1中检测存储单元的电路图；图2C是图1中反馈存储单元的电路图。

所述微控制单元1包括一微处理器U2，所述微处理器U2具有第一IO口和第二IO口；每个所述检测存储单元2包括一第一锁存器，每个所述反馈存储单元3包括一第二锁存器，

每个所述第一锁存器的数据输入端口并联后均连接至所述微处理器U2的第一IO口，每个所述第二锁存器的数据输出端口并联后均连接至所述微处理器U2的第二IO口。当然，也可以将第一锁存器的数据输入端口并联后与第二锁存器的数据输出端口并联后同时连接至微处理器U2的同一个IO口，这样更加节省了微处理器U2的IO口占用量。

具体的，所述微处理器U2的型号为STC90C51，所述第一锁存器和第二锁存器的型号均为74HC573，

所述第一IO口为P0端口，P0端口包括P00引脚至P07引脚，所述第二IO口为P1端口；P1端口包括P10引脚至P17引脚。

所述第一锁存器的数据输入端口的1D引脚至8D引脚分别一一对应连接至P0端口的P00引脚至P07引脚，且P00引脚至P07引脚分别一一通过上拉电阻R9、R18-R24连接至内部电源VCC；所述第一锁存器的数据输出端口的1Q引脚至8Q引脚分别用于通过待测试的线材一一对应地连接至所述第二锁存器的数据输入端口的1D引脚至8D引脚；所述第二锁存器的数据输出端口的1Q引脚至8Q引脚分别通过一根线材一一对应连接至P1端口的P10引脚至P17引脚。

值得注意的是，利用锁存器在微处理器U2的P0和P1端口进行扩充时，必须考虑微处理器U2与锁存器的控制端连接的相应扩充。例如本实施例中包括两个第一锁存器U3和U4，两个第二锁存器U5和U6，两个第一锁存器U3及U4和两个第二锁存器U5及U6的OE引脚分别连接至微处理器U2的P3端口的P32引脚至P35引脚，U3、U4、U5和U6的LE引脚分别连接至微处理器U2的P3端口的P36引脚、P37引脚以及P4端口的P40引脚、P41引脚，如果P0端口连接的第一锁存器数量再扩增，则相应的需要在P3端口利用锁存器进行相应的扩充以实现微处理器U2对第一锁存器和第二锁存器的控制。

由于数据输入端口、数据输出端口和IO口都是包括多个引脚的，因此上述的检测存储单元2的数据输入端口并联后连接至所述微控制单元1的第一IO口，在此是指每个数据输出端口的各个引脚对应并联后连接至第一IO口的对应引脚，例如上述的每个第一锁存器的数据输出端口的1D引脚均连接至P0端口的P00引脚，每个第一锁存器的数据输出端口的2D引脚均连接至P0端口的P01引脚，依次类推。

测试时，P0端口依次输出检测信号到每个第一锁存器，而对应的第二锁存器的也是依次输出反馈信号至P0端口，如此实现通过一个微处理器U2的一个端口，发送检测信号至多个线材，进而实现线材测试中线材的接口大规模拓展和批量测试。

其中，执行断路测试时，考虑到如果线材断路，则微处理器检测到的反馈信号实则为IO口默认电平，微处理器的P0端口的P00引脚至P07引脚都分别通过上拉电阻R9、R18-R24连接至内部电源VCC，即P0端口的所有引脚默认电平为高电平有效信号，因此检测信号为低电平有效信号，以避免IO口默认电平对造成的“非断路”假象。判定线材不存在断路的标准是：所述反馈信号与对应的所述检测信号完全相同，即反馈信号为低电平有效信号。

如果断路测试合格才进行短路测试，执行所述短路测试时：针对排线等中的每根线材分别进行一轮测试，每轮测试中检测信号包括输出到当前待测试线材的高电平有效信号和输出到所述排线中位于当前待测试线材一侧或两侧的线材的低电平有效信号；因为排线中的线材短路一般是邻近的线材之间互相断路，所以每轮检测时，必须针对两根或者三根线材进行。如果当前待测试线材与其一侧或两侧的线材短接了，那么当前待测试线材的高电平有效信号将会被拉低到低电平有效信号，因此输出的反馈信号必定为低电平有效信号，因此，判定线材不存在短路的标准是：所述当前待测试线材对应的反馈信号为高电平有效信号。

为了便于同时测试各种类型的线材，每个所述检测存储单元2还包括与所述检测存储单元2的数据输出端口连接的、用于插接线材一端的检测接口，每个所述反馈存储单元3还包括与所述反馈存储单元3的数据输入端口连接的、用于插接线材另一端的反馈接口，检测接口和反馈接口可以包含各种线材的接口。

结合图2A，参考图2B中，所述检测接口包括型号为PCIE_X1的接口J3，接口J3可以同时连接两根线材，当然接口单元还可以是USB接口，例如参考图2C中，示出的反馈接口包括接口CN2和CN3，接口CN2和CN3均为USB3.0接口，接口CN2和CN3分别连接一根线材。

因此上述的第一锁存器的数据输出端口的1Q引脚至8Q引脚分别用于通过待测试的线材一一对应地连接至所述第二锁存器的数据输入端口的1D引脚至8D引脚实则为：第一锁存器的数据输出端口的1Q引脚至8Q引脚分别连接至接口J3的相应引脚，第二锁存器的数据输入端口的1D引脚至8D引脚分别连接至接口CN2和CN3的相应引脚：例如，第一个第一锁存器U3的1Q引脚通过电阻R26连接至接口J3的UVBUS11引脚和UVBUS12引脚，U3的2Q引脚通过电阻R26连接至接口J3的D1-引脚，U3的3Q引脚通过电阻R26连接至接口J3的D1+引脚等等，具体参照图2A-2C所示。

其中，UVBUS11引脚和UVBUS12引脚本为接口J3的电源引脚，其在J3内部是连接在一起的，以作为备用，由于此时接口J3仅作为转发数据之用，因此UVBUS11引脚和UVBUS12引脚实际上可以只选其中一个引脚连接即可，此为公知技术，此处不再赘述。类似的还有与U3的8Q引脚连接的接口J3的GND11-GND17，与U4的8Q引脚连接的接口J3的GND21-GND27，与U4的1Q引脚连接的接口J3的UVBUS21引脚和UVBUS22引脚，与第一个第二锁存器U5的3D引脚连接的接口CN3的4号引脚和7号引脚，与第二个第二锁存器U6的3D引脚连接的接口CN4的4号引脚和7号引脚。

本实施例中，第一锁存器U3和U4可以同时连接6根线材，两个第一锁存器则同时连接12根线材，断路测试时，微处理器U2的P0端口的P00引脚至P07引脚均输出低电平有效信号，该低电平有效信号缓存在第一个第一锁存器U3内，然后再发送检测信号到第二个第一锁存器U4内，如此实现微处理器U2的一个IO口输出检测信号到多个检测存储单元2，在工厂测试时，可以按需拓展与线材连接的接口J3，即按需拓展检测存储单元2。实现线材的批量测试，且根据线材的种类不同，可以更改与其对应的接口J3的类型，即可以达到同时检测多种线材的效果。

参考图2D是图1中显示单元的电路图；结合图2A，其中，所述显示单元4包括型号为LCD1602液晶显示器U7。所述液晶显示器U7的DB0数据引脚至DB7数据引脚分别一一对应地连接至微处理器U2的P2端口的P20引脚至P27引脚，所述液晶显示器U7的RS命令选择引脚、R/W读写选择引脚、EN使能引脚分别一一对应连接至微处理器U2的P4端口的P41引脚、P42引脚、P43引脚。由于测试的线材数量庞大，因此现有技术中的LED显示明显不能满足需求，为此本发明将最后的测试结果通过LCD屏进行文字显示，这也就迎合了批量测试的效果。

基于上述线材测试系统，本发明还公开了一种线材测试方法，包括断路测试和短路测试，用于测试线材是否存在短路或断路的故障，参考图3是本发明线材测试方法的基本步骤流程图，所述方法包括以下基本步骤：

S1、微控制单元1的第一IO口依次输出检测信号至至少一个检测存储单元2；

S2、所述检测存储单元2缓存并输出所述检测信号至对应的线材一端；检测信号经过线材后形成从线材的另一端输出到反馈存储单元3的数据输出端口的反馈信号；

S3、至少一个反馈存储单元3接收对应的所述反馈信号并依次输出所述反馈信号至所述微控制单元1；

S4、微控制单元1将输入所述线材的检测信号与所述线材输出的反馈信号进行比较以判定线材是否存在短路或断路；

如果，判定线材不存在断路，则认为断路测试合格；如果判定线材不存在短路，则认为短路测试合格；

S5、显示单元4在所述微控制单元1的控制下显示测试结果，优选为通过LCD显示屏显示。利用LCD显示屏显示可以将结果一目了然的显示，也就迎合了扩展接口后实现批量测试的目的。

其中，断路测试包括：针对待测试线材依序执行步骤S1至步骤S5；

其中，短路测试包括：所述短路测试包括：首先针对每根待测试线材分别进行一轮子测试，每轮子测试都依次执行步骤S1-S3，在最后一轮子测试完成后执行步骤S4和步骤S5。

对于单根线材仅用执行断路测试，对于IDE等各类排线、USB、网线等既要执行断路测试，又要执行所述短路测试，且必须先执行所述断路测试，如果断路测试合格，再执行所述短路测试。

进行断路测试时，所述步骤S1中输出的检测信号为低电平有效信号。检测信号的选择与微控制单元1中采用的微处理器的IO口默认电平有关，一般将微处理器的IO口设置上拉电阻，即微处理器的IO口默认电平为高电平有效信号。如果线材断路，则微处理器检测到的反馈信号实则为IO口默认电平，因此，为了避免IO口默认电平对造成的“非断路”假象，必须将检测信号设定为低电平有效信号。此时，执行所述断路测试时：所述步骤S4中判定线材不存在断路的标准是：反馈信号与检测信号完全相同，即所述反馈信号为低电平有效信号。

执行所述短路测试时：针对排线等中的每根线材分别进行一轮测试，每轮测试都依次执行步骤S1-S3，最后一轮测试后执行步骤S4和S5；

此时，所述步骤S1中，输出的检测信号包括输出到当前待测试线材的高电平有效信号和输出到所述排线中与当前待测试线材一侧或两侧相邻的其他待测试线材的低电平有效信号；因为排线中的线材短路一般是邻近的线材之间互相短路，所以每轮检测时，必须同时针对两根或者三根相邻的线材进行。

且所述步骤S4中，判定线材不存在短路的标准是：所述当前待测试线材对应的反馈信号为高电平有效信号。由于当前待测试线材的检测信号为高电平有效信号，位于当前待测试线材一侧或两侧的线材的检测信号为低电平有效信号，如果当前待测试线材与其一侧或两侧的线材短接了，那么当前待测试线材的高电平有效信号将会被拉低到低电平有效信号，因此输出的反馈信号必定为低电平有效信号，因此当前待测试线材对应的反馈信号为高电平有效信号时表明未被短路，鉴于上述的微处理器的IO口默认电平为高电平有效信号，所以才必须如上述方法所述优先执行断路测试。

虽然也可以将当前待测试的线材的检测信号设为低电平有效信号，其一侧或两侧的线材的检测信号为高电平有效信号，那么不存在短路的标准应该是：其一侧或两侧的线材的反馈信号没有改变为低电平有效信号，但是此种情况下需要比较两侧的线材的反馈信号，即涉及到两根线材的数据，增加了数据的分析工作量，而设置当前待测试线材的检测信号为高电平有效信号，仅需分析当前待测试线材的反馈信号即可，简单有效。

综上所述，本发明的线材测试系统及方法，在硬件上引入检测存储单元和反馈存储单元，检测存储单元可以将检测信号缓存，反馈存储单元可以将反馈信号缓存，由于所有的检测存储单元的数据输入端口并联后连接至微控制单元，所有的反馈存储单元的数据输出端口并联后连接至微控制单元，因此检测存储单元和反馈存储单元数量的扩充并不会增加微控制单元的IO口负担，适合大量扩展检测存储单元以实现一次性对多根线材进行测试，适合批量检测，且便于按需连接不同的接口，实现对相关线材或相当于导线直连的电路板的短路、断路检测；在软件上利用低电平有效信号检测断路高电平有效信号检测短路，软件设计简单，检测灵活高效。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种线材测试系统，用于测试线材是否存在短路或断路的故障，其特征在于，包括微控制单元（1）、至少一个具有数据输入端口和数据输出端口的检测存储单元（2）、与检测存储单元（2）对应的至少一个具有数据输入端口和数据输出端口的反馈存储单元（3）、以及显示单元（4）；

每个所述检测存储单元（2）的数据输入端口并联后连接至所述微控制单元（1），每个所述反馈存储单元（3）的数据输出端口并联后连接至微控制单元（1），每个所述检测存储单元（2）的数据输出端口和对应的反馈存储单元（3）的数据输入端口之间分别连接到待测试的线材的两端，所述显示单元（4）连接至所述微控制单元（1）；

所述微控制单元（1）用于依次输出检测信号至每个所述检测存储单元（2），每个所述检测存储单元（2）用于缓存并输出所述检测信号至与所述检测存储单元（2）的数据输出端口连接的线材一端，每个所述反馈存储单元（3）用于接收检测信号经过线材后形成的从线材的另一端输出到所述反馈存储单元（3）的数据输出端口的反馈信号并依次输出所述反馈信号至所述微控制单元（1），所述微控制单元（1）还用于将输入所述线材的检测信号与所述线材输出的反馈信号进行比较以判定线材是否存在短路或断路，所述显示单元（4）用于在所述微控制单元（1）的控制下显示测试结果。

2.根据权利要求1所述的线材测试系统，其特征在于，所述微控制单元（1）包括一微处理器（U2），所述微处理器（U2）具有第一IO口和第二IO口，每个所述检测存储单元（2）包括一第一锁存器，每个所述反馈存储单元（3）包括一第二锁存器；

每个所述第一锁存器的数据输入端口并联后均连接至所述微处理器（U2）的第一IO口，每个所述第二锁存器的数据输出端口并联后均连接至所述微处理器（U2）的第二IO口。

3.根据权利要求2所述的线材测试系统，其特征在于，所述微处理器（U2）的型号为STC90C51，所述第一锁存器和第二锁存器的型号均为74HC573，

所述第一IO口为所述微处理器（U2）的P0端口，所述第二IO口为所述微处理器（U2）的P1端口；

所述第一锁存器的数据输入端口的1D引脚至8D引脚分别一一对应连接至P0端口的P00引脚至P07引脚，且P00引脚至P07引脚分别一一通过上拉电阻连接至内部电源（VCC）；所述第一锁存器的数据输出端口的1Q引脚至8Q引脚分别用于通过待测试的线材一一对应地连接至所述第二锁存器的数据输入端口的1D引脚至8D引脚；所述第二锁存器的数据输出端口的1Q引脚至8Q引脚分别一一对应连接至P1端口的P10引脚至P17引脚。

4.根据权利要求3所述的线材测试系统，其特征在于，所述显示单元（4）包括型号为LCD1602的液晶显示器（U7），

所述液晶显示器（U7）的DB0数据引脚至DB7数据引脚分别一一对应地连接至微处理器（U2）的P2端口的P20引脚至P27引脚，所述液晶显示器（U7）的RS命令选择引脚、R/W读写选择引脚、EN使能引脚分别一一对应连接至微处理器（U2）的P4端口的P41引脚、P42引脚、P43引脚。

5.根据权利要求1所述的线材测试系统，其特征在于，每个所述检测存储单元（2）还包括与所述检测存储单元（2）的数据输出端口连接的、用于插接线材一端的检测接口，每个所述反馈存储单元（3）还包括与所述反馈存储单元（3）的数据输入端口连接的、用于插接线材另一端的反馈接口。

6.一种基于权利要求1-5任一项所述线材测试系统的线材测试方法，包括断路测试和短路测试，用于测试线材是否存在短路或断路的故障，其特征在于，所述方法包括以下基本步骤：

S1、微控制单元（1）依次输出检测信号至至少一个检测存储单元（2）；

S2、所述检测存储单元（2）缓存并输出所述检测信号至对应的线材一端；检测信号经过线材后形成从线材的另一端输出到反馈存储单元（3）的数据输出端口的反馈信号；

S3、至少一个反馈存储单元（3）接收对应的所述反馈信号并依次输出所述反馈信号至所述微控制单元（1）；

S4、微控制单元（1）将输入所述线材的检测信号与所述线材输出的反馈信号进行比较以判定线材是否存在短路或断路；

S5、显示单元（4）在所述微控制单元（1）的控制下显示测试结果。

7.根据权利要求6所述的线材测试方法，其特征在于，

所述断路测试包括：针对待测试线材依序执行步骤S1至步骤S5。

8.根据权利要求7所述的线材测试方法，其特征在于，执行所述短路测试时：

所述步骤S1中，输出的检测信号为低电平有效信号；

所述步骤S4中判定线材不存在断路的标准是：所述反馈信号为低电平有效信号。

9.根据权利要求6所述的线材测试方法，其特征在于，

所述短路测试包括：首先针对每根待测试线材分别进行一轮子测试，每轮子测试都依次执行步骤S1-S3，在最后一轮子测试完成后执行步骤S4和步骤S5。

10.根据权利要求9所述的线材测试方法，其特征在于，执行所述短路测试时：

所述步骤S1中，输出的检测信号包括输出到当前待测试线材的高电平有效信号和输出到与当前待测试线材一侧或两侧相邻的其他待测试线材的低电平有效信号；

所述步骤S4中，判定线材不存在短路的标准是：所述当前待测试线材输出的反馈信号为高电平有效信号。

Images