CN112583409B - 一种应用于逐次逼近型模数转换器及其三电平开关方法 - Google Patents

一种应用于逐次逼近型模数转换器及其三电平开关方法 Download PDF

Info

Publication number
CN112583409B
CN112583409B CN202011578188.XA CN202011578188A CN112583409B CN 112583409 B CN112583409 B CN 112583409B CN 202011578188 A CN202011578188 A CN 202011578188A CN 112583409 B CN112583409 B CN 112583409B
Authority
CN
China
Prior art keywords
dac
capacitor
reference voltage
ref
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011578188.XA
Other languages
English (en)
Other versions
CN112583409A (zh
Inventor
吴建辉
黄毅
黄琳琳
周畅
罗斯婕
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202011578188.XA priority Critical patent/CN112583409B/zh
Publication of CN112583409A publication Critical patent/CN112583409A/zh
Application granted granted Critical
Publication of CN112583409B publication Critical patent/CN112583409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种应用于逐次逼近型模数转换器及其三电平开关方法，方法包括对于输入信号VIP和VIN，经N次比较后，得到N位数字码，分为采样和转换两个阶段，在采样阶段，输入信号VIP和VIN通过采样开关分别连接到上下电容阵列的顶极板，各电容的底极板连接到对应电压；在转换阶段，比较器对上下电容阵列顶极板电压进行MSB位至LSB位的比较，得出对应数字码，根据数字码控制电容阵列中电容底极板的连接关系；经N次比较得到N位数字码。本发明首次切换在电容顶极板产生±Vref的电压变化，从而将电容阵列参考电压Vref降低为一般方法的一半。对比传统开关算法，本发明降低99.79％的DAC功耗，节省75％的电容面积，共模电平偏移仅为0.5LSB，实现了能效、面积和共模电平的折中。

Description

一种应用于逐次逼近型模数转换器及其三电平开关方法
技术领域
本发明涉及一种应用于逐次逼近型模数转换器及其三电平开关方法，属于SARADC的电容型DAC技术领域。
背景技术
在物联网和可穿戴设备等领域需要可长期工作的传感器，而传感器接口对ADC的使用极其频繁。由于对使用寿命的要求，ADC需要做到低功耗。逐次逼近型模数转换器(SARADC)由于高度数字化和高能效在低压下受到广泛应用。一般使用的SARADC结构包括采样开关、CDAC、比较器、SAR逻辑和输出电路，而在低速下，CDAC消耗的开关功耗占据了整体功耗的很大比例。
在已有的研究中，提出了多种开关算法来减小电容DAC的开关功耗。但是，它们在降低开关功耗的同时引入了复位功耗、共模电平漂移[1]以及多个比较器[2]，最终，要么DAC功耗的降低并不理想，要么对其他模块，如比较器的设计指标提出了更高的要求。
[1]Zhangming Zhu et al.:‘A 0.6-V 38-nW 9.4-ENOB 20-kS/s SAR ADC in0.18-CMOS for Medical Implant Devices’,IEEE Transactions on Circuits andSystems-I.,2015,62,(9),pp.2167-2176
[2]S.-E.Hsieh and C.-C.Hsieh.:‘A0.44-fJ/conversion-step 11-bit 600-kS/s SARADC with semi-resting DAC’,IEEE Journal ofSolid-State Circuits.,2018,53,(9),pp.2595–2603
发明内容
技术问题：本发明所要解决的技术问题在于提供一种应用于逐次逼近型模数转换器的三电平开关方法，针对SARADC的设计，如何对三电平开关算法的能量效率(包括复位功耗)、电容面积和共模电平偏移进行更好的折中，不同于大多数已发表的开关方法，本发明第一次切换可以在电容顶极板产生±Vref的电压变化，因此，在相同量程条件下，电容阵列的参考电压Vref仅为其他开关算法的一半，利用复位开关和浮置电容技术使得复位功耗为零，减小了DAC的功耗；仅在最后一位的判决上采用单端切换的开关算法，节省了电容面积，降低了共模电平漂移。
技术方案：本发明具体采用以下技术方案解决上述技术问题：
本发明的一种应用于逐次逼近型模数转换器及其三电平开关方法，包括采样开关、复位开关、电容阵列、比较器和数字控制逻辑电路，其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；在上下两个电容阵列的顶极板，采样时连接到不同参考电压的电容之间存在一个复位开关，此复位开关仅在复位时断开；比较器的差分输出端通过数字控制逻辑电路后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板浮置或者连接到对应的参考电压上。
所述上下电容阵列分别包括两个子电容阵列，其中，上电容阵列的两个子电容阵列分别命名为DACP1和DACP2；下电容阵列的两个子电容阵列分别命名为DACN1和DACN2；模数转换器位数N＝10。
所述子电容阵列DACN2，每一个子电容阵列由一个最高位电容CN-4以及N-6个高位电容、次低位电容C1、最低位电容C0以及虚拟电容Cd组成，各电容大小为：Ci＝2iC，其中0≤i≤N-4，虚拟电容Cd＝C，其中N表示模数转换器位数，C为单位电容大小；如摘要附图中分裂示例，电容阵列中大于2C的电容均以2C为单位进行二进制加权的分裂。
本发明应用于逐次逼近型模数转换器的三电平开关方法具体包括以下采样和转换两个阶段：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，此时，复位开关断开，然后上电容阵列的子电容阵列DACP1的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACP2的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACN1的所有电容底极板连接到gnd，而下电容阵列的子电容阵列DACN2的所有电容底极板连接到Vref参考电压；完成上述连接之后，复位开关闭合，复位开关的断开与闭合是为了实现零复位功耗；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出数字码DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1DN-2控制上下电容阵列中电容底极板的连接关系；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中1≤K≤N-4，根据数字码DN-1DN-2DN-3......DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D1；
步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，比较器通过比较此时的上下电容阵列顶极板电压，得出数字码D0。
其中，
所述步骤B1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，DACP2和DACN2的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP2和DACN2进行其他操作，DACP1和DACN1的除dummy电容外的所有电容底极板由Vref和gnd变为浮置状态，DACP1的dummy电容由Vref连接到Vcm参考电压，DACN1的dummy电容由gnd连接到Vcm参考电压。这样整个DAC的差分电压将减少Vref；
情况二：若DN-1＝0，DACP1和DACN1的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP1和DACN1进行其他操作，DACP2和DACN2的除dummy电容外的所有电容底极板由Vref和gnd变为浮置状态，DACP2的dummy电容由gnd连接到Vcm参考电压，DACN2的dummy电容由Vref连接到Vcm参考电压。这样整个DAC的差分电压将增加Vref。
所述步骤B2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2＝11，DACP1的最低位电容由浮置连接到gnd，而DACN1的最低位电容由浮置连接到Vref参考电压。这样整个DAC的差分电压将减少0.5Vref；
情况二：若DN-1DN-2＝10，DACP1的最低位电容由浮置连接到Vref参考电压，而DACN1的最低位电容由浮置连接到gnd。这样整个DAC的差分电压将增加0.5Vref；
情况三：若DN-1DN-2＝01，DACP2的最低位电容由浮置连接到gnd，而DACN2的最低位电容由浮置连接到Vref参考电压。这样整个DAC的差分电压将减少0.5Vref；
情况四：若DN-1DN-2＝00，DACP2的最低位电容由浮置连接到Vref参考电压，而DACN2的最低位电容由浮置连接到gnd。这样整个DAC的差分电压将增加0.5Vref。
所述步骤B3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2DN-3＝111，DACP1的次低位电容连接到gnd，DACN1的次低位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况二：若DN-1DN-2DN-3＝110，DACP1的次低位电容连接到Vcm参考电压，DACN1的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将增加0.25Vref；
情况三：若DN-1DN-2DN-3＝101，DACP1的次低位电容连接到Vcm参考电压，DACN1的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况四：若DN-1DN-2DN-3＝100，DACP1的次低位电容连接到Vref参考电压，DACN1的次低位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
情况五：若DN-1DN-2DN-3＝011，DACP2的次低位电容连接到gnd，DACN2的次低位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况六：若DN-1DN-2DN-3＝010，DACP2的次低位电容连接到Vcm参考电压，DACN2的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将增加0.25Vref；
情况七：若DN-1DN-2DN-3＝001，DACP2的次低位电容连接到Vcm参考电压，DACN2的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况八：若DN-1DN-2DN-3＝000，DACP2的次低位电容连接到Vref参考电压，DACN2的次低位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref。
所述步骤B4，根据数字码DN-1DN-2DN-3......DK控制上下电容阵列中电容底极板的连接关系，具体为：
首先，电容CN-K-2以2C为单位电容，按二进制权重分成N-K-2位(其中包括一个dummy电容2C)，并且电容CN-K-2中的dummy电容2C的底极板受DK控制，电容CN-K-2中除dummy电容2C外的所有电容的底极板从最高位到最低位依次受DN-3......DK+1控制。
情况一：若DN-1DN-2Dk＝111，DACP1的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况二：若DN-1DN-2Dk＝110，DACP1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况三：若DN-1DN-2Dk＝101，DACP1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况四：若DN-1DN-2Dk＝100，DACP1的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况五：若DN-1DN-2Dk＝011，DACP2的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况六：若DN-1DN-2Dk＝010，DACP2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况七：若DN-1DN-2Dk＝001，DACP2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况八：若DN-1DN-2Dk＝000，DACP2的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref。
所述步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1D1＝11，DACN1的dummy电容由Vcm参考电压连接到Vref参考电压，这样整个DAC的差分电压将减少2(2-N)Vref；
情况二：若DN-1D1＝10，DACN1的dummy电容由Vcm参考电压连接到gnd，这样整个DAC的差分电压将增加2(2-N)Vref；
情况三：若DN-1D1＝01，DACP2的dummy电容由Vcm参考电压连接到gnd，这样整个DAC的差分电压将减小2(2-N)Vref；
情况四：若DN-1D1＝00，DACP2的dummy电容由Vcm参考电压连接到Vref参考电压，这样整个DAC的差分电压将增加2(2-N)Vref。
有益效果：本发明采用上述技术方案，能产生如下技术效果：
1.本发明提出的适用于SAR ADC的三电平开关方法第一次切换可以在电容顶极板产生±Vref的电压变化，因此，在相同量程条件下，电容阵列的参考电压Vref仅为其他开关算法的一半，大幅降低开关功耗，同时，利用复位开关和浮置电容技术使得复位功耗为零。与传统的开关算法相比，本发明不但能够降低99.79％的电容DAC的功耗，节省75％的电容面积，而且共模电平的偏移仅为0.5LSB，实现了能量效率、面积节省和共模电平偏移之间的良好折中。
附图说明
图1为本发明方法实现10位分辨率采用的SARADC的结构示意图。
图2和图3为本发明方法应用于6位SARADC的开关切换示意图。
图4为本发明方法应用于10位SARADC的开关切换能耗随ADC输出码变化的MATLAB仿真结果图(为了方便比较，图中的V为包括Vcm-based开关算法在内的大多数开关算法的CDAC参考电压)。
图中有：采样开关1、复位开关2、电容阵列3、比较器4、数字控制逻辑电路5，其中电容阵列3包括完全相同的上电容阵列3-1、下电容阵列3-2。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
本发明设计了一种应用于逐次逼近型模数转换器及其三电平开关方法，该方法基于的10位SARADC的结构如图1所示，包括采样开关、复位开关、电容阵列、比较器和数字控制逻辑。其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连，在两个电容阵列的顶极板，采样时连接到不同参考电压的电容之间存在一个复位开关，此开关仅在复位时断开；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板浮置或者连接到对应的参考电压上；
所述上下电容阵列均包括两个子电容阵列。其中，上电容阵列的两个子电容阵列分别命名为DACP1和DACP2；下电容阵列的两个子电容阵列分别命名为DACN1和DACN2。每一个子电容阵列由一个最高位电容CN-4以及N-6个高位电容、次低位电容C1、最低位电容C0以及dummy电容Cd组成，各电容大小为：Ci＝2iC，其中0≤i≤N-4,虚拟电容Cd＝C，其中N表示模数转换器的位数，C为单位电容大小；最高位电容CN-4以及N-6个高位电容均以单位电容为2C进行二进制加权的分裂(包含一个dummy电容CD＝2C)，其中C＝C；
本方法包括对于输入信号VIP和VIN，经过模数转换器的N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板。此时，复位开关断开，然后上电容阵列的子电容阵列DACP1的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACP2的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACN1的所有电容底极板连接到gnd，而下电容阵列的子电容阵列DACN2的所有电容底极板连接到Vref参考电压；完成上述连接之后，复位开关闭合，复位开关的断开与闭合是为了实现零复位功耗；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出数字码DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，DACP2和DACN2的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP2和DACN2进行其他操作，DACP1和DACN1的除dummy电容外的所有电容底极板由Vref和gnd变为浮置状态，DACP1的dummy电容由Vref连接到Vcm参考电压，DACN1的dummy电容由gnd连接到Vcm参考电压。这样整个DAC的差分电压将减少Vref；
情况二：若DN-1＝0，DACP1和DACN1的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP1和DACN1进行其他操作，DACP2和DACN2的除dummy电容外的所有电容底极板由Vref和gnd变为浮置状态，DACP2的dummy电容由gnd连接到Vcm参考电压，DACN2的dummy电容由Vref连接到Vcm参考电压。这样整个DAC的差分电压将增加Vref；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1DN-2控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1DN-2＝11，DACP1的最低位电容由浮置连接到gnd，而DACN1的最低位电容由浮置连接到Vref参考电压。这样整个DAC的差分电压将减少0.5Vref；
情况二：若DN-1DN-2＝10，DACP1的最低位电容由浮置连接到Vref参考电压，而DACN1的最低位电容由浮置连接到gnd。这样整个DAC的差分电压将增加0.5Vref；
情况三：若DN-1DN-2＝01，DACP2的最低位电容由浮置连接到gnd，而DACN2的最低位电容由浮置连接到Vref参考电压。这样整个DAC的差分电压将减少0.5Vref；
情况四：若DN-1DN-2＝00，DACP2的最低位电容由浮置连接到Vref参考电压，而DACN2的最低位电容由浮置连接到gnd。这样整个DAC的差分电压将增加0.5Vref；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1DN-2DN-3＝111，DACP1的次低位电容连接到gnd，DACN1的次低位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况二：若DN-1DN-2DN-3＝110，DACP1的次低位电容连接到Vcm参考电压，DACN1的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将增加0.25Vref；
情况三：若DN-1DN-2DN-3＝101，DACP1的次低位电容连接到Vcm参考电压，DACN1的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况四：若DN-1DN-2DN-3＝100，DACP1的次低位电容连接到Vref参考电压，DACN1的次低位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
情况五：若DN-1DN-2DN-3＝011，DACP2的次低位电容连接到gnd，DACN2的次低位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况六：若DN-1DN-2DN-3＝010，DACP2的次低位电容连接到Vcm参考电压，DACN2的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将增加0.25Vref；
情况七：若DN-1DN-2DN-3＝001，DACP2的次低位电容连接到Vcm参考电压，DACN2的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况八：若DN-1DN-2DN-3＝000，DACP2的次低位电容连接到Vref参考电压，DACN2的次低位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中1≤K≤N-4，根据数字码DN-1DN-2DN-3......DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D1；
首先，电容CN-K-2以单位电容2C，按二进制权重分成N-K-2位(其中包括一个dummy电容2C)，并且电容CN-K-2中的dummy电容2C的底极板受DK控制，电容CN-K-2中除dummy电容2C外的所有电容的底极板从最高位到最低位依次受DN-3......DK+1控制。
情况一：若DN-1DN-2Dk＝111，DACP1的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况二：若DN-1DN-2Dk＝110，DACP1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况三：若DN-1DN-2Dk＝101，DACP1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况四：若DN-1DN-2Dk＝100，DACP1的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况五：若DN-1DN-2Dk＝011，DACP2的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况六：若DN-1DN-2Dk＝010，DACP2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况七：若DN-1DN-2Dk＝001，DACP2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况八：若DN-1DN-2Dk＝000，DACP2的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，比较器通过比较此时的上下电容阵列顶极板电压，得出数字码D0。
情况一：若DN-1D1＝11，DACN1的dummy电容由Vcm参考电压连接到Vref参考电压，这样整个DAC的差分电压将减少2(2-N)Vref；
情况二：若DN-1D1＝10，DACN1的dummy电容由Vcm参考电压连接到gnd，这样整个DAC的差分电压将增加2(2-N)Vref；
情况三：若DN-1D1＝01，DACP2的dummy电容由Vcm参考电压连接到gnd，这样整个DAC的差分电压将减小2(2-N)Vref；
情况四：若DN-1D1＝00，DACP2的dummy电容由Vcm参考电压连接到Vref参考电压，这样整个DAC的差分电压将增加2(2-N)Vref；
因此，本发明方法的比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使底极板浮置或者连接到对应的参考电压上。通过对其核心模块电容阵列的特殊构建并结合所提出的新的三电平开关算法，能够大大降低转换过程中的DAC部分的功耗，节省电容面积和减小共模电平漂移。
下面结合一个实例对本发明做具体的说明，由于DN-1＝1和DN-1＝0两种情况下，MSB到LSB位的量化拨电容的过程是完全对称的，为避免叙述累赘，假设DN-1＝1，图2和图3所示为本发明实施例的6bit SARADC的具体转换过程：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板。此时，复位开关断开，然后上电容阵列的子电容阵列DACP1的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACP2的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACN1的所有电容底极板连接到gnd，而下电容阵列的子电容阵列DACN2的所有电容底极板连接到Vref参考电压；完成上述连接之后，复位开关闭合，复位开关的断开与闭合是为了实现零复位功耗；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出数字码D5，根据数字码D5控制上下电容阵列中电容底极板的连接关系；
由于D5＝1，DACP2和DACN2的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP2和DACN2进行其他操作，DACP1和DACN1的除dummy电容外的所有电容底极板由Vref和gnd变为浮置状态，DACP1的dummy电容由Vref连接到Vcm参考电压，DACN1的dummy电容由gnd连接到Vcm参考电压。这样整个DAC的差分电压将减少Vref；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码D4，根据数字码D5D4控制上下电容阵列中电容底极板的连接关系；
情况一：若D5D4＝11，DACP1的最低位电容由浮置连接到gnd，而DACN1的最低位电容由浮置连接到Vref参考电压。这样整个DAC的差分电压将减少0.5Vref；
情况二：若D5D4＝10，DACP1的最低位电容由浮置连接到Vref参考电压，而DACN1的最低位电容由浮置连接到gnd。这样整个DAC的差分电压将增加0.5Vref；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码D3，根据数字码D5D4和D3控制上下电容阵列中电容底极板的连接关系；
情况一：若D5D4D3＝111，DACP1的次低位电容连接到gnd，DACN1的次低位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况二：若D5D4D3＝110，DACP1的次低位电容连接到Vcm参考电压，DACN1的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将增加0.25Vref；
情况三：若D5D4D3＝101，DACP1的次低位电容连接到Vcm参考电压，DACN1的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况四：若D5D4D3＝100，DACP1的次低位电容连接到Vref参考电压，DACN1的次低位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中1≤K≤2，根据数字码D5D4D3......DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D1；
首先，电容C4-K以2C为单位电容，按二进制权重分成4-K位(其中包括一个dummy电容2C)，并且电容C4-K中的dummy电容2C的底极板受DK控制，电容CN-K-2中除dummy电容2C外的所有电容的底极板从最高位到最低位依次受DN-3......DK+1控制。
情况一：若D5D4Dk＝111，DACP1的电容C4-K中的dummy电容2C底极板接gnd，电容C4-K中除dummy电容2C外的所有电容从最高位到最低位依次受D3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN1的电容C4-K中的dummy电容2C底极板接Vref参考电压，电容C4-K中除dummy电容2C外的所有电容从最高位到最低位依次受D3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将减小2(K-5)Vref；
情况二：若D5D4Dk＝110，DACP1的电容C4-K中的dummy电容2C底极板接Vcm参考电压，电容C4-K中除dummy电容2C外的所有电容从最高位到最低位依次受D3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN1的电容C4-K中的dummy电容2C底极板接Vcm参考电压，电容C4-K中除dummy电容2C外的所有电容从最高位到最低位依次受D3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将增加2(K-5)Vref；
情况三：若D5D4Dk＝101，DACP1的电容C4-K中的dummy电容2C底极板接Vcm参考电压，电容C4-K中除dummy电容2C外的所有电容从最高位到最低位依次受D3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN1的电容C4-K中的dummy电容2C底极板接Vcm参考电压，电容C4-K中除dummy电容2C外的所有电容从最高位到最低位依次受D3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将减小2(K-5)Vref；
情况四：若D5D4Dk＝100，DACP1的电容C4-K中的dummy电容2C底极板接Vref参考电压，电容C4-K中除dummy电容2C外的所有电容从最高位到最低位依次受D3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN1的电容C4-K中的dummy电容2C底极板接gnd，电容C4-K中除dummy电容2C外的所有电容从最高位到最低位依次受D3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将增加2(K-5)Vref；
步骤B5，根据数字码D5和D1控制上下电容阵列中电容底极板的连接关系，比较器通过比较此时的上下电容阵列顶极板电压，得出数字码D0。
情况一：若D5D1＝11，DACN1的dummy电容由Vcm参考电压连接到Vref参考电压，这样整个DAC的差分电压将减少2(-4)Vref；
情况二：若D5D1＝10，DACN1的dummy电容由Vcm参考电压连接到gnd，这样整个DAC的差分电压将增加2(-4)Vref；
如图4所示，是本发明应用于10位SAR ADC的开关与复位功耗随ADC输出码变化的MATLAB仿真结果图，本发明不但能够降低99.79％的电容DAC的功耗，节省75％的电容面积，而且共模电平的偏移仅为0.5LSB，实现了能量效率、面积节省和共模电平偏移之间的良好折中。
综上，本发明方法利用第一次切换的±Vref的电压变化，以及复位开关和浮置电容技术，通过灵活的开关切换，实现了能量效率、面积节省和共模电平偏移之间的良好折中。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (6)

1.一种应用于逐次逼近型模数转换器，其特征在于，该逐次逼近型模数转换器包括采样开关（1）、复位开关（2）、电容阵列（3）、比较器（4）和数字控制逻辑电路（5），其中电容阵列（3）包括完全相同的上电容阵列（3-1）和下电容阵列（3-2）；输入信号VIP通过采样开关（1）连接到上电容阵列（3-1）的顶极板，输入信号VIN通过采样开关（1）连接到下电容阵列（3-2）的顶极板；上电容阵列的顶极板与比较器（4）同相输入端相连，下电容阵列的顶极板与比较器（4）的反相输入端相连；在上下两个电容阵列的顶极板，采样时连接到不同参考电压的电容之间存在一个复位开关（2），此复位开关仅在复位时断开；比较器（4）的差分输出端通过数字控制逻辑电路（5）后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板浮置或者连接到对应的参考电压上；
所述上下电容阵列分别包括两个子电容阵列，其中，上电容阵列（3-1）的两个子电容阵列分别命名为DACP1和DACP2；下电容阵列（3-2）的两个子电容阵列分别命名为DACN1和DACN2；模数转换器位数N=10；
所述子电容阵列DACN2，每一个子电容阵列由一个最高位电容CN-4以及N-6个高位电容、次低位电容C1、最低位电容C0以及虚拟电容Cd组成，各电容大小为：Ci=2iC，其中0≤i≤N-4，虚拟电容Cd=C，其中N表示模数转换器位数，C为单位电容大小；电容阵列（3）中大于2C的电容均以2C为单位进行二进制加权的分裂。
2. 一种如权利要求1所述应用于逐次逼近型模数转换器的三电平开关方法，其特征在于：具体包括以下采样和转换两个阶段：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，此时，复位开关断开，然后上电容阵列的子电容阵列DACP1的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACP2的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACN1的所有电容底极板连接到gnd，而下电容阵列的子电容阵列DACN2的所有电容底极板连接到Vref参考电压；完成上述连接之后，复位开关闭合，复位开关的断开与闭合是为了实现零复位功耗；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出数字码DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1DN-2控制上下电容阵列中电容底极板的连接关系；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中1≤K≤N-4，根据数字码DN-1DN-2DN-3......DK控制上下电容阵列中电容底极板的连接关系，具体为：
首先，电容CN-K-2以2C为单位电容，按二进制权重分成N-K-2位（其中包括一个dummy电容2C），并且电容CN-K-2中的dummy电容2C的底极板受DK控制，电容CN-K-2中除dummy电容2C外的所有电容的底极板从最高位到最低位依次受DN-3......DK+1控制；
情况一：若DN-1DN-2Dk=111，DACP1的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将减小2（K-N+1）Vref；
情况二：若DN-1DN-2Dk=110，DACP1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将增加2（K-N+1）Vref；
情况三：若DN-1DN-2Dk=101，DACP1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将减小2（K-N+1）Vref；
情况四：若DN-1DN-2Dk=100，DACP1的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN1的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将增加2（K-N+1）Vref；
情况五：若DN-1DN-2Dk=011，DACP2的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将减小2（K-N+1）Vref；
情况六：若 DN-1DN-2Dk=010，DACP2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到gnd，否则，连接到Vcm参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vref参考电压，否则，连接到Vcm参考电压，这样整个DAC的差分电压将增加2（K-N+1）Vref；
情况七：若DN-1DN-2Dk=001，DACP2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接Vcm参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将减小2（K-N+1）Vref；
情况八：若DN-1DN-2Dk=000，DACP2的电容CN-K-2中的dummy电容2C底极板接Vref参考电压，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到Vref参考电压；DACN2的电容CN-K-2中的dummy电容2C底极板接gnd，电容CN-K-2中除dummy电容2C外的所有电容从最高位到最低位依次受DN-3......DK+1控制，若对应数字码为1，则对应电容底极板由浮置连接到Vcm参考电压，否则，连接到gnd，这样整个DAC的差分电压将增加2（K-N+1）Vref；
且重复步骤B4，直至得出数字码D1；
步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，比较器通过比较此时的上下电容阵列顶极板电压，得出数字码D0。
3.根据权利要求2所述应用于逐次逼近型模数转换器的三电平开关方法，其特征在于：所述步骤B1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1=1，DACP2和DACN2的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP2和DACN2进行其他操作，DACP1和DACN1的除dummy电容外的所有电容底极板由Vref和gnd变为浮置状态，DACP1的dummy电容由Vref连接到Vcm参考电压，DACN1的dummy电容由gnd连接到Vcm参考电压；这样整个DAC的差分电压将减少Vref；
情况二：若DN-1=0，DACP1和DACN1的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP1和DACN1进行其他操作，DACP2和DACN2的除dummy电容外的所有电容底极板由Vref和gnd变为浮置状态，DACP2的dummy电容由gnd连接到Vcm参考电压，DACN2的dummy电容由Vref连接到Vcm参考电压；这样整个DAC的差分电压将增加Vref。
4.根据权利要求2所述应用于逐次逼近型模数转换器的三电平开关方法，其特征在于：所述步骤B2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2=11，DACP1的最低位电容由浮置连接到gnd，而DACN1的最低位电容由浮置连接到Vref参考电压；这样整个DAC的差分电压将减少0.5Vref；
情况二：若DN-1DN-2=10，DACP1的最低位电容由浮置连接到Vref参考电压，而DACN1的最低位电容由浮置连接到gnd；这样整个DAC的差分电压将增加0.5Vref；
情况三：若DN-1DN-2=01，DACP2的最低位电容由浮置连接到gnd，而DACN2的最低位电容由浮置连接到Vref参考电压；这样整个DAC的差分电压将减少0.5Vref；
情况四：若DN-1DN-2=00，DACP2的最低位电容由浮置连接到Vref参考电压，而DACN2的最低位电容由浮置连接到gnd；这样整个DAC的差分电压将增加0.5Vref。
5.根据权利要求2所述应用于逐次逼近型模数转换器的三电平开关方法，其特征在于：所述步骤B3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2DN-3=111，DACP1的次低位电容连接到gnd，DACN1的次低位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况二：若 DN-1DN-2DN-3=110，DACP1的次低位电容连接到Vcm参考电压，DACN1的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将增加0.25Vref；
情况三：若DN-1DN-2DN-3=101，DACP1的次低位电容连接到Vcm参考电压，DACN1的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况四：若DN-1DN-2DN-3=100，DACP1的次低位电容连接到Vref参考电压，DACN1的次低位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
情况五：若DN-1DN-2DN-3=011，DACP2的次低位电容连接到gnd，DACN2的次低位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况六：若 DN-1DN-2DN-3=010，DACP2的次低位电容连接到Vcm参考电压，DACN2的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将增加0.25Vref；
情况七：若DN-1DN-2DN-3=001，DACP2的次低位电容连接到Vcm参考电压，DACN2的次低位电容连接到Vcm参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况八：若DN-1DN-2DN-3=000，DACP2的次低位电容连接到Vref参考电压，DACN2的次低位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref。
6.根据权利要求2所述应用于逐次逼近型模数转换器的三电平开关方法，其特征在于：所述步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1D1=11，DACN1的dummy电容由Vcm参考电压连接到Vref参考电压，这样整个DAC的差分电压将减少2（2-N）Vref；
情况二：若DN-1D1=10，DACN1的dummy电容由Vcm参考电压连接到gnd，这样整个DAC的差分电压将增加2（2-N）Vref；
情况三：若DN-1D1=01，DACP2的dummy电容由Vcm参考电压连接到gnd，这样整个DAC的差分电压将减小2（2-N）Vref；
情况四：若DN-1D1=00，DACP2的dummy电容由Vcm参考电压连接到Vref参考电压，这样整个DAC的差分电压将增加2（2-N）Vref。
CN202011578188.XA 2020-12-28 2020-12-28 一种应用于逐次逼近型模数转换器及其三电平开关方法 Active CN112583409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011578188.XA CN112583409B (zh) 2020-12-28 2020-12-28 一种应用于逐次逼近型模数转换器及其三电平开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011578188.XA CN112583409B (zh) 2020-12-28 2020-12-28 一种应用于逐次逼近型模数转换器及其三电平开关方法

Publications (2)

Publication Number Publication Date
CN112583409A CN112583409A (zh) 2021-03-30
CN112583409B true CN112583409B (zh) 2024-03-15

Family

ID=75140186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011578188.XA Active CN112583409B (zh) 2020-12-28 2020-12-28 一种应用于逐次逼近型模数转换器及其三电平开关方法

Country Status (1)

Country Link
CN (1) CN112583409B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131941B (zh) * 2021-04-27 2022-05-03 电子科技大学 一种应用于逐次逼近模数转换器的低功耗开关方法
CN113676184B (zh) * 2021-08-25 2022-11-11 东南大学 一种基于半休眠结构的逐次逼近模数转换器开关方法
CN113810053B (zh) * 2021-09-14 2023-08-11 东南大学 一种应用于逐次逼近型模数转换器的旁路窗口开关方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109039332A (zh) * 2018-06-14 2018-12-18 东南大学 一种逐次逼近型模数转换器及其低功耗开关算法
KR20190071536A (ko) * 2017-12-14 2019-06-24 광주과학기술원 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN109936370A (zh) * 2019-03-04 2019-06-25 东南大学 一种应用于sar adc的低功耗开关算法
CN110198169A (zh) * 2019-05-09 2019-09-03 东南大学 一种适用于sar adc的自适应预测型低功耗开关方法
CN110380730A (zh) * 2019-07-04 2019-10-25 东南大学 一种应用于低电压sar adc的电容阵列开关方法
CN111371457A (zh) * 2020-03-12 2020-07-03 东南大学 一种模数转换器及应用于sar adc的三电平开关方法
CN111641413A (zh) * 2020-07-27 2020-09-08 东南大学 一种高能效sar adc的电容阵列开关方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071536A (ko) * 2017-12-14 2019-06-24 광주과학기술원 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN109039332A (zh) * 2018-06-14 2018-12-18 东南大学 一种逐次逼近型模数转换器及其低功耗开关算法
CN109936370A (zh) * 2019-03-04 2019-06-25 东南大学 一种应用于sar adc的低功耗开关算法
CN110198169A (zh) * 2019-05-09 2019-09-03 东南大学 一种适用于sar adc的自适应预测型低功耗开关方法
CN110380730A (zh) * 2019-07-04 2019-10-25 东南大学 一种应用于低电压sar adc的电容阵列开关方法
CN111371457A (zh) * 2020-03-12 2020-07-03 东南大学 一种模数转换器及应用于sar adc的三电平开关方法
CN111641413A (zh) * 2020-07-27 2020-09-08 东南大学 一种高能效sar adc的电容阵列开关方法

Also Published As

Publication number Publication date
CN112583409A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8416116B2 (en) Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
US20110032134A1 (en) Digital-to-analog converter
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
US8493260B2 (en) Successive approximation analog to digital converter
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111934689B (zh) 一种高精度模数转换器及转换方法
CN112332847B (zh) 一种应用于逐次逼近型模数转换器的两电平开关方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN110912558A (zh) 两步非对称交替单调切换的逐次逼近型模数转换器
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN113810053B (zh) 一种应用于逐次逼近型模数转换器的旁路窗口开关方法
CN113676184B (zh) 一种基于半休眠结构的逐次逼近模数转换器开关方法
CN101800549B (zh) 可切换位解析度的模拟转数字转换器及其控制方法
CN109039338B (zh) 差分电容阵列及其开关切换方法
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant