CN112332846B - 一种基于电荷回收的低电压sar adc开关切换方法 - Google Patents

一种基于电荷回收的低电压sar adc开关切换方法 Download PDF

Info

Publication number
CN112332846B
CN112332846B CN202011226666.0A CN202011226666A CN112332846B CN 112332846 B CN112332846 B CN 112332846B CN 202011226666 A CN202011226666 A CN 202011226666A CN 112332846 B CN112332846 B CN 112332846B
Authority
CN
China
Prior art keywords
dac
vref
bottom plate
capacitor array
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011226666.0A
Other languages
English (en)
Other versions
CN112332846A (zh
Inventor
吴建辉
黄琳琳
罗斯婕
黄毅
周畅
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202011226666.0A priority Critical patent/CN112332846B/zh
Publication of CN112332846A publication Critical patent/CN112332846A/zh
Application granted granted Critical
Publication of CN112332846B publication Critical patent/CN112332846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Abstract

本发明公开了一种基于电荷回收的低电压SAR ADC开关切换方法，采样阶段差分输入信号Vip和Vin通过采样开关连接到P端和N端电容阵列的顶极板，参考电压Vref和gnd连接至P端和N端对应电容的底极板，对电容阵列进行预充电，转换阶段断开采样开关，比较器对P端和N端电容阵列的顶极板电压依次进行MSB位至LSB位的比较得出对应位的数字码，根据数字码控制P端和N端电容阵列的对应电容的浮置和电压切换，完成二进制搜索算法。通过本发明可以实现100％的电容阵列开关能量的节省，并且无需产生额外的第三参考电压，适用于近阈值电压下的设计，在转换阶段，P端和N端电容阵列顶极板的共模电压始终保持恒定，降低了比较器的设计难度。

Description

一种基于电荷回收的低电压SAR ADC开关切换方法
技术领域
本发明涉及电容阵列的技术领域，尤其涉及一种基于电荷回收的低电压SAR ADC开关切换方法。
背景技术
因其出色的能量效率，SAR ADC(逐次逼近寄存器型模数转换器)被广泛地运用于生物医疗电子以及无线传感网节点等领域。在中高精度SAR ADC中，电容DAC的功耗占据了SAR ADC整体功耗的很大比例。
在已有的研究中，提出了多种开关算法来减小电容DAC的开关功耗。其中，三电平的开关算法由于引入了第三参考电平，一般为0.5Vref，开关算法更加灵活，DAC的开关功耗往往较低。但是这需要SAR ADC额外增加第三参考电平的reference buffer电路，增加这部分电路的功耗。而且在低功耗设计中，电源电压往往很低，第三参考电平产生和高质量传输非常难做，这样第三参考电平的引入显得得不偿失。所以，在低功耗低电压SAR ADC设计中，要尽量避免第三参考电平的引入同时要求尽量降低电容DAC的开关功耗。本发明中仅采用Vref和gnd这两个参考电平，并且实现了100％电容DAC开关功耗的节省。
已提出的大部分开关算法中，若电容DAC的参考电平为Vref，则可量化的差分输入信号范围为[-Vref，Vref]，没有办法量化更大的差分输入信号。本发明采用灵活的开关切换，在电容DAC的参考电平同为Vref的情况下，将可量化的差分输入信号范围扩展至[-2Vref，2Vref]。也即是，在相同参考电平的情况下，本发明可将SAR ADC的信噪比SNR提升3dB。
除此之外，由于本发明在每一步转换过程中，P端和N端电容阵列均对称切换，比较器的输入共模电平始终保持不变，从而降低了比较器电路的设计复杂度。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供基于电荷回收的低电压SAR ADC开关切换方法，该发明能够在仅采用两个参考电平的情况下，实现100％电容DAC开关功耗的节省，在电容DAC的参考电平同为Vref的情况下，将可量化的差分输入信号范围扩展至[-2Vref，2Vref]，将信噪比提升3dB，同时比较器的输入共模电平保持不变下，降低了比较器电路的设计难度。
技术方案：为了实现上述发明目的，本发明提供了一种基于电荷回收的低电压SARADC开关切换方法，包括以下步骤，
步骤1，获取输入信号Vip和Vin并通过采样开关分别连接至P端电容阵列的顶极板和N端电容阵列的顶极板，P端电容阵列和N端电容阵列为两个相同的电容结构；
步骤2，断开采样开关后，比较器直接对保持在P端和N端电容阵列顶极板的输入信号Vip和Vin进行MSB位比较，得到数字码DN-1，根据数字码DN-1控制P端和N端电容阵列中电容底极板的连接关系；
步骤3，比较器对步骤2中获取的P端和N端电容阵列顶极板电压进行比较，得到数字码DN-2，并根据数字码DN-1DN-2控制P端和N端电容阵列中电容底极板的连接关系；
步骤4，比较器对步骤3获取的P端和N端电容阵列顶极板电压进行比较，得出数字码DN-3，根据数字码DN-1DN-2DN-3控制控制P端和N端电容阵列中电容底极板的连接关系；
步骤5，参照步骤4，根据所需要的比较电压，依次将P端和N端浮置电容的底极板切换至Vref或gnd，直至得出LSB位比较结果D0，最终输出DN-1，DN-2，DN-3，…D0的N位数字码结果。
进一步的，在本发明中：步骤2还包括，
步骤21：若DN-1＝1，即Vip-Vin＞0时，将P端电容阵列的DACPH，0的底极板由Vref切换至gnd，同时令除DACPH，0和DACPL，0之外的所有电容的底极板浮置，将N端电容阵列的DACNL，0的底极板由gnd切换至Vref，同时令除DACNH，0和DACNL，0之外的所有电容的底极板浮置，从而产生-Vref的电压偏移，并在后续低位转换过程中，将P端电容阵列对应浮置电容的底极板连接至gnd，同时将N端电容阵列对应浮置电容的底极板连接至Vref从而产生期望的比较电压；
步骤22：若DN-1＝0，即Vip-Vin＜0时，将P端电容阵列的DACPH，0的底极板由Vref切换至gnd，同时令除DACPH，0和DACPL，0之外的所有电容的底极板浮置，将N端电容阵列的DACNL，0的底极板由Vref切换至gnd，同时令除DACNH，0和DACNL，0之外的所有电容的底极板浮置，从而产生Vref的电压偏移，并在后续低位转换过程中，将P端电容阵列对应浮置电容的底极板连接至gnd，同时将N端电容阵列对应浮置电容的底极板连接至Vref从而产生期望的比较电压。
进一步的，在本发明中：步骤3还包括，
步骤31：当出现DN-1DN-2＝11，即Vip-Vin＞Vref的情况时，将P端电容阵列DACPH，1浮置的底极板切换至gnd，同时将N端电容阵列DACNL，1浮置的底极板切换至Vref，从而产生-3/2Vref的电压偏移；
步骤32：当出现DN-1DN-2＝10，即Vip-Vin＜Vref的情况时，将P端电容阵列DACPL，1浮置的底极板连接至gnd，同时将N端电容阵列DACNH，1浮置的底极板连接至Vref，从而产生-1/2Vref的电压偏移；
步骤33：当出现DN-1DN-2＝01，即Vip-Vin＞-Vref的情况时，将P端电容阵列DACPH，1浮置的底极板连接至Vref，同时将N端电容阵列DACNL，1浮置的底极板连接至gnd，从而产生1/2Vref的电压偏移；
步骤34：当出现DN-1DN-2＝00，即Vip-Vin＜-Vref的情况时，将P端电容阵列DACPL，1浮置的底极板连接至Vref，同时将N端电容阵列DACNL，1浮置的底极板连接至gnd，从而产生3/2Vref的电压偏移。
进一步的，在本发明中：步骤4还包括，
步骤41：当出现DN-1DN-2DN-3＝111，即Vip-Vin>3/2Vref的情况时，将P端电容阵列DACPH，2浮置的底极板切换至gnd，同时将N端电容阵列DACNL，2浮置的底极板切换至Vref，从而产生-7/4Vref的电压偏移；
步骤42：当出现DN-1DN-2DN-3＝110，即Vip-Vin＜3/2Vref的情况时，将DACPH，2的MSB电容浮置的底极板切换至gnd，DACPL，2的dummy电容浮置的底极板连接至gnd，同时将DACNL，2的MSB电容浮置的底极板连接至Vref，DACNH，2的dummy电容浮置的底极板连接至Vref，从而产生-5/4Vref的电压偏移；
步骤43：当出现DN-1DN-2DN-3＝101，即Vip-Vin＞1/2Vref的情况时，将DACPH，2的MSB电容浮置的底极板切换至gnd，DACPL，2的dummy电容浮置的底极板连接至gnd，同时将DACNL，2的MSB电容浮置的底极板连接至Vref，DACNH，2的dummy电容浮置的底极板连接至Vref，从而产生-3/4Vref的电压偏移；
步骤44：当出现DN-1DN-2DN-3＝100，即Vip-Vin＜1/2Vref的情况时，将P端电容阵列DACPL，2浮置的底极板连接至gnd，同时将N端电容阵列DACNH，2浮置的底极板连接至Vref，以产生-1/4Vref的电压偏移；
步骤45：当出现DN-1DN-2DN-3＝011，即Vip-Vin＞-1/2Vref的情况时，将P端电容阵列DACPH，2浮置的底极板连接至gnd，同时将N端电容阵列DACNL，2浮置的底极板连接至Vref，从而产生1/4Vref的电压偏移；
步骤46：当出现DN-1DN-2DN-3＝010，即Vip-Vin＜-1/2Vref的情况时，将DACPL，2的MSB电容浮置的底极板切换至Vref，DACPH，2的dummy电容浮置的底极板连接至Vref，同时将DACNH，2的MSB电容浮置的底极板切换至gnd，DACNL，2的dummy电容浮置的底极板连接至gnd，从而产生3/4Vref的电压偏移；
步骤47：当出现DN-1DN-2DN-3＝001，即Vip-Vin＞-3/2Vref的情况时，将DACPL，2的MSB电容浮置的底极板切换至Vref，DACPH，2的dummy电容浮置的底极板连接至Vref，同时将DACNH，2的MSB电容浮置的底极板切换至gnd，DACNL，2的dummy电容浮置的底极板连接至gnd，从而产生5/4Vref的电压偏移；
步骤48：当出现DN-1DN-2DN-3＝000，即Vip-Vin＜-3/2Vref的情况时，将P端电容阵列DACPL，2浮置的底极板切换至Vref，同时将N端电容阵列DACNH，2浮置的底极板切换至gnd，从而产生7/4Vref的电压偏移。
有益效果：本发明与现有技术相比，其有益效果是：
(1)本发明提出的适用于低电压SAR ADC的电容阵列开关方法，仅需要Vref和gnd两个参考电平，利用电荷回收技术，开关算法更为高效灵活，实现了100％的电容DAC开关功耗的节省，提高了经济效益；
(2)在电容DAC的参考电平同为Vref的情况下，将可量化的差分输入信号范围扩展至[-2Vref，2Vref]，即在相同参考电平的情况下，通过本发明提出的方法可将SAR ADC的信噪比提升3dB；
(3)本发明提出的方法在每一步转换过程中，P端和N端电容阵列均对称切换，比较器的输入共模电平始终保持不变，从而降低了比较器电路的设计复杂度。
附图说明
图1为本发明提出方法的整体流程示意图；
图2为本发明方法实现N位分辨率差分SAR ADC的结构示意图。
图3为本发明方法应用于3位SAR ADC的开关切换示意图。
图4为本发明方法应用于10位SAR ADC开关能耗的MATLAB仿真示意图。
具体实施方式
下面结合附图对本发明的技术方案做进一步的详细说明：
本发明可以用许多不同的形式实现，而不应当认为限于这里所述的实施例。相反，提供这些实施例以便使本公开透彻且完整，并且将向本领域技术人员充分表达本发明的范围。
如图1所示，为本发明提出的一种基于电荷回收的低电压SAR ADC开关切换方法的整体流程图，该方法对于输入信号Vip和Vin，经过N次比较后，得到N位数字输出码，包括采样和转换两个阶段，具体还包括以下步骤，
步骤1，获取输入信号Vip和Vin并通过采样开关分别连接至P端电容阵列的顶极板和N端电容阵列的顶极板，P端电容阵列和N端电容阵列为两个相同的电容结构；
具体的，该方法基于的电容阵列采用两个相同的电容结构，分别为P端电容阵列和N端电容阵列，输入信号Vip通过采样开关连接到P端电容阵列的顶极板，输入信号Vin通过采样开关连接到N端电容阵列的顶极板；P端电容阵列的顶极板与比较器同相输入端相连，N端电容阵列的顶极板与比较器的反相输入端相连；比较器的输出端通过数字控制逻辑产生控制信号来控制P端和N端电容阵列对应电容的浮置和电压切换。
进一步的，采用的P端电容阵列和N端电容阵列均包括两个结构完全相同的子电容阵列，P端电容阵列包括DACPH和DACPL，N端电容阵包括DACNH和DACNL。以DACPH例说明各个子电容阵列的结构，DACPH包含N-1个分裂电容阵列，分别为DACPH，N-2，DACPH，N-3，...DACPH，1，DACPH，0，其中DACPH，N-i由[2N-i-1C，2N-i-2C，...2C，2C]的二进制权重电容阵列构成，且2≤i≤N-2，2C为该电容阵列的dummy电容，此外，DACPH，1由2C构成，DACPH，0由C构成，其中C为单位电容大小。
进一步的，DACPH和DACNH中的所有电容的底极板连接到Vref参考电压，DACPL和DACNL中的所有电容的底极板连接到gnd；
步骤2，断开采样开关后，比较器直接对保持在P端和N端电容阵列顶极板的输入信号Vip和Vin进行MSB位比较，得到数字码DN-1，根据数字码DN-1控制P端和N端电容阵列中电容底极板的连接关系；
步骤3，比较器对步骤2中获取的P端和N端电容阵列顶极板电压进行比较，得到数字码DN-2，并根据数字码DN-1DN-2控制控制P端和N端电容阵列中电容底极板的连接关系；
步骤4，比较器对步骤3获取的P端和N端电容阵列顶极板电压进行比较，得出数字码DN-3，根据数字码DN-1DN-2DN-3控制控制P端和N端电容阵列中电容底极板的连接关系；
步骤5，参照步骤4和图2的示意，根据所需要的比较电压，依次将P端和N端浮置电容的底极板切换至Vref或gnd，直至得出LSB位比较结果D0，最终输出DN-1，DN-2，DN-3，…D0的N位数字码结果。
可以理解的是，本发明中比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使底极板连接到对应的参考电压上。通过对其核心模块电容阵列的特殊构建并结合所提出的新的开关算法，能够大大降低转换过程中的DAC部分的功耗。
为了进一步说明本发明提出的方法，结合图3的示意，进行3 bit SAR ADC的具体转换过程的说明：
采样阶段中，输入信号Vip和Vin通过采样开关分别连接到P端和N端电容阵列的顶极板，同时DACPH和DACNH中的所有电容的底极板连接到Vref参考电压，DACPL和DACNL中的所有电容的底极板连接到gnd；
转换阶段中，首先断开采样开关，然后比较器直接对保持在P端和N端电容阵列顶极板的输入信号Vip和Vin进行MSB位比较，得到数字码D2，根据数字码D2控制P端和N端电容阵列中电容底极板的连接关系，根据不同情况进行操作，具体的包括：
若D2＝1，即Vip-Vin＞0时，将P端电容阵列的DACPH，0的底极板由Vref切换至gnd，同时DACPH，1和DACPL，1电容的底极板浮置，将N端电容阵列的DACNL，0的底极板由gnd切换至Vref，同时DACNH，1和DACNL，1电容的底极板浮置，从而产生-Vref的电压偏移；
若D2＝0，即Vip-Vin＜0时，将P端电容阵列的DACPL，0的底极板由gnd切换至Vref，同时除DACPH，0和DACPL，0之外的所有电容的底极板浮置，将N端电容阵列的DACNH，0的底极板由Vref切换至gnd，同时除DACNH，0和DACNL，0之外的所有电容的底极板浮置，从而产生Vref的电压偏移。
比较器通过比较上述过程获取的P端和N端电容阵列顶极板电压，得出数字码D1，根据数字码D1控制控制P端和N端电容阵列中电容底极板的连接关系，包括以下情况：
若D2D1＝11，即Vip-Vin＞Vref时，将P端电容阵列的DACPH，1浮置的底极板切换至gnd，同时N端电容阵列的DACNL，1浮置的底极板切换至Vref，从而产生-3/2Vref的电压偏移；
若D2D1＝10，即Vip-Vin＜Vref时，将P端电容阵列的DACPL，1浮置的底极板连接至gnd，同时N端电容阵列的的DACNH，1浮置的底极板连接至Vref，从而产生-1/2Vref的电压偏移；
若D2D1＝01，即Vip-Vin＞-Vref时，将P端电容阵列的DACPH，1浮置的底极板连接至Vref，同时N端电容阵列的DACNL，1浮置的底极板连接至gnd，从而产生1/2Vref的电压偏移；
若D2D1＝00，即Vip-Vin＜-Vref时，将P端电容阵列的DACPL，1浮置的底极板切换至Vref，同时N端电容阵列的DACNH，1浮置的底极板切换至gnd，从而产生3/2Vref的电压偏移。
比较器通过比较从上述过程获取的P端和N端电容阵列顶极板电压，得出数字码D0，最终输出的D2、D1、D0的3位数字码。
如图4所示，为以10位SAR ADC为例进行仿真的结果示意图，本发明提出的基于电荷回收的开关方案不需要消耗电容DAC的开关功耗。当数字输出码为0-1023时，对应的开关能量均为0 CVref2，进一步验证了该开关方案的有效性。
综上，本发明提出的方法根据电荷回收技术，采样阶段给电容阵列进行预充电，转换阶段断开采样开关，比较器根据P端和N端的顶极板电压进行比较得出数字码，再根据数字码控制P端和N端电容阵列对应电容的浮置和电压切换，在每一次电容的切换中能获得所需的电压偏移。该方法在只使用两个参考电平的情况下，利用电荷回收技术，能够实现100％的电容阵列开关能量的节省，减小了电容DAC的开关功耗，适用于低电压SAR ADC。
应说明的是，以上所述实施例仅表达了本发明的部分实施方式，其描述并不能理解为对本发明专利范围的限制。应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干改进，这些均应落入本发明的保护范围。

Claims (4)

1.一种基于电荷回收的低电压SAR ADC开关切换方法，其特征在于：包括以下步骤，
步骤1，获取输入信号Vip和Vin并通过采样开关分别连接至P端电容阵列的顶极板和N端电容阵列的顶极板，P端电容阵列和N端电容阵列为两个相同的电容结构；
步骤2，断开采样开关后，比较器直接对保持在P端和N端电容阵列顶极板的输入信号Vip和Vin进行MSB位比较，得到数字码DN-1，根据数字码DN-1控制P端和N端电容阵列中电容底极板的连接关系；
步骤3，比较器对步骤2中获取的P端和N端电容阵列顶极板电压进行比较，得到数字码DN-2，并根据数字码DN-1DN-2控制控制P端和N端电容阵列中电容底极板的连接关系；
步骤4，比较器对步骤3获取的P端和N端电容阵列顶极板电压进行比较，得出数字码DN-3，根据数字码DN-1DN-2DN-3控制控制P端和N端电容阵列中电容底极板的连接关系；
步骤5，参照步骤4，根据所需要的比较电压，依次将P端和N端浮置电容的底极板切换至Vref或gnd，直至得出LSB位比较结果D0，最终输出DN-1，DN-2，DN-3，…D0的N位数字码结果。
2.如权利要求1所述的基于电荷回收的低电压SAR ADC开关切换方法，其特征在于：步骤2还包括，
步骤21：若DN-1＝1，即Vip-Vin＞0时，将P端电容阵列的DACPH，0的底极板由Vref切换至gnd，同时令除DACPH，0和DACPL，0之外的所有电容的底极板浮置，将N端电容阵列的DACNL，0的底极板由gnd切换至Vref，同时令除DACNH，0和DACNL，0之外的所有电容的底极板浮置，从而产生-Vref的电压偏移，并在后续低位转换过程中，将P端电容阵列对应浮置电容的底极板连接至gnd，同时将N端电容阵列对应浮置电容的底极板连接至Vref从而产生期望的比较电压；
步骤22：若DN-1＝0，即Vip-Vin＜0时，将P端电容阵列的DACPH，0的底极板由Vref切换至gnd，同时令除DACPH，0和DACPL，0之外的所有电容的底极板浮置，将N端电容阵列的DACNL，0的底极板由Vref切换至gnd，同时令除DACNH，0和DACNL，0之外的所有电容的底极板浮置，从而产生Vref的电压偏移，并在后续低位转换过程中，将P端电容阵列对应浮置电容的底极板连接至gnd，同时将N端电容阵列对应浮置电容的底极板连接至Vref从而产生期望的比较电压。
3.如权利要求1所述的基于电荷回收的低电压SAR ADC开关切换方法，其特征在于：步骤3还包括，
步骤31：当出现DN-1DN-2＝11，即Vip-Vin＞Vref的情况时，将P端电容阵列DACPH，1浮置的底极板切换至gnd，同时将N端电容阵列DACNL，1浮置的底极板切换至Vref，从而产生-3/2Vref的电压偏移；
步骤32：当出现DN-1DN-2＝10，即Vip-Vin＜Vref的情况时，将P端电容阵列DACPL，1浮置的底极板连接至gnd，同时将N端电容阵列DACNH，1浮置的底极板连接至Vref，从而产生-1/2Vref的电压偏移；
步骤33：当出现DN-1DN-2＝01，即Vip-Vin＞-Vref的情况时，将P端电容阵列DACPH，1浮置的底极板连接至Vref，同时将N端电容阵列DACNL，1浮置的底极板连接至gnd，从而产生1/2Vref的电压偏移；
步骤34：当出现DN-1DN-2＝00，即Vip-Vin＜-Vref的情况时，将P端电容阵列DACPL，1浮置的底极板连接至Vref，同时将N端电容阵列DACNL，1浮置的底极板连接至gnd，从而产生3/2Vref的电压偏移。
4.如权利要求1所述的基于电荷回收的低电压SAR ADC开关切换方法，其特征在于：步骤4还包括，
步骤41：当出现DN-1DN-2DN-3＝111，即Vip-Vin＞3/2Vref的情况时，将P端电容阵列DACPH，2浮置的底极板切换至gnd，同时将N端电容阵列DACNL，2浮置的底极板切换至Vref，从而产生-7/4Vref的电压偏移；
步骤42：当出现DN-1DN-2DN-3＝110，即Vip-Vin＜3/2Vref的情况时，将DACPH，2的MSB电容浮置的底极板切换至gnd，DACPL，2的dummy电容浮置的底极板连接至gnd，同时将DACNL，2的MSB电容浮置的底极板连接至Vref，DACNH，2的dummy电容浮置的底极板连接至Vref，从而产生-5/4Vref的电压偏移；
步骤43：当出现DN-1DN-2DN-3＝101，即Vip-Vin＞1/2Vref的情况时，将DACPH，2的MSB电容浮置的底极板切换至gnd，DACPL，2的dummy电容浮置的底极板连接至gnd，同时将DACNL，2的MSB电容浮置的底极板连接至Vref，DACNH，2的dummy电容浮置的底极板连接至Vref，从而产生-3/4Vref的电压偏移；
步骤44：当出现DN-1DN-2DN-3＝100，即Vip-Vin＜1/2Vref的情况时，将P端电容阵列DACPL，2浮置的底极板连接至gnd，同时将N端电容阵列DACNH，2浮置的底极板连接至Vref，以产生-1/4Vref的电压偏移；
步骤45：当出现DN-1DN-2DN-3＝011，即Vip-Vin＞-1/2Vref的情况时，将P端电容阵列DACPH，2浮置的底极板连接至gnd，同时将N端电容阵列DACNL，2浮置的底极板连接至Vref，从而产生1/4Vref的电压偏移；
步骤46：当出现DN-1DN-2DN-3＝010，即Vip-Vin＜-1/2Vref的情况时，将DACPL，2的MSB电容浮置的底极板切换至Vref，DACPH，2的dummy电容浮置的底极板连接至Vref，同时将DACNH，2的MSB电容浮置的底极板切换至gnd，DACNL，2的dummy电容浮置的底极板连接至gnd，从而产生3/4Vref的电压偏移；
步骤47：当出现DN-1DN-2DN-3＝001，即Vip-Vin＞-3/2Vref的情况时，将DACPL，2的MSB电容浮置的底极板切换至Vref，DACPH，2的dummy电容浮置的底极板连接至Vref，同时将DACNH，2的MSB电容浮置的底极板切换至gnd，DACNL，2的dummy电容浮置的底极板连接至gnd，从而产生5/4Vref的电压偏移；
步骤48：当出现DN-1DN-2DN-3＝000，即Vip-Vin＜-3/2Vref的情况时，将P端电容阵列DACPL，2浮置的底极板切换至Vref，同时将N端电容阵列DACNH，2浮置的底极板切换至gnd，从而产生7/4Vref的电压偏移。
CN202011226666.0A 2020-11-05 2020-11-05 一种基于电荷回收的低电压sar adc开关切换方法 Active CN112332846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011226666.0A CN112332846B (zh) 2020-11-05 2020-11-05 一种基于电荷回收的低电压sar adc开关切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011226666.0A CN112332846B (zh) 2020-11-05 2020-11-05 一种基于电荷回收的低电压sar adc开关切换方法

Publications (2)

Publication Number Publication Date
CN112332846A CN112332846A (zh) 2021-02-05
CN112332846B true CN112332846B (zh) 2022-11-08

Family

ID=74316121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011226666.0A Active CN112332846B (zh) 2020-11-05 2020-11-05 一种基于电荷回收的低电压sar adc开关切换方法

Country Status (1)

Country Link
CN (1) CN112332846B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131941B (zh) * 2021-04-27 2022-05-03 电子科技大学 一种应用于逐次逼近模数转换器的低功耗开关方法
CN116380135B (zh) * 2023-06-06 2023-08-11 成都市晶蓉微电子有限公司 一种电荷转移平衡式电容到电压转换电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553479B (zh) * 2016-01-27 2018-08-10 东南大学 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
US10511320B2 (en) * 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Company Limited Low distortion successive approximation register (SAR) analog-to-digital converters (ADCs) and associated methods
CN111371457B (zh) * 2020-03-12 2023-05-23 东南大学 一种模数转换器及应用于sar adc的三电平开关方法
CN111641413B (zh) * 2020-07-27 2023-06-06 东南大学 一种高能效sar adc的电容阵列开关方法

Also Published As

Publication number Publication date
CN112332846A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN108574487B (zh) 逐次逼近寄存器模数转换器
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN110912558A (zh) 两步非对称交替单调切换的逐次逼近型模数转换器
CN112332847B (zh) 一种应用于逐次逼近型模数转换器的两电平开关方法
CN112272027A (zh) 一种逐次逼近模数转换器及电容开关切换方法
CN110995269B (zh) 一种适用于低电压sar adc设计的节能开关切换电路及其方法
CN107395205B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN113131941B (zh) 一种应用于逐次逼近模数转换器的低功耗开关方法
CN111431535B (zh) 一种2b/cycle逐次逼近模数转换器及其量化方法
US20200350922A1 (en) Analog to digital converting device and capacitor adjusting method thereof
CN109039338B (zh) 差分电容阵列及其开关切换方法
CN113676184B (zh) 一种基于半休眠结构的逐次逼近模数转换器开关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant