CN110995269B - 一种适用于低电压sar adc设计的节能开关切换电路及其方法 - Google Patents
一种适用于低电压sar adc设计的节能开关切换电路及其方法 Download PDFInfo
- Publication number
- CN110995269B CN110995269B CN201911080864.8A CN201911080864A CN110995269B CN 110995269 B CN110995269 B CN 110995269B CN 201911080864 A CN201911080864 A CN 201911080864A CN 110995269 B CN110995269 B CN 110995269B
- Authority
- CN
- China
- Prior art keywords
- array
- terminal
- sub
- msb
- lsb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种适用于低电压SAR ADC设计的节能开关切换电路及其方法,属于集成电路设计技术领域,电路包括:P端采样开关(101)、N端采样开关(102)、DAC阵列、P端开关阵列(107)和N端开关阵列(108)、比较器(109)、SAR逻辑单元(110),其中DAC阵列包括P端MSB子阵列(103)、P端LSB子阵列(104)、N端MSB子阵列(105)、N端LSB子阵列(106)。本发明将MSB分裂结构与合并分离技术相结合,使得开关切换能量相比于传统切换算法减少了99.76%,同时避免了第三参考电平的使用,兼具能量及线性度的优势,尤其适合低电压ADC设计。
Description
技术领域
本发明涉及一种适用于低电压SAR ADC设计的节能开关切换电路及其方法,属于集成电路设计技术领域。
背景技术
工艺尺寸的缩减以及电源电压的降低使得高度数字化的SAR ADC架构成为实现低功耗模数转换器的不二之选,其中DAC阵列的开关切换能量在整个SAR ADC设计中的功耗占比越来越大。因此,对降低开关切换能量算法的研究成为热门。
早期开关算法存在很多不足,如monotonic算法引起共模电平的变化过大从而引起比较器的动态失调,基于Vcm的算法需要额外的第三电平产生电路及共模传输开关因此不适用于低电压设计[C.Liou and C.Hsieh.A 2.4-to-5.2fJ/conversion-step 10b 0.5-to-4MS/s SAR ADC with charge-average switching DAC in 90nm CMOS.IEEEInternational Solid-State Circuits Conference Digest of Technical Papers,2013].另一类开关算法则专注于通过跳过不必要的中间切换过程来降低切换能量[Z.Ding,X.Zhou and Q.Li.A 0.5–1.1-V Adaptive Bypassing SAR ADC Utilizing theOscillation-Cycle Information of a VCO-Based Comparator.IEEE Journal ofSolid-State Circuits,2019],但是额外的输入电压范围检测电路使设计变得复杂。
发明内容
由于开关切换能量在逐次逼近型模数转换器(SAR ADC)总功耗中的占比越来越大,因此本发明所要解决的技术问题在于提供一种适用于低电压SAR ADC设计的节能开关切换电路及其方法,将MSB电容分裂架构与合并分裂MAS技术和LSB电容悬浮技术相结合,在不需要第三电平参与的前提下实现了开关能量以及电容面积的大幅降低,因此适用于低电压低功耗SAR ADC的设计。
本发明具体采用以下技术方案解决上述技术问题:
一种适用于低电压SAR ADC设计的节能开关切换电路,包括:P端采样开关、N端采样开关、DAC阵列、P端开关阵列和N端开关阵列、比较器、SAR逻辑单元,其中DAC阵列包括P端MSB子阵列、P端LSB子阵列、N端MSB子阵列、N端LSB子阵列;
所述P端MSB子阵列和P端LSB子阵列的上极板通过P端采样开关与输入信号Vip相连,同时P端MSB子阵列和P端LSB子阵列的上极板连接比较器的正输入端,且P端MSB子阵列和P端LSB子阵列的下极板通过P端开关阵列分别与参考电平Vref和Gnd相连;所述N端MSB子阵列、N端LSB子阵列的上极板通过N端采样开关与输入信号Vin相连,同时N端MSB子阵列、N端LSB子阵列的上极板连接比较器的负输入端,且N端MSB子阵列、N端LSB子阵列的下极板通过N端开关阵列分别与参考电平Vref和Gnd相连;
并且,比较器的输出端与SAR逻辑单元的输入端相连,SAR逻辑单元的控制信号输出端分别与P端开关阵列和N端开关阵列相连,及SAR逻辑单元的数字码输出端产生输出Dout信号。
进一步地,作为本发明的一种优选技术方案:所述DAC阵列中每个子阵列均包括一个电容取值分别为64C、32C、16C、8C、4C、2C、C、C的二进制电容单元。
本发明还提出一种基于上述适用于低电压SAR ADC设计的节能开关切换电路的切换方法,包括以下步骤:
步骤1:采样阶段,输入信号Vip和Vin分别通过P端采样开关和N端采样开关采样到P端MSB子阵列和P端LSB子阵列的上极板,同时P端MSB子阵列和P端LSB子阵列的下极板通过P端开关阵列分别复位到Vref和Gnd,N端MSB子阵列和N端LSB子阵列的下极板通过N端开关阵列分别复位到Gnd和Vref;
步骤2:采样阶段结束后,将DAC阵列上极板与所连接的P端采样开关或N端采样开关断开,将DAC阵列上极板采样到的差分输入信号进行比较,获得MSB位的码值:若输入信号Vip>Vin即MSB=1,则将P端MSB子阵列的下极板与N端MSB子阵列的下极板短接在一起,此时在子阵列的上极板产生的电压变化量为-1/2Vref;若输入信号Vip<Vin即MSB=0,则将P端LSB子阵列的下极板与N端LSB子阵列的下极板短接在一起,此时在子阵列上极板产生的差分电压变化量为1/2Vref;
步骤3:根据MSB位的码值进行上述开关切换后,进行DAC阵列上极板P端和N端所产生的电压余量的第二次比较得到MSB-1位的码值:
若MSB=1,则根据MSB-1位的码值分为以下两种情况:若输入信号Vip-Vin>1/2Vref即MSB-1=1,将P端和N端的MSB子阵列中的最高位电容从短接状态断开,然后将该断开的P端最高位电容接到Gnd,N端最高位电容接到Vref,从而在子阵列上极板产生的差分电压变化量为-1/4ref;若输入信号Vip-Vin<1/2Vref即MSB-1=0,将P端和N端的LSB子阵列中的最高位电容短接,从而在电子阵列上极板产生的差分电压变化量为1/4ref;
若MSB=0,则根据MSB-1位的码值分为以下两种情况:若输入信号Vip-Vin>-1/2Vref即MSB-1=1,将P端和N端的MSB子阵列中的最高位电容短接,从而在子阵列上极板产生的差分电压变化量为-1/4ref;若输入信号Vip-Vin<-1/2Vref即MSB-1=0,将P端和N端的LSB子阵列中的最高位电容从短接状态断开,然后将该断开的P端最高位电容接到Vref,断开的N端最高位电容接到Gnd,从而在子阵列上极板产生的差分电压变化量为1/4ref;
依次根据当前的子阵列下极板的状态和本次P端和N端所产生的电压余量的比较结果,对P端MSB子阵列和N端MSB子阵列中MSB-1位及后面的电容进行逐次的电容开关切换,直到得到LSB+1位的码值;
步骤4:根据LSB+1位的码值来进行采用LSB电容悬浮方式的最后一次开关切换,得到LSB位的码值:若LSB+1=1,则将P端和N端的MSB子阵列或LSB子阵列中的短接LSB电容的下极板断开,并将该断开的P端电容接到Gnd同时将断开的N端电容保持悬浮,从而在子阵列上极板产生的差分电压变化量为-1/2N ref;若LSB+1=0,则将P端和N端的MSB子阵列或LSB子阵列中的短接LSB电容的下极板断开,并将该断开的N端电容接到Gnd同时将断开的P端电容保持悬浮,从而在子阵列上极板产生的差分电压变化量为1/2N ref,接着进行P端和N端产生的电压余量的最后一次比较,得到LSB位的码值;
根据获得的MSB位至LSB位的码值,得到N bit数字码由SAR逻辑单元输出,转换结束。
本发明采用上述技术方案,能产生如下技术效果:
本发明提出了一种适用于低电压SAR ADC设计的节能开关切换电路及其方法,该切换方法将MSB分裂结构与合并分离技术相结合,使得开关切换能量相比于传统切换方法减少了99.76%,同时避免了第三参考电平的使用,这一特性尤其适合低电压ADC设计。此外,在LSB位采用浮置电容技术使得DAC电容阵列的面积在传统开关算法基础上降低了75%。通过仿真得到差分非线性DNL和积分非线性INL分别为0.27LSB和0.21LSB,证明此切换算法能够实现良好的线性度,能够兼具能量及线性度的优势。
附图说明
图1本发明适用于低电压SAR ADC设计的节能开关切换电路的电路示意图。
图2、图2(a)至图2(d)为本发明实施例中4bit开关切换过程示意图。
图3为本发明实施例中4bit SAR ADC余量建立曲线图。
图4为本发明实施例中不同开关算法能量对比图。
图5为本发明所提出开关算法的DNL、INL示意图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
如图1所示,本发明设计了一种适用于低电压SAR ADC设计的节能开关切换电路,采用MSB分裂结构结合合并分裂MAS技术和LSB悬置电容技术实现节能切换算法的SAR ADC整体架构,其主要包括:P端采样开关101、N端采样开关102、DAC阵列、P端开关阵列107和N端开关阵列108、比较器109、SAR逻辑单元110,其中DAC阵列包括P端MSB子阵列103、P端LSB子阵列104、N端MSB子阵列105、N端LSB子阵列106;其中,每个子阵列都包括一个电容取值分别为64C、32C、16C、8C、4C、2C、C、C的二进制电容单元。
并且,所述P端MSB子阵列103和P端LSB子阵列104的上极板通过P端采样开关101与输入信号Vip相连,同时P端MSB子阵列103和P端LSB子阵列104的上极板连接比较器109的正输入端,且P端MSB子阵列103和P端LSB子阵列104的下极板通过P端开关阵列107分别与参考电平Vref和Gnd相连;所述N端MSB子阵列105、N端LSB子阵列106的上极板通过N端采样开关102与输入信号Vin相连,同时N端MSB子阵列105、N端LSB子阵列106的上极板连接比较器109的负输入端,且N端MSB子阵列105、N端LSB子阵列106的下极板通过N端开关阵列108分别与参考电平Vref和Gnd相连;
并且,比较器109的输出端与SAR逻辑单元110的输入端相连,SAR逻辑单元110的控制信号输出端分别与P端开关阵列107和N端开关阵列108相连,及SAR逻辑单元110的数字码输出端产生输出Dout信号。
基于上述切换电路,本发明提出还提出一种适用于低电压SAR ADC设计的节能开关切换方法,具体包括以下步骤:
步骤1:采样阶段,输入信号Vip和Vin分别通过P端采样开关101和N端采样开关102采样到P端MSB子阵列103和P端LSB子阵列104的上极板,同时P端MSB子阵列103和P端LSB子阵列104的下极板通过P端开关阵列107分别复位到Vref和Gnd,N端MSB子阵列105和N端LSB子阵列106的下极板通过N端开关阵列108分别复位到Gnd和Vref;
步骤2:采样阶段结束后,将DAC阵列中子阵列的上极板与所连接的P端采样开关101或N端采样开关102断开,然后直接将DAC阵列上极板采样到的差分输入信号进行比较,获得最高位MSB位的码值:若输入信号Vip>Vin即MSB=1,则将P端MSB子阵列103的下极板与N端MSB子阵列105的下极板短接在一起,此时在子阵列的上极板产生的电压变化量为-1/2Vref;若输入信号Vip<Vin即MSB=0,则将P端LSB子阵列104的下极板与N端LSB子阵列106的下极板短接在一起,此时在子阵列上极板产生的差分电压变化量为1/2Vref,此时得到最高位MSB位的码值。
步骤3:根据MSB位的码值进行上述开关切换后,进行DAC阵列上极板的P端和N端所产生的电压余量的第二次比较得到MSB-1位的码值,具体如下:
接着进行第二次比较得到MSB-1位的码值,根据提出的开关切换方法,第二次的开关切换方式由当前的电容阵列状态即MSB位的码值以及本次的比较结果即MSB-1位的码值决定。
若MSB=1,则根据MSB-1位的码值分为以下两种情况:若输入信号Vip-Vin>1/2Vref即MSB-1=1,将P端和N端的MSB子阵列中的最高位电容从短接状态断开,然后将该断开的P端最高位电容接到Gnd,N端最高位电容接到Vref,从而在子阵列上极板产生的差分电压变化量为-1/4ref;若输入信号Vip-Vin<1/2Vref即MSB-1=0,将P端和N端的LSB子阵列中的最高位电容短接,从而在子阵列上极板产生的差分电压变化量为1/4ref;
若MSB=0,则根据MSB-1位的码值分为以下两种情况:若输入信号Vip-Vin>-1/2Vref即MSB-1=1,将P端和N端的MSB子阵列中的最高位电容短接,从而在子阵列上极板产生的差分电压变化量为-1/4ref;若输入信号Vip-Vin<-1/2Vref即MSB-1=0,将P端和N端的LSB子阵列中的最高位电容从短接状态断开,然后将断开的P端和N端子阵列的下极板分别接到Vref和Gnd电平,从而在子阵列上极板产生的差分电压变化量为1/4ref,接下来进行下一次比较;
然后,根据当前的子阵列下极板的状态和本次P端和N端所产生的电压余量的比较结果,对P端MSB子阵列103和N端MSB子阵列105中MSB-1位后面位的电容进行逐次的电容开关切换,直到得到LSB+1位的码值;即而后所有位的电容开关切换方式都由当前的子阵列下极板的状态和本次的比较结果决定,其机制与上述过程类似,直到得到LSB+1位的码值。
步骤4:根据LSB+1位的码值来进行采用LSB电容悬浮的方式的最后一次开关切换,得到LSB位的码值:
根据本发明的开关切换方法,最后一次的开关切换采用LSB电容悬浮的方式,若LSB+1=1,则将P端和N端的MSB子阵列或LSB子阵列中的短接LSB电容的下极板断开,将该断开的P端电容接到Gnd同时将断开的N端电容保持悬浮,从而在电容阵列上极板产生的差分电压变化量为-1/2N ref;若LSB+1=0,则将P端和N端的MSB子阵列或LSB子阵列中的短接LSB电容的下极板断开,将该断开的N端电容接到Gnd同时将断开的P端电容保持悬浮,从而在电容阵列上极板产生的差分电压变化量为1/2N ref,接着进行P端和N端产生的电压余量的最后一次比较,得到LSB位的码值;
最后,根据获得的MSB位至LSB位的码值,得到N bit数字码由SAR逻辑单元输出,转换结束。
为了验证本发明能够有效实现开关能量的大幅降低,下述列举一个验证例进行说明。以下将结合附图2,对本发明的技术方案及有益效果进行详细说明,所举实例只用于解释本发明,并非用于限定本发明的范围。
以图2所示4bit SAR ADC转换为例,首先是采样阶段,输入信号Vip和Vin分别通过P端采样开关101和N端采样开关102采样到P端和N端子阵列上极板,同时,P端MSB子阵列103和P端LSB子阵列104下极板通过P端开关阵列107分别复位到Vref和Gnd,N端MSB子阵列105和N端LSB子阵列106下极板通过N端开关阵列108分别复位到Gnd和Vref;
采样阶段结束后,电容阵列上极板与连接的P端采样开关101或N端采样开关102断开,首先进行MSB位的比较,若Vip>Vin即MSB=1,则将P端MSB子阵列103的下极板与N端MSB子阵列105的下极板一一对应短接在一起,此时在子阵列上极板产生的电压变化量为-1/2Vref;若Vip<Vin即MSB=0,则将P端LSB子阵列104的下极板与N端LSB子阵列106的下极板一一对应短接在一起,此时在电容阵列上极板产生的差分电压变化量为1/2Vref;本次开关切换产生的能量由式(1)给出:
式中,C表示单位电容,Vref表示参考电平。
上式表明第一次开关切换过程中能量由电容阵列反馈给了参考电平。接着进行第二次比较得到MSB-1位,根据本发明提出的开关切换方法,第二次的开关切换方式由当前的电容阵列状态即MSB位的码值以及本次的比较结果即MSB-1位的码值决定。若MSB=1,则根据MSB-1的码值分为如图2(a)和图2(b)所示的两种情况:若Vip-Vin>1/2Vref即MSB-1=1,将MSB子阵列中的最高位电容从短接状态断开,然后将断开的P端和N端电容下极板分别接到Gnd和Vref电平,从而在电容阵列上极板产生的差分电压变化量为-1/4ref,如图2(a)所示;若Vip-Vin<1/2Vref即MSB-1=0,将P端和N端的LSB子阵列中的最高位电容短接状态,从而在电容阵列上极板产生的差分电压变化量为1/4ref,如图2(b)所示;
接着进行第三次比较得到MSB-2位,根据提出的开关切换方法,最后一次的开关切换采用LSB电容悬浮的方式,根据MSB-2位的码值对图2(a)、图2(b)的切换方式进行说明:如图2(a)所示,若Vip-Vin>3/4Vref即MSB-2=1,则将MSB子阵列中的LSB电容的短接下极板断开,P端电容接到Gnd,N端电容保持悬浮,从而在电容阵列上极板产生的差分电压变化量为-1/8ref;若Vip-Vin<3/4Vref即MSB-2=0,则将MSB子阵列中的LSB电容的短接下极板断开,N端电容接到Gnd,P端电容保持悬浮,从而在电容阵列上极板产生的差分电压变化量为1/8ref;如图2(b)所示,若Vip-Vin>1/4Vref即MSB-2=1,则将LSB子阵列中的LSB电容的短接下极板断开,P端电容接到Gnd,N端电容保持悬浮,从而在电容阵列上极板产生的差分电压变化量为-1/8ref;若Vip-Vin<1/4Vref即MSB-2=0,则将LSB子阵列中的LSB电容的短接下极板断开,N端电容接到Gnd,P端电容保持悬浮,从而在电容阵列上极板产生的差分电压变化量为1/8ref;其它情况分别如图2(c)、图2(d)所示,切换方式与图2(a)、图2(b)类似,不作具体赘述;接着进行最后一次比较得到LSB位码值,最终得到的4bit码值由SAR逻辑单元输出,转换结束。
如图3所示,为本发明验证例4bit SAR ADC的余量建立曲线图,表明本开关算法在整个转换过程中保持共模恒定,最后一位的共模变化为1/2N Vref,可忽略其影响。如图4所示,将本发明与现有的先进开关算法的能量消耗做了对比示意图,结果表明,本发明所提出的开关算法能量为3.21CV2 ref ,与Monotonic(255.5CV2 ref),Vcm-based(170.2CV2 ref),Tri-level(85.1CV2 ref),Rahimi(42.4CV2 ref),Floating(14.2CV2 ref)算法相比具有明显的能量优势。为考量线性度做了DNL、INL的仿真,如图5所示,显示其DNL、INL分别为0.27LSB、0.21LSB,表明本发明提出的开关切换方法具有良好的线性度。
综上,本发明可将MSB分裂结构与合并分离技术相结合,使得开关切换能量相比于传统切换算法减少了99.76%,同时避免了第三参考电平的使用,这一特性尤其适合低电压ADC设计。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (3)
1.一种适用于低电压SAR ADC设计的节能开关切换电路,其特征在于,包括:P端采样开关(101)、N端采样开关(102)、DAC阵列、P端开关阵列(107)和N端开关阵列(108)、比较器(109)、SAR逻辑单元(110),其中DAC阵列包括P端MSB子阵列(103)、P端LSB子阵列(104)、N端MSB子阵列(105)、N端LSB子阵列(106);
所述P端MSB子阵列(103)和P端LSB子阵列(104)的上极板通过P端采样开关(101)与输入信号Vip相连,同时P端MSB子阵列(103)和P端LSB子阵列(104)的上极板连接比较器(109)的正输入端,且P端MSB子阵列(103)和P端LSB子阵列(104)的下极板通过P端开关阵列(107)分别与参考电平Vref和Gnd相连;所述N端MSB子阵列(105)、N端LSB子阵列(106)的上极板通过N端采样开关(102)与输入信号Vin相连,同时N端MSB子阵列(105)、N端LSB子阵列(106)的上极板连接比较器(109)的负输入端,且N端MSB子阵列(105)、N端LSB子阵列(106)的下极板通过N端开关阵列(108)分别与参考电平Vref和Gnd相连;
并且,比较器(109)的输出端与SAR逻辑单元(110)的输入端相连,SAR逻辑单元(110)的控制信号输出端分别与P端开关阵列(107)和N端开关阵列(108)相连,及SAR逻辑单元(110)的数字码输出端产生输出Dout信号。
2.根据权利要求1所述适用于低电压SAR ADC设计的节能开关切换电路,其特征在于:所述DAC阵列中每个子阵列均包括一个电容取值分别为64C、32C、16C、8C、4C、2C、C、C的二进制电容单元。
3.一种基于上述任一项权利要求所述适用于低电压SAR ADC设计的节能开关切换电路的切换方法,其特征在于,包括以下步骤:
步骤1:采样阶段,输入信号Vip和Vin分别通过P端采样开关(101)和N端采样开关(102)采样到P端MSB子阵列(103)和P端LSB子阵列(104)的上极板,同时P端MSB子阵列(103)和P端LSB子阵列(104)的下极板通过P端开关阵列(107)分别复位到Vref和Gnd,N端MSB子阵列(105)和N端LSB子阵列(106)的下极板通过N端开关阵列(108)分别复位到Gnd和Vref;
步骤2:采样阶段结束后,将DAC阵列上极板与所连接的P端采样开关(101)或N端采样开关(102)断开,将DAC阵列上极板采样到的差分输入信号进行比较,获得MSB位的码值:若输入信号Vip>Vin即MSB=1,则将P端MSB子阵列(103)的下极板与N端MSB子阵列(105)的下极板短接在一起,此时在子阵列的上极板产生的电压变化量为-1/2Vref;若输入信号Vip<Vin即MSB=0,则将P端LSB子阵列(104)的下极板与N端LSB子阵列(106)的下极板短接在一起,此时在子阵列上极板产生的差分电压变化量为1/2Vref;
步骤3:根据MSB位的码值进行上述开关切换后,进行DAC阵列上极板P端和N端所产生的电压余量的第二次比较得到MSB-1位的码值:
若MSB=1,则根据MSB-1位的码值分为以下两种情况:若输入信号Vip-Vin>1/2Vref即MSB-1=1,将P端和N端的MSB子阵列中的最高位电容从短接状态断开,然后将该断开的P端最高位电容接到Gnd,N端最高位电容接到Vref,从而在子阵列上极板产生的差分电压变化量为-1/4ref;若输入信号Vip-Vin<1/2Vref即MSB-1=0,将P端和N端的LSB子阵列中的最高位电容短接,从而在电子阵列上极板产生的差分电压变化量为1/4ref;
若MSB=0,则根据MSB-1位的码值分为以下两种情况:若输入信号Vip-Vin>-1/2Vref即MSB-1=1,将P端和N端的MSB子阵列中的最高位电容短接,从而在子阵列上极板产生的差分电压变化量为-1/4ref;若输入信号Vip-Vin<-1/2Vref即MSB-1=0,将P端和N端的LSB子阵列中的最高位电容从短接状态断开,然后将该断开的P端最高位电容接到Vref,断开的N端最高位电容接到Gnd,从而在子阵列上极板产生的差分电压变化量为1/4ref;
依次根据当前的子阵列下极板的状态和本次P端和N端所产生的电压余量的比较结果,对P端MSB子阵列(103)和N端MSB子阵列(105)中MSB-1位及后面的电容进行逐次的电容开关切换,直到得到LSB+1位的码值;
步骤4:根据LSB+1位的码值来进行采用LSB电容悬浮方式的最后一次开关切换,得到LSB位的码值:若LSB+1=1,则将P端和N端的MSB子阵列或LSB子阵列中的短接LSB电容的下极板断开,并将该断开的P端电容接到Gnd同时将断开的N端电容保持悬浮,从而在子阵列上极板产生的差分电压变化量为-1/2Nref;若LSB+1=0,则将P端和N端的MSB子阵列或LSB子阵列中的短接LSB电容的下极板断开,并将该断开的N端电容接到Gnd同时将断开的P端电容保持悬浮,从而在子阵列上极板产生的差分电压变化量为1/2Nref,接着进行P端和N端产生的电压余量的最后一次比较,得到LSB位的码值;
根据获得的MSB位至LSB位的码值,得到N bit数字码由SAR逻辑单元输出,转换结束。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911080864.8A CN110995269B (zh) | 2019-11-07 | 2019-11-07 | 一种适用于低电压sar adc设计的节能开关切换电路及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911080864.8A CN110995269B (zh) | 2019-11-07 | 2019-11-07 | 一种适用于低电压sar adc设计的节能开关切换电路及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110995269A CN110995269A (zh) | 2020-04-10 |
CN110995269B true CN110995269B (zh) | 2022-11-18 |
Family
ID=70083447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911080864.8A Active CN110995269B (zh) | 2019-11-07 | 2019-11-07 | 一种适用于低电压sar adc设计的节能开关切换电路及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110995269B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022120559A1 (zh) * | 2020-12-08 | 2022-06-16 | 深圳市汇顶科技股份有限公司 | 逐次逼近寄存器型模数转换器及相关芯片及电子装置 |
CN112913144B (zh) * | 2021-01-12 | 2023-12-29 | 北京苹芯科技有限公司 | 用于差分输出电压的模数转换器以及模数转换方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110198169A (zh) * | 2019-05-09 | 2019-09-03 | 东南大学 | 一种适用于sar adc的自适应预测型低功耗开关方法 |
CN110380730A (zh) * | 2019-07-04 | 2019-10-25 | 东南大学 | 一种应用于低电压sar adc的电容阵列开关方法 |
-
2019
- 2019-11-07 CN CN201911080864.8A patent/CN110995269B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110198169A (zh) * | 2019-05-09 | 2019-09-03 | 东南大学 | 一种适用于sar adc的自适应预测型低功耗开关方法 |
CN110380730A (zh) * | 2019-07-04 | 2019-10-25 | 东南大学 | 一种应用于低电压sar adc的电容阵列开关方法 |
Non-Patent Citations (1)
Title |
---|
基于新型电容阵列切换方式的10位低功耗SAR ADC;孙甜甜;《电子设计工程》;20170120(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN110995269A (zh) | 2020-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109039332B (zh) | 一种逐次逼近型模数转换器及其低功耗开关算法 | |
CN105391451B (zh) | 一种逐次逼近型模数转换器及其模数转换时开关切换方法 | |
CN105553479B (zh) | 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法 | |
US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
US20180269893A1 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
TWI521887B (zh) | 連續近似式類比數位轉換器 | |
CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
CN112367084B (zh) | 一种基于终端电容复用的逐次逼近型模数转换器量化方法 | |
CN104967451A (zh) | 逐次逼近型模数转换器 | |
WO2018053788A1 (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
CN110380730B (zh) | 一种应用于低电压sar adc的电容阵列开关方法 | |
CN110995269B (zh) | 一种适用于低电压sar adc设计的节能开关切换电路及其方法 | |
CN111641413A (zh) | 一种高能效sar adc的电容阵列开关方法 | |
CN111786675B (zh) | 一种基于动态追踪的电荷共享式模数转换器量化方法 | |
CN111371457A (zh) | 一种模数转换器及应用于sar adc的三电平开关方法 | |
CN108111171B (zh) | 适用于差分结构逐次逼近型模数转换器单调式开关方法 | |
CN108880553B (zh) | 低功耗自适应交替的逐次逼近型模数转换器及控制方法 | |
CN110661530A (zh) | 一种模数转换器及其基于码字重组的量化方法 | |
CN112332846B (zh) | 一种基于电荷回收的低电压sar adc开关切换方法 | |
CN112272027A (zh) | 一种逐次逼近模数转换器及电容开关切换方法 | |
CN110266312B (zh) | 一种应用于sar adc的dac开关方法 | |
CN112968704B (zh) | 基于暂态电容切换方式的逐次逼近型模数转换器量化方法 | |
CN109039338B (zh) | 差分电容阵列及其开关切换方法 | |
TW201332300A (zh) | 連續近似式類比數位轉換器 | |
CN109936370B (zh) | 一种应用于sar adc的低功耗开关算法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |