CN109936370A - 一种应用于sar adc的低功耗开关算法 - Google Patents
一种应用于sar adc的低功耗开关算法 Download PDFInfo
- Publication number
- CN109936370A CN109936370A CN201910160150.1A CN201910160150A CN109936370A CN 109936370 A CN109936370 A CN 109936370A CN 201910160150 A CN201910160150 A CN 201910160150A CN 109936370 A CN109936370 A CN 109936370A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- voltage
- ref
- capacitor array
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种应用于SAR ADC的低功耗开关算法,采用的DAC电容阵列分为正负两端相等的正端和负端电容阵列,每个电容阵列包括N‑2个符合二进制关系的电容和一个dummy电容;所述全部电容均无分裂结构,且每个电容连接参考电压或GND或共模电压;所述最高位电容在参考电平复位状态时下极板连接GND,其余电容在参考电平复位状态时下极板连接参考电压;对于一个输入信号,经过N比特的SAR ADC的转换后,得到数字码。本发明不需要引入额外复杂结构,同时减小了比较器的失调,节省了电容面积。
Description
技术领域
本发明涉及一种应用于SAR ADC的低功耗开关算法,属于SAR ADC的电容型DAC技术领域。
背景技术
模数转换器是移动设备、手持医疗诊断设备和无线传感器等场合的关键模块,将输入模拟信号转化为数字信号以便进行处理。由于CMOS工艺特征尺寸不断减小带来的低电源电压以及供电的电池限制,传感器网络节点在低电压和低功耗条件下的工作是不可避免的。这种情况下,SAR ADC因为其结构中的有源器件很少以及对模拟电路要求不高,非常适合低电压和低功耗的工作场合。在整个SAR ADC结构中,电容型DAC网络是一个重要部分,降低DAC上的功耗可以明显改善SAR ADC的总功耗,一个有效的方法就是对电容开关算法进行优化。
近年来,许多开关算法被提出,大大降低了转换过程中电容阵列上消耗的能量。在已有的研究中,虽然DAC上消耗的能量已经可以降到较低水平,但专注于降低DAC的功耗往往在其他方面做出了牺牲,如采用复杂的电容阵列结构、DAC输出端共模电压发生较大变化,使比较器产生动态失调,直接降低ADC的ENOB、SFDR等各项性能指标等。因此,继续深入研究优质的低功耗开关算法显得很有意义。
发明内容
本发明所要解决的技术问题在于优化已有的开关算法,降低电容DAC的功耗,提供一种应用于SAR ADC的低功耗开关算法,在简单的二进制电容阵列结构上使得DAC功耗达到了很低的水平,同时在低功耗的基础上使DAC输出端共模电压几乎保持不变,减小了比较器的失调。
本发明具体采用以下技术方案解决上述技术问题:
一种应用于SAR ADC的低功耗开关算法,包括:
所述方法采用的DAC电容阵列分为正负两端相等的正端和负端电容阵列,每个电容阵列包括N-2个符合二进制关系的电容Ci和一个dummy电容Cu,其中i=1,2,…,N-2;所述全部电容均无分裂结构,且每个电容连接参考电压Vref或GND或共模电压Vcm,其中Vcm=Vref/2;所述最高位电容CN-2在参考电平复位状态时下极板连接GND,其余电容在参考电平复位状态时下极板连接参考电压Vref;
对于一个输入信号,经过N比特的SAR ADC的转换后,得到DNDN-1……D2D1的数字码,包括如下步骤:
步骤一:采样阶段
此阶段,保持每个电容阵列中最高位电容CN-2的下极板连接GND,其余电容的下极板均连接参考电压Vref;并且,通过正端和负端电容阵列的上极板进行电压采样,将正端电容阵列所有电容的上极板连接正端输入电压Vip,将负端电容阵列所有电容的上极板连接负端输入电压Vin,采样得到一对Vip、Vin的瞬态电压值;
步骤二:转换阶段,确定DN、DN-1位
对获取的正端采样电压和负端采样电压进行一次比较,得出结果为DN。
根据DN的值,对得到的DN-1进行分别讨论:
情况一:若DN=1,则将正端电容阵列中除最高位电容CN-2之外的所有电容下极板的连接电压从参考电压Vref转到Vcm,将负端电容阵列中的最高位电容CN-2下极板的连接电压从GND转到Vcm,使整个DAC电容阵列的差分电压减少Vref/2,再对正端采样电压和负端采样电压的差值和Vref/2进行比较,得出DN-1,进入步骤三;
情况二:若DN=0,则将正端电容阵列中的最高位电容CN-2下极板的连接电压从GND转到Vcm,将负端电容阵列中除最高位电容CN-2之外的所有电容下极板的连接电压从参考电压Vref转到Vcm,使整个DAC电容阵列的差分电压增加Vref/2,再对正端采样电压和负端采样电压的差值和-Vref/2进行比较,得出DN-1,进入步骤三;
步骤三:转换阶段,确定DN-2位
根据得出的DN、DN-1,依据DNDN-1的不同值分不同的情况来确定DN-2:
情况一:若DNDN-1=11,将正端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到GND,将负端电容阵列中的最高位电容CN-2下极板的连接电压从Vcm转到Vref,将负端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/4,再对正端采样电压和负端采样电压的差值和3Vref/4进行比较,得出DN-2,进入步骤四;
情况二:若DNDN-1=10,将正端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到Vref,将负端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/4,再对正端采样电压和负端采样电压的差值和Vref/4进行比较,得出DN-2,进入步骤四;
情况三:若DNDN-1=01,将正端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,将负端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到Vref,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/4,再对正端采样电压和负端采样电压的差值和-Vref/4进行比较,得出DN-2,进入步骤四;
情况四:若DNDN-1=00,将正端电容阵列中的最高位电容CN-2下极板的连接电压从Vcm转到Vref,将正端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,将负端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/4,再对正端采样电压和负端采样电压的差值和-3Vref/4进行比较,得出DN-2,进入步骤四;
步骤四:转换阶段,确定DN-3到D2位;
根据得到的DN-2的不同值分不同的情况来确定DN-3:
情况一:若DN-2=1,将正端电容阵列中的CN-4下极板的连接电压从Vcm转到GND,将负端电容阵列中的CN-4下极板的连接电压从Vcm转到Vref,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/8,再对正负电容阵列的上极板电压进行一次比较,得出DN-3;
情况二:若DN-2=0,将正端电容阵列中的CN-4下极板的连接电压从Vcm转到Vref,将负端电容阵列中的CN-4下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/8,再对正负电容阵列的上极板电压进行一次比较,得出DN-3;
并且,采用与确定DN-3位相同的方法,根据前一次比较的结果修改电容下极板的连接,确定DN-4到D2位;
步骤五:转换阶段,确定D1位
根据得到的D2的不同值分不同的情况来确定D1;
情况一:若D2=1,将正端电容阵列中dummy电容Cu下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/2N-1,再对正负电容阵列的上极板电压进行一次比较,得出D1;
情况二:若D2=0,将负端电容阵列中dummy电容Cu下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/2N-1,再对正负电容阵列的上极板电压进行一次比较,得出D1。
进一步地,作为本发明的一种优选技术方案:所述方法中电容Ci和dummy电容Cu的电容值大小为:
Ci=2i-1C
Cu=C
其中,C为选取的单位电容的值。
本发明采用上述技术方案,能产生如下技术效果:
本发明提供的应用于SAR ADC的低功耗开关算法,该算法在前两步的AD转换中不消耗能量,最终能使SAR ADC转换过程中DAC电容阵列上的功耗达到很低的水平,同时在转换过程中除最后一步外正负两侧电容阵列均同时切换,使DAC输出端的共模电压几乎保持不变,减小了比较器的失调。相对于现有技术,本发明具有如下优点:
1、使用了简单的普通二进制电容阵列使DAC的功耗达到了很低水平,没有引入分裂电容、联合电容等复杂结构;
2、通过正负端的电容共同操作,整个DAC的输出共模电平变化在一个LSB以内,大大减小了比较器失调的变化,从而提高了SAR ADC的性能;
3、整个电容阵列所需的电容大小比大多数开关算法要小,对于N bit的AD转换,每个电容阵列仅需2N-2C的总电容,节省了电容面积。
附图说明
图1为本发明提出的开关算法用到的SAR ADC电容阵列结构图。
图2为本发明提出的应用于SAR ADC的低功耗开关算法电容开关流程图。
图3为本发明提出的开关算法用到的5bit SAR ADC的电容阵列结构图。
图4为本发明提出的应用于5bit SAR ADC的低功耗开关算法的示意图。
图5为本发明提出的应用于5bit SAR ADC的低功耗开关算法的波形图。
图6为本发明提出的应用于10bit SAR ADC的低功耗开关算法的能量分布图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
本发明提供一种应用于SAR ADC的低功耗电容开关算法,使得电容型DAC在转换过程中功耗尽可能小。下面结合该电容阵列进一步说明所提出的低功耗开关算法的工作过程。
如图1所示,为本发明提出的开关算法用到的一个N bit SAR ADC的电容阵列图,所用到的DAC电容阵列为常见的普通二进制电容阵列。从图1中可以看出,对N比特的SARADC,整个电容阵列分为正负两端相等的两个正端和负端电容阵列,每个电容阵列包括N-2个符合二进制关系的电容Ci和一个dummy电容Cu,其中i=1,2,…,N-2;所有电容均无分裂结构。具体为:
Ci=2i-1C
Cu=C
其中,C为选取的单位电容的值。
所述整个电容阵列中每个电容可接参考电压Vref或GND或共模电压Vcm三种电平,且Vcm=Vref/2。在参考电平复位状态下,两个电容阵列的连接方式相同。在每个电容阵列中,最高位电容CN-2在参考电平复位状态时下极板连接GND,其余电容在参考电平复位状态时下极板连接参考电压Vref。
对于一个输入信号,经过N比特的SAR ADC的转换后,得到DNDN-1……D2D1的数字码,包括如下步骤:
步骤一:采样阶段
此阶段,每个电容阵列中保持最高位电容下极板连接GND,其余电容下极板均连接参考电压Vref,两个电容阵列下极板的连接情况相同。两个电容阵列的上极板进行电压采样,正端电容阵列所有电容的上极板连接正端输入电压Vip,负端电容阵列所有电容的上极板连接负端输入电压Vin,采样得到一对Vip、Vin的瞬态电压值;
步骤二:转换阶段,确定DN、DN-1位
采样结束后,直接对获取的正端采样电压和负端采样电压进行一次比较,得出结果为DN。所述DN代表第一次比较的结果,即第一位数字码,可以为0或1。DN为1代表正端采样电压大于负端采样电压,DN为0代表正端采样电压小于负端采样电压;根据DN的值,对接下来的情况分别讨论:
情况一:若DN=1,则将正端电容阵列中除最高位电容CN-2之外的所有电容下极板的连接电压从Vref转到Vcm,将负端电容阵列中的最高位电容CN-2下极板的连接电压从GND转到Vcm,使整个DAC电容阵列的差分电压减少Vref/2,对正端采样电压和负端采样电压的差值和Vref/2进行比较,得出DN-1,进入步骤三;
情况二:若DN=0,则将正端电容阵列中的最高位电容CN-2下极板的连接电压从GND转到Vcm,将负端电容阵列中除最高位电容CN-2之外的所有电容下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压增加Vref/2,再对正端采样电压和负端采样电压的差值和-Vref/2进行比较,得出DN-1,进入步骤三;
步骤三:转换阶段,确定DN-2位
在得出DNDN-1后,根据DNDN-1的不同值分不同的情况来确定DN-2:
情况一:若DNDN-1=11,将正端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到GND,将负端电容阵列中的最高位电容CN-2下极板的连接电压从Vcm转到Vref,将负端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/4,再对正端采样电压和负端采样电压的差值和3Vref/4进行比较,得出DN-2,进入步骤四;
情况二:若DNDN-1=10,将正端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到Vref,将负端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/4,再对正端采样电压和负端采样电压的差值和Vref/4进行比较,得出DN-2,进入步骤四;
情况三:若DNDN-1=01,将正端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,将负端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到Vref,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/4,再对正端采样电压和负端采样电压的差值和-Vref/4进行比较,得出DN-2,进入步骤四;
情况四:若DNDN-1=00,将正端电容阵列中的最高位电容CN-2下极板的连接电压从Vcm转到Vref,将正端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,将负端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/4,再对正端采样电压和负端采样电压的差值和-3Vref/4进行比较,得出DN-2,进入步骤四;
步骤四:转换阶段,确定DN-3到D2位
在得出DN-2后,根据DN-2的不同值分不同的情况来确定DN-3:
情况一:若DN-2=1,将正端电容阵列中的CN-4下极板的连接电压从Vcm转到GND,将负端电容阵列中的CN-4下极板的连接电压从Vcm转到Vref,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/8,再对正负电容阵列的上极板电压进行一次比较,得出DN-3;
情况二:若DN-2=0,将正端电容阵列中的CN-4下极板的连接电压从Vcm转到Vref,将负端电容阵列中的CN-4下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/8,再对正负电容阵列的上极板电压进行一次比较,得出DN-3;
采用与上述确定DN-3位相同的方法,根据比较器的结果修改依次之后的电容下极板连接,确定DN-4到D2位;
步骤五:转换阶段,确定D1位
在得出D2后,根据D2的不同值分不同的情况来确定D1:
情况一:若D2=1,将正端电容阵列中dummy电容Cu下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/2N-1,再对正负电容阵列的上极板电压进行一次比较,得出D1;
情况二:若D2=0,将负端电容阵列中dummy电容Cu下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/2N-1,再对正负电容阵列的上极板电压进行一次比较,得出D1。
如图2所示,为本发明提出的应用于SAR ADC的低功耗电容开关算法流程图,图中给出的是正端采样电压大于负端采样电压的一种情况,即DN=1时的情况,而正端采样电压小于负端采样电压条件下的流程图与之同理,本实施中附图不对其进行说明。
为了验证本发明方法能够有效减小了比较器的失调,本发明给出一个验证例进行说明。具体如下:
如图3所示,为一个本发明提出的开关算法用到的5bit SAR ADC的电容阵列图,即将图1的电容阵列的N=5时的情况,为普通的二进制电容阵列结构,每个电容都由单位电容并联而成。C3、C2、C1、Cu四个电容的大小从高位到低位依次是4C,2C,C,C,其中C为选取的单位电容的值。
如图4所示,为本发明提出的应用于5bit SAR ADC的低功耗开关算法的实际转换示意图,其为正端采样电压大于负端采样电压的情况示意图,即D5=1的情况,正端采样电压小于负端采样电压的情况与之同理,本实施例的图4中不对其进行说明。对于一个输入信号,经过5比特的SAR ADC的转换后,得到D5D4D3D2D1的数字码。从图4中可以看出整个算法的一个流程具体为:
步骤一:采样阶段。此阶段,每个电容阵列中最高位电容C3下极板连接GND,其余电容下极板均连接参考电压Vref,两个电容阵列下极板的连接情况相同。两个电容阵列的上极板进行电压采样,正端电容阵列所有电容的上极板连接正端输入电压Vip,负端电容阵列所有电容的上极板连接负端输入电压Vin,采样得到一对Vip和Vin的瞬态电压值。
步骤二:转换阶段,确定D5、D4。采样结束后,直接对获取的正端采样电压和负端采样电压进行一次比较,得出结果为D5。D5的值会影响到D4的判定:
情况一:D5=1,则将正端电容阵列中C2、C1、Cu下极板的连接电压从Vref转到Vcm,其中Vcm=Vref/2,将负端电容阵列中的C3下极板的连接电压从GND转到Vcm,其中Vcm=Vref/2,使整个DAC电容阵列的差分电压减少Vref/2,再对正端采样电压和负端采样电压的差值和Vref/2进行比较,得出D4,进入步骤三。
情况二:D5=0,则将正端电容阵列中C3下极板的连接电压从GND转到Vcm,将负端电容阵列中C2、C1、Cu下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压增加Vref/2,再对正端采样电压和负端采样电压的差值和-Vref/2进行比较,得出D4,进入步骤三。
步骤三:转换阶段,确定D3。D5、D4的值会影响到D3的判定:
情况一:D5D4=11,将正端电容阵列中C2下极板的连接电压从Vcm转到GND,将负端电容阵列中C3下极板的连接电压从Vcm转到Vref,将负端电容阵列中C1、Cu下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/4,再对正端采样电压和负端采样电压的差值和3Vref/4进行比较,得出D3,进入步骤四。
情况二:D5D4=10,将正端电容阵列中C2下极板的连接电压从Vcm转到Vref,将负端电容阵列中C1、Cu下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/4,再对正端采样电压和负端采样电压的差值和Vref/4进行比较,得出D3,进入步骤四。
情况三:D5D4=01,将正端电容阵列中C1、Cu下极板的连接电压从Vref转到Vcm,将负端电容阵列中C2下极板的连接电压从Vcm转到Vref,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/4,再对正端采样电压和负端采样电压的差值和-Vref/4进行比较,得出D3,进入步骤四。
情况四:D5D4=00,将正端电容阵列中C3下极板的连接电压从Vcm转到Vref,将正端电容阵列中C1、Cu下极板的连接电压从Vref转到Vcm,将负端电容阵列中C2下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/4,再对正端采样电压和负端采样电压的差值和-3Vref/4进行比较,得出D3,进入步骤四。
步骤四:转换阶段,确定D2。D2的确定与D3有关,若D3=1,将正端电容阵列中C1下极板的连接电压从Vcm转到GND,将负端电容阵列中C1下极板的连接电压从Vcm转到Vref,使整个DAC的差分电压在原来的基础上减少Vref/8,再对正负电容阵列的上极板电压进行一次比较,得出D2;若D3=0,将正端电容阵列中C1下极板的连接电压从Vcm转到Vref,将负端电容阵列中C1下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/8,再对正负电容阵列的上极板电压进行一次比较,得出D2。
步骤五:转换阶段,确定D1。D1的确定与D2有关,若D2=1,将正端电容阵列中dummy电容Cu下极板的连接电压从Vcm转到GND,使整个DAC的差分电压在原来的基础上减少Vref/16,再对正负电容阵列的上极板电压进行一次比较,得出D1;若D2=0,将负端电容阵列中dummy电容Cu下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/16,再对正负电容阵列的上极板电压进行一次比较,得出D1。
如图5所示,为本发明提出的应用于5bit SAR ADC的低功耗开关算法的波形图,其中正端采样电压大于负端采样电压,而正端采样电压小于负端采样电压的情况与之类似。可以看出除了最后一步转换,DAC电容阵列输出端的共模电压均保持不变。
如图6所示,为本发明提出的应用于10bit SAR ADC的低功耗开关算法的功耗分布图。从图6中可以看出,本发明提出的开关算法功耗很低,只有相对于“set anddown”、“Vcm-based”、“new tri-level”、“Vcm-based monotonic”等已有开关算法在功耗方面有明显降低。此外,相比于“new tri-level”、“Vcm-based monotonic”算法,本发明提出的开关算法在电容切换过程中DAC输出端的共模电压几乎不变,减小了比较器的失调。
综上,本发明的开关算法,在前两步的AD转换中不消耗能量,最终能使SAR ADC转换过程中DAC电容阵列上的功耗达到很低的水平,同时在转换过程中除最后一步外正负两侧电容阵列均同时切换,使DAC输出端的共模电压几乎保持不变,减小了比较器的失调。此外,该算法所用到的电容阵列为简单的二进制电容阵列,不需要引入额外复杂结构,同时整个DAC阵列中所用到的电容很少,节省了电容面积。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变换。
Claims (2)
1.一种应用于SAR ADC的低功耗开关算法,其特征在于,包括:
所述方法采用的DAC电容阵列分为正负两端相等的正端和负端电容阵列,每个电容阵列包括N-2个符合二进制关系的电容Ci和一个dummy电容Cu,其中i=1,2,...,N-2;所述全部电容均无分裂结构,且每个电容连接参考电压Vref或GND或共模电压Vcm,其中Vcm=Vref/2;所述最高位电容CN-2在参考电平复位状态时下极板连接GND,其余电容在参考电平复位状态时下极板连接参考电压Vref;
对于一个输入信号,经过N比特的SAR ADC的转换后,得到DNDN-1......D2D1的数字码,包括如下步骤:
步骤一:采样阶段
此阶段,保持每个电容阵列中最高位电容CN-2的下极板连接GND,其余电容的下极板均连接参考电压Vref;并且,通过正端和负端电容阵列的上极板进行电压采样,将正端电容阵列所有电容的上极板连接正端输入电压Vip,将负端电容阵列所有电容的上极板连接负端输入电压Vin,采样得到一对Vip和Vin的瞬态电压值;
步骤二:转换阶段,确定DN、DN-1位
对获取的正端采样电压和负端采样电压进行一次比较,得出结果为DN;根据DN的值,对得到的DN-1进行分别讨论:
情况一:若DN=1,则将正端电容阵列中除最高位电容CN-2之外的所有电容下极板的连接电压从Vref转到Vcm,将负端电容阵列中的最高位电容CN-2下极板的连接电压从GND转到Vcm,使整个DAC电容阵列的差分电压减少Vref/2,再对正端采样电压和负端采样电压的差值和Vref/2进行比较,得出DN-1,进入步骤三;
情况二:若DN=0,则将正端电容阵列中的最高位电容CN-2下极板的连接电压从GND转到Vcm,将负端电容阵列中除最高位电容CN-2之外的所有电容下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压增加Vref/2,再对正端采样电压和负端采样电压的差值和-Vref/2进行比较,得出DN-1,进入步骤三;
步骤三:转换阶段,确定DN-2位
根据得出的DN、DN-1,依据DNDN-1的不同值分不同的情况来确定DN-2:
情况一:若DNDN-1=11,将正端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到GND,将负端电容阵列中的最高位电容CN-2下极板的连接电压从Vcm转到Vref,将负端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/4,再对正端采样电压和负端采样电压的差值和3Vref/4进行比较,得出DN-2,进入步骤四;
情况二:若DNDN-1=10,将正端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到Vref,将负端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/4,再对正端采样电压和负端采样电压的差值和Vref/4进行比较,得出DN-2,进入步骤四;
情况三:若DNDN-1=01,将正端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,将负端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到Vref,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/4,再对正端采样电压和负端采样电压的差值和-Vref/4进行比较,得出DN-2,进入步骤四;
情况四:若DNDN-1=00,将正端电容阵列中的最高位电容CN-2下极板的连接电压从Vcm转到Vref,将正端电容阵列中除最高位电容CN-2和次高位电容CN-3外的其他所有电容下极板的连接电压从Vref转到Vcm,将负端电容阵列中的次高位电容CN-3下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/4,再对正端采样电压和负端采样电压的差值和-3Vref/4进行比较,得出DN-2,进入步骤四;
步骤四:转换阶段,确定DN-3到D2位;
根据得到的DN-2的不同值分不同的情况来确定DN-3:
情况一:若DN-2=1,将正端电容阵列中的CN-4下极板的连接电压从Vcm转到GND,将负端电容阵列中的CN-4下极板的连接电压从Vcm转到Vref,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/8,再对正负电容阵列的上极板电压进行一次比较,得出DN-3;
情况二:若DN-2=0,将正端电容阵列中的CN-4下极板的连接电压从Vcm转到Vref,将负端电容阵列中的CN-4下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/8,再对正负电容阵列的上极板电压进行一次比较,得出DN-3;
并且,采用与确定DN-3位相同的方法,根据前一次比较的结果修改电容下极板的连接,确定DN-4到D2位;
步骤五:转换阶段,确定D1位
根据得到的D2的不同值分不同的情况来确定D1:
情况一:若D2=1,将正端电容阵列中dummy电容Cu下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上减少Vref/2N-1,再对正负电容阵列的上极板电压进行一次比较,得出D1;
情况二:若D2=0,将负端电容阵列中dummy电容Cu下极板的连接电压从Vcm转到GND,使整个DAC电容阵列的差分电压在原来的基础上增加Vref/2N-1,再对正负电容阵列的上极板电压进行一次比较,得出D1。
2.根据权利要求1所述应用于SAR ADC的低功耗开关算法,其特征在于:所述方法中电容Ci和dummy电容Cu的电容值大小为:
Ci=2i-1C
Cu=C
其中,C为选取的单位电容的值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910160150.1A CN109936370B (zh) | 2019-03-04 | 2019-03-04 | 一种应用于sar adc的低功耗开关算法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910160150.1A CN109936370B (zh) | 2019-03-04 | 2019-03-04 | 一种应用于sar adc的低功耗开关算法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109936370A true CN109936370A (zh) | 2019-06-25 |
CN109936370B CN109936370B (zh) | 2023-03-24 |
Family
ID=66986360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910160150.1A Active CN109936370B (zh) | 2019-03-04 | 2019-03-04 | 一种应用于sar adc的低功耗开关算法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109936370B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112583409A (zh) * | 2020-12-28 | 2021-03-30 | 东南大学 | 一种应用于逐次逼近型模数转换器及其三电平开关方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109039332A (zh) * | 2018-06-14 | 2018-12-18 | 东南大学 | 一种逐次逼近型模数转换器及其低功耗开关算法 |
-
2019
- 2019-03-04 CN CN201910160150.1A patent/CN109936370B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109039332A (zh) * | 2018-06-14 | 2018-12-18 | 东南大学 | 一种逐次逼近型模数转换器及其低功耗开关算法 |
Non-Patent Citations (1)
Title |
---|
XIANG HONG等: "An Energy-Efficient SAR ADC With a Partial-Monotonic Capacitor Switching Technique", 《2017 IEEE 2ND ADVANCED INFORMATION TECHNOLOGY, ELECTRONIC AND AUTOMATION CONTROL CONFERENCE (IAEAC)》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112583409A (zh) * | 2020-12-28 | 2021-03-30 | 东南大学 | 一种应用于逐次逼近型模数转换器及其三电平开关方法 |
CN112583409B (zh) * | 2020-12-28 | 2024-03-15 | 东南大学 | 一种应用于逐次逼近型模数转换器及其三电平开关方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109936370B (zh) | 2023-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105553479B (zh) | 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法 | |
CN106301364B (zh) | 一种逐次逼近型模数转换器结构及其低功耗开关方法 | |
CN109039332A (zh) | 一种逐次逼近型模数转换器及其低功耗开关算法 | |
US8797204B2 (en) | Low-power area-efficient SAR ADC using dual capacitor arrays | |
US10079609B2 (en) | DAC capacitor array, analog-to-digital converter, and method for reducing power consumption of analog-to-digital converter | |
CN105391451B (zh) | 一种逐次逼近型模数转换器及其模数转换时开关切换方法 | |
CN206164507U (zh) | 一种具有分段电容阵列的逐次逼近型模数转换器 | |
CN108055037A (zh) | 一种逐次逼近型模数转换器及其开关切换方法 | |
CN111371457B (zh) | 一种模数转换器及应用于sar adc的三电平开关方法 | |
WO2018053788A1 (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
CN106059589A (zh) | 一种n位低功耗逐次逼近型模数转换器 | |
CN108306644A (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
CN104485960A (zh) | 一种用于逐次逼近型模数转换器三电平开关的方法及电路 | |
Kuo et al. | A high energy-efficiency SAR ADC based on partial floating capacitor switching technique | |
CN108111171B (zh) | 适用于差分结构逐次逼近型模数转换器单调式开关方法 | |
CN106972860B (zh) | 一种逐次逼近型模数转换器及其开关方法 | |
CN109347480A (zh) | 一种电容拆分结构的逐次逼近型模数转换器及其开关方法 | |
CN109936370A (zh) | 一种应用于sar adc的低功耗开关算法 | |
CN212435677U (zh) | 一种用于sar adc电容阵列的新型单向开关切换电路 | |
Deng et al. | A 12-bit 200KS/s SAR ADC with a mixed switching scheme and integer-based split capacitor array | |
CN109660259A (zh) | 恒定输出共模电压的逐次逼近型模数转换器及其开关方法 | |
TWI477083B (zh) | 連續近似式類比數位轉換器 | |
KR101568228B1 (ko) | 전하 공유와 전하 재분배를 기반으로 한 저전력 아날로그 디지털 변환기 및 그 방법 | |
CN110266312A (zh) | 一种应用于sar adc的dac开关方法 | |
CN109039338B (zh) | 差分电容阵列及其开关切换方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |