JP2008042885A - Ad変換器 - Google Patents
Ad変換器 Download PDFInfo
- Publication number
- JP2008042885A JP2008042885A JP2007146827A JP2007146827A JP2008042885A JP 2008042885 A JP2008042885 A JP 2008042885A JP 2007146827 A JP2007146827 A JP 2007146827A JP 2007146827 A JP2007146827 A JP 2007146827A JP 2008042885 A JP2008042885 A JP 2008042885A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- analog data
- converter
- input
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/58—Non-linear conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Abstract
【課題】短時間で、アナログ信号をデジタル信号に変換することができるAD変換器を提供することである。
【解決手段】AD変換器は、入力アナログデータを保持するアナログデータ蓄積部11と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの第1の電圧領域で変化する第1の基準電圧V14aにアナログ変換する第1のDA変換器13bと、入力デジタルデータを、全電圧領域のうちの第2の電圧領域で変化する第2の基準電圧V14bにアナログ変換する第2のDA変換器13bと、入力アナログデータと第1の基準電圧V14aとを比較する第1の比較器14aと、入力アナログデータと第2の基準電圧V14bとを比較する第2の比較器14bと、第1の比較器14a及び第2の比較器14bの各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部16とを備えている。
【選択図】図1
【解決手段】AD変換器は、入力アナログデータを保持するアナログデータ蓄積部11と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの第1の電圧領域で変化する第1の基準電圧V14aにアナログ変換する第1のDA変換器13bと、入力デジタルデータを、全電圧領域のうちの第2の電圧領域で変化する第2の基準電圧V14bにアナログ変換する第2のDA変換器13bと、入力アナログデータと第1の基準電圧V14aとを比較する第1の比較器14aと、入力アナログデータと第2の基準電圧V14bとを比較する第2の比較器14bと、第1の比較器14a及び第2の比較器14bの各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部16とを備えている。
【選択図】図1
Description
本発明は、アナログ信号をデジタル信号に変換するAD変換器に関するものであり、特に、アナログ信号からデジタル信号への変換を短時間で実施する機能を備えたAD変換器を提供するものである。
音楽や画像、動画などアナログデータとして従来記録されていたものが、品質及び利便性の高いデジタルデータとして記録されるようになってきている。アナログデータをデジタルデータに変換するために、AD変換器が用いられている。画像や動画の撮影には、CCD(Charge Coupled Device)やCMOSセンサなどのイメージセンサが用いられ、アナログ値の画像出力信号をデジタル値に変換する信号処理を行う装置が増加している。また、各種装置の制御に用いるセンサ類についても、制御装置内での処理を容易にするために、アナログ値の出力信号をデジタル値に変換して用いるケースが増えている。このように、アナログ値をデジタル値に変換するAD変換器の用途は増加している。
AD変換器の構成には種々の構成があるが、比較的簡易な構成を有するAD変換器として、アナログ値の基準電圧を発生し、その基準電圧を徐々に変化させながら入力される信号電圧との比較を行い、基準電圧と信号電圧との大小関係が変化した時点の基準電圧の値から信号電圧の程度を判別してデジタル値に変換する方式のAD変換器が提案されている(例えば、特許文献1参照)。
上記のAD変換器では、例えば図18に示すように、第1の期間T1に読み出して保持された選択信号線(φs)のアナログ信号を第2の期間T2にてデジタル信号に変換する。具体的には、サンプルホールド回路に保持されたアナログ信号(Vs)が比較器の一方の入力端子に入力されると共に、時間と共に電圧が高くなる基準電圧(Vc)が比較器の他方の入力端子に入力される一方で、クロック(CLK)が入力されるデジタルカウンタの出力データ(DATA)は一つずつ増加していく。アナログ信号(Vs)と基準電圧(Vc)とを比較する比較器の出力(Vcomp)は、アナログ信号(Vs)と基準電圧(Vc)とが一致する前後で状態が変化し、この状態が変化したときのデジタルカウンタの出力データ(DATA)をラッチし、ラッチされた出力データ(DATA)はアナログ信号(Vs)に対応したデジタル信号となる。
特許第3507800号
しかしながら、上記のAD変換器では、基準電圧を信号電圧の取り得る最小値から最大値まで変化させながら、信号電圧との比較を逐次行う必要があるため、アナログ信号からデジタル信号への変換に長時間を要するという問題があった。また、デジタル値の分解能を1ビット増加させるためには比較回数を2倍にする必要があるため、その長時間を要する変換時間はさらに倍程度にまで膨れ上がり、デジタル値のビット数の多い変換には一層問題となっている。
また、イメージセンサ等のアナログ信号をデジタル信号に変換するAD変換器では、雑音を除去するために、各画素の暗時の出力値と露光時の出力値との差分を取って信号出力とすることが望ましく、アナログ信号の段階で差分を取る方法と、暗時のアナログ信号と露光時のアナログ信号のそれぞれをデジタル信号に変換した後に差分を取る方法とがあるが、後者の方法では、暗時と露光時の2回のデジタル変換を行うことが必要なので、アナログ信号からデジタル信号への変換に長時間を要していた。
前記に鑑み、本発明の目的は、短時間で、アナログ信号をデジタル信号に変換することができるAD変換器を提供することである。
前記の目的を達成するために、本発明の第1の側面に係るAD変換器は、本発明の第1の形態に係るAD変換器は、入力アナログデータを保持するアナログデータ蓄積部と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの第1の電圧領域で変化する第1の基準電圧にアナログ変換する第1のDA変換器と、入力デジタルデータを、全電圧領域のうちの第2の電圧領域で変化する第2の基準電圧にアナログ変換する第2のDA変換器と、アナログデータ蓄積部からの入力アナログデータと第1の基準電圧とを比較する第1の比較器と、アナログデータ蓄積部からの入力アナログデータと第2の基準電圧とを比較する第2の比較器と、第1の比較器及び第2の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備えている。
本発明の第1の形態に係るAD変換器において、第1の電圧領域と第2の電圧領域とが足し合わされた領域は、全電圧領域を網羅している。
本発明の第1の形態に係るAD変換器において、第1の電圧領域の大きさは、第2の電圧領域の大きさと等しい。
本発明の第1の形態に係るAD変換器において、第1の電圧領域は、入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーする領域であり、第2の電圧領域は、入力アナログデータの信号電圧の取り得る中間値から上限値までの範囲をカバーする領域である。
本発明の第1の形態に係るAD変換において、第1の基準電圧は、入力アナログデータの信号電圧の下限値から中間値へ時間経過と共に上昇する電圧であり、第2の基準電圧は、入力アナログデータの信号電圧の上限値から中間値へ時間経過と共に下降する電圧である。
本発明の第1の形態に係るAD変換器において、第1の基準電圧は、入力アナログデータの信号電圧の中間値から上限値へ時間経過と共に上昇する電圧であり、第2の基準電圧は、入力アナログデータの信号電圧の中間値から下限値へ時間経過と共に下降する電圧である。
本発明の第1の形態に係るAD変換器において、第1の基準電圧は、入力アナログデータの信号電圧の中間値から上限値へ時間経過と共に上昇する電圧であり、第2の基準電圧は、入力アナログデータの信号電圧の下限値から中間値へ時間経過と共に上昇する電圧である。
本発明の第1の形態に係るAD変換器において、第1の基準電圧は、入力アナログデータの信号電圧の上限値から中間値へ時間経過と共に下降する電圧であり、第2の基準電圧は、入力アナログデータの信号電圧の中間値から下限値へ時間経過と共に下降する電圧である。
本発明の第1の形態に係るAD変換器において、第1の電圧領域の大きさは、第2の電圧領域の大きさと異なっている。
本発明の第1の形態に係るAD変換器において、第1の基準電圧の入力デジタルデータに対する変化率は、第2の基準電圧の入力デジタルデータに対する変化率と異なっている。
本発明の第1の形態に係るAD変換器において、第1のDA変換器に入力される入力デジタルデータの取り得る範囲は、第2のDA変換器に入力されるデジタルデータの取り得る範囲と異なっている。
本発明の第1の形態に係るAD変換器において、第1の基準電圧が第1の電圧領域を変化する時間は、第2の基準電圧が第2の電圧領域を変化する時間と同一である。
本発明の第1の形態に係るAD変換器において、第1の電圧領域と第2の電圧領域とは重複領域を有しており、入力アナログデータが重複領域に存在する場合には、デジタルデータ蓄積部に保持されるデジタルデータの値を補正する補正回路をさらに備える。
本発明の第1の形態に係るAD変換器において、第1のDA変換器及び第2のDA変換器のうちの少なくとも一方の出力特性が線形特性ではない。
本発明の第2の形態に係るAD変換器は、入力アナログデータを保持するアナログデータ蓄積部と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの任意の電圧領域を変化する基準電圧にアナログ変換する、少なくとも2つ以上のDA変換器と、アナログデータ蓄積部からの入力アナログデータと基準電圧とを比較する、DA変換器の個数と同数の比較器と、複数個の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備え、少なくとも2つ以上のDA変換器によってアナログ変換された基準電圧の各々が変化する任意の電圧領域が足し合わされた領域は、全電圧領域を網羅している。
本発明の第3の形態に係るAD変換器は、入力アナログデータを保持するアナログデータ蓄積部と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの任意の電圧領域を変化する基準電圧にアナログ変換する、1つ又は2つ以上のDA変換器と、アナログデータ蓄積部からの入力アナログデータと基準電圧とを比較する、DA変換器の個数と同数の比較器と、比較器における比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備え、1つのDA変換器によってアナログ変換された基準電圧が変化する任意の電圧領域、又は2つ以上のDA変換器によってアナログ変換された基準電圧の各々が変化する任意の電圧領域が足し合わされた領域は、全電圧領域を網羅しており、1つ又は2つ以上のDA変換器の出力特性は線形特性ではない。
本発明の第4の形態に係るAD変換器は、暗時の入力アナログデータを保持する第1のアナログデータ蓄積部と、露光時の入力アナログデータを保持する第2のアナログデータ蓄積部と、入力デジタルデータを基準電圧にアナログ変換するDA変換器と、第1のアナログデータ蓄積部からの暗時の入力アナログデータと基準電圧とを比較する第1の比較器と、第2のアナログデータ蓄積部からの露光時の入力アナログデータと基準電圧とを比較する第2の比較器と、第1の比較器及び第2の比較器の各々の比較結果において、状態が変化する時のデジタルデータを保持するデジタルデータ蓄積部とを備えている。
本発明の第5の形態に係るAD変換器は、暗時の入力アナログデータを保持する第1のアナログデータ蓄積部と、露光時の入力アナログデータを保持する第2のアナログデータ蓄積部と、入力デジタルデータを、露光時の入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーするように変化する第1の基準電圧にアナログ変換する第1のDA変換器と、入力デジタルデータを、露光時の入力アナログデータの信号電圧の取り得る中間値から上限値までの範囲をカバーするように変化する第2の基準電圧に変換する第2のDA変換器と、第1のアナログデータ蓄積部からの暗時の入力アナログデータと第1の基準電圧とを比較する第1の比較器と、第2のアナログデータ蓄積部からの露光時の入力アナログデータと第1の基準電圧とを比較する第2の比較器と、第2のアナログデータ蓄積部からの露光時の入力アナログデータと第2の基準電圧とを比較する第3の比較器と、第1の比較器、第2の比較器及び第3の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備えている。
本発明の第6の形態に係るAD変換器は、入力アナログデータを保持する第1のアナログデータ蓄積部と、入力アナログデータから入力アナログデータの信号電圧が取り得る範囲の中間値を減算する減算回路と、減算回路からの減算後の入力アナログデータを保持する第2のアナログデータ蓄積部と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーするように変化する基準電圧にアナログ変換するDA変換器と、第1のアナログデータ蓄積部からの入力アナログデータと基準電圧とを比較する第1の比較器と、第2のアナログデータ蓄積部からの減算後の入力アナログデータと基準電圧とを比較する第2の比較器と、第1の比較器及び第2の比較器の各々の比較結果において、状態が変化する時のデジタルデータを保持するデジタルデータ蓄積部とを備えている。
以上のように、本発明の第1〜第6の形態に係るAD変換器によると、基準電圧を徐々に変化させながら信号電圧との比較を行うことにより、アナログ信号をデジタル信号に変換するAD変換器において、アナログ信号からデジタル信号への変換時間を短縮することができる。
以下、本発明の各実施形態について図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るAD変換器の構成を示している。
図1は、本発明の第1の実施形態に係るAD変換器の構成を示している。
図1に示すAD変換器は、信号レベル蓄積部11と、デジタルカウンタ12と、第1のDA変換器(DAC)13a及び第2のDA変換器(DAC)13bと、第1の比較器14a及び第2の比較器14bと、信号処理部15と、デジタルデータ蓄積部16とを含んでいる。
アナログデータ入力端子Ainからの入力アナログデータの信号レベルが信号レベル蓄積部11に保持され出力される。一方で、クロックを入力するデジタルカウンタ12からのデジタル出力が入力され、入力アナログデータの取り得る全電圧領域における第1の電圧領域で変化するアナログデータに第1のDA変換器14aにて変換され第1の基準電圧V14aとして出力されると共に、入力アナログデータの取り得る全電圧領域における第2の電圧領域で変化するアナログデータに第2のDA変換器14bにて変換され第2の基準電圧V14bとして出力される。
第1の比較器14aは、信号レベル蓄積部11に保持された入力アナログデータの信号電圧と、第1のDA変換器13aからの第1の基準電圧V14aとを順次比較する。同様に、第2の比較器14bは、信号レベル蓄積部11に保持された入力アナログデータの信号電圧と、第2のDA変換器13bからの第2の基準電圧V14bとを順次比較する。このとき、第1の比較器14aでは、第1の基準電圧V14aの値が入力アナログデータの信号電圧の値を上回るか又は下回った時点で、出力状態が変化し、また、第2の比較器14bでは、第2の基準電圧V14bの値が入力アナログデータの信号電圧の値を上回るか又は下回った時点で、出力状態が変化する。デジタルカウンタ12は、このように状態が変化した時点のデジタルデータを信号処理部15を介してデジタルデータ蓄積部16に保持し、保持されたデジタルデータはデジタルデータ出力端子Doutから出力される。
ここで、本実施形態では、第1のDA変換14aから出力され、入力アナログデータの取り得る全電圧領域における任意の第1の電圧領域で変化する第1の基準電圧V14aと、第2のDA変換14bから出力され、入力アナログデータの取り得る全電圧領域における任意の第2の電圧領域で変化する任意の第2の基準電圧V14bと用いて同時に比較することで、次に具体的に述べるように、アナログデータからデジタルデータへの変換時間を短縮することが可能になる。
以下に、第1の基準電圧V14aの第1の電圧領域と第2の基準電圧V14bの第2の電圧領域との具体的な例について説明する。
まず、図2に示すように、第1のDA変換器14aは、入力アナログデータの信号電圧の取り得る全電圧領域Aにおける第1の電圧領域a1として下限値から中間値(1/2Vm)へ線形的に変化する信号を第1の基準電圧V14aとして出力し(同(a)参照)、第2のDA変換器14bは、入力アナログデータの信号電圧の取り得る全電圧領域Aにおける第2の電圧領域a2として上限値から中間値へ線形的に変化する信号を第2の基準電圧V14bとして出力する(同(b)参照)。
このように、図2(a)及び(b)に示したように、入力アナログデータの信号電圧が取り得る全電圧領域Aの下限値から上限値の範囲をカバーする、互いに重複しないが大きさの等しい2つの領域a1及びa2で線形的に変化する基準電圧(V14a、V14b)を出力するDA変換器(13a、13b)を設け、各基準電圧(V14a、V14b)が入力される各比較器(14a、14b)にて入力アナログデータと同時に比較することにより、デジタルデータをアナログデータに変換する時間を大幅に短縮することができる。すなわち、従来のAD変換器では、図2(c)に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Aの下限値から上限値へ変化する1種類の基準電圧Vmと信号電圧との比較を行っていたが、当該従来のAD変換器と比較すると、本実施形態に係るAD変換器では約半分の時間で全アナログデータをデジタルデータに変換することができる。
また、図3(a)及び(b)に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Aの下限値から上限値の範囲を、互いに重複しないが大きさの等しい2つの領域a1及びa2でカバーするように、第1の電圧領域a1として中間値から上限値へ線形的に変化する第1の基準電圧V14aと、第2の電圧領域a2として中間値から下限値へ線形的に変化する第2の基準電圧V14bとを用いても、上記と同様の効果が得られる。
また、図4(a)及び(b)に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Aの下限値から上限値の範囲を、互いに重複しないが大きさの等しい2つの領域a1及びa2でカバーするように、第1の電圧領域a1として中間値から上限値へ線形的に変化する第1の基準電圧V14aと、第2の電圧領域a2として下限値から中間値へ線形的に変化する第2の基準電圧V14bとを用いても、上記と同様の効果が得られる。
また、図5(a)及び(b)に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Aの下限値から上限値の範囲を、互いに重複しないが大きさの等しい2つの領域a1及びa2でカバーするように、第1の電圧領域a1として上限値から中間値へ線形的に変化する第1の基準電圧V14aと、第2の電圧領域a2として中間値から下限値へ線形的に変化する第2の基準電圧V14bとを用いても、上記と同様の効果が得られる。
一方、図6(a)及び(b)に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Aの下限値から上限値の範囲をカバーする、互いに重複しないが大きさの異なる2つの第1の電圧領域a1(Vaから上限値のまでの領域)及び第2の電圧領域a2(下限値からVaまでの領域)で線形的に変化する第1の基準電圧V14a及び第2の基準電圧V14bを用いることもできる。
このように、第1の電圧領域a1と第2の電圧領域a2の領域の大きさ(幅)を異ならせることにより、任意の領域の解像度を高めることができる。このようにして、低輝度部は荒い分解能でデジタル変換し、高輝度部は細かい分解能でデジタル変換することが可能となる。あるいは、低輝度部は細かい分解能でデジタル変換し、高輝度部は荒い分解能でデジタル変換することができる。
また、図7(a)及び(b)に示すように、第1のDA変換器13aの出力と第2のDA変換器13bの出力とをデジタルカウンタ12の1ビット分の変化に対する電圧変化率が異なるように(第1の電圧領域a1における第1の基準電圧V14aの変化率と第2の電圧領域a2における第2の基準電圧V14bの変化率とが異なるように)設定することもできる。これにより、要望する領域での分解能のみを高めることができる。このようにして、低輝度部は荒い分解能でデジタル変換し、高輝度部は細かい分解能でデジタル変換することが可能となる。あるいは、低輝度部は細かい分解能でデジタル変換し、高輝度部は荒い分解能でデジタル変換することができる。
また、第1のDA変換器13aと第2のDA変換器13bへのデジタルカウンタ12の有効ビット数を異なる設定にする、又は、デジタルカウンタ12のビット領域を異なる設定にすることにより、第1の電圧領域a1と第2の電圧領域a2とを異なるものとし、要望する領域での分解能のみを高めることができる。例えば、第2のDA変換器13bへのデジタルカウンタ12を第1のDA変換器13aへのデジタルカウンタ12の最下位ビットを除いたものに設定することにより、同じデジタルカウンタ12の出力に対し、第1のDA変換器13aは第2のDA変換器13bに対して2倍のビット数を変化することになる。これにより、第1のDA変換器13aは第2のDA変換器13bに対して2倍の解像度を持つことになり、任意の領域での分解能のみを高めることができる。このようにして、低輝度部は荒い分解能でデジタル変換し、高輝度部は細かい分解能でデジタル変換することが可能となる。あるいは、低輝度部は細かい分解能でデジタル変換し、高輝度部は荒い分解能でデジタル変換することができる。
また、上述のように、第1のDA変換器13aと第2のDA変換器13bへの入力ビット数を調節したり、1ビットの変化に対する出力値の変化量を調節することにより、第1のDA変換器13aと第2のDA変換器13bとを、それぞれ第1の電圧領域a1及び第2の電圧領域a2を変化するのに要する時間を同じにして、第1の比較器24a及び第2の比較器24bにおける基準電圧と入力アナログデータとの比較を同時に行い、デジタル変換時間を短縮することができる。
さらに、図8(a)及び(b)に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Aの下限値から上限値の範囲をカバーする、互いに重複する領域を有し大きさの異なる2つの第1の電圧領域a1(Vaから上限値までの領域)及び第2の電圧領域a3(下限値からVbまでの領域)で線形的に変化する第1の基準電圧V14a及び第2の基準電圧V14bを用いることもできる。
このように、第1の電圧領域a1と第2の電圧領域a3の一部の領域を重複させて、重複領域に入力アナログデータが存在した場合は、例えば補正回路を設けてデジタル出力を定めることにより、第1の電圧領域a1と第2の電圧領域a3とのつなぎ目における不連続性を緩和すればよい。すなわち、第1の電圧領域a1で変化する第1の基準電圧V14aと第2の電圧領域a3で変化する第2の基準電圧V14bとに分けて比較を行う場合には、第1の基準電圧V14aと第2の基準電圧V14bとのつなぎ目部分でデジタル出力の線形性が崩れるため、出力画像が不自然になる可能性があるが、つなぎ目部分で補正を加えるように補正回路を設けることで、この不自然さを緩和することができる。また、第1のDA変換器13aと第2のDA変換器13bの特性ばらつきにより、第1の基準電圧V14aが変化する電圧領域と第2の基準電圧V14bが変化する電圧領域とが重複したり、逆に電圧領域間に隙間が形成したりする場合における変換誤差を緩和することができる。
また、図9(a)及び(b)に示すように、第1のDA変換器13a及び第2のDA変換器13bのうちの少なくとも一方の出力特性が線形特性ではない特性に設定することもできる。このようにすると、第1の電圧領域a1と第2の電圧領域a2とのつなぎ目における不連続性を緩和することができる。この場合、線形特性ではない特性として、二次関数、対数関数、指数関数などで表現される特性、又は、これらの組み合わせで表現される特性を設定すればよい。また、出力特性として局所的に曲線を持たせるようにしても、第1の電圧領域a1と第2の電圧領域a2とのつなぎ目における不連続性を緩和することができる。また、この場合も、図9(a)及び(b)に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Aの下限値から上限値の範囲をカバーするように第1の電圧領域a1と第2の電圧領域a2とを設定するとよいが、第1の電圧領域a1と第2の電圧領域a2の大きさは異なる場合であっても等しい場合であってもよい。
(第2の実施形態)
図10は、本発明の第2の実施形態に係るAD変換器の構成を示している。
図10は、本発明の第2の実施形態に係るAD変換器の構成を示している。
図10に示すAD変換器は、信号レベル蓄積部11と、デジタルカウンタ12と、第1〜第3のDA変換器(DAC)13a〜13cと、第1〜第3の比較器14a〜14cと、信号処理部15と、デジタルデータ蓄積部16とを含んでいる。
図10に示すAD変換器の構成は、前述した第1の実施形態に係る図1に示したAD変換器と比較すると、DA変換器の個数が3つであり、比較器の個数が3つである点で異なり、その他の構成部分は対応する図1に示した構成部分と同様であるので、以下では、本実施形態に特徴となる部分を中心に説明する。
すなわち、第1の実施形態では、入力アナログデータの信号電圧の取り得る全電圧領域Aのうちの任意の2つの電圧領域で変化させる2つの基準電圧を用いた場合について説明したが、本実施形態の図11(a)〜(c)に示すように、全電圧領域Aをカバーする3つの電圧領域b1〜b3で変化させる3つの基準電圧を用いるように、DA変換器及び比較器をそれぞれ3つ設ける構成とすることにより、入力アナログデータと基準電圧との比較を同時に複数領域で行って変換速度をさらに高めることができる(なお、図11では、3つの電圧領域b1〜b3を均等に分けている場合を一例としている。)。また、3つの電圧領域b1〜b3が全電圧領域Aをカバーするように設定していることで、すべての入力アナログデータに対して変換を行うことができる。
以上のように、第1及び第2の実施形態から、少なくとも2つ以上のDA変換器と該DA変換器と同数の比較器を備え、DA変換器の数と同数の各基準電圧を用い、各基準電圧が変化する電圧領域によって全電圧領域Aをカバーするように構成することで、変換速度を高めると共に全てのアナログデータに対する変換が可能である。
また、この場合、各基準電圧の対応する電圧領域における変化のさせ方は、第1の実施形態と同様に、図2〜図9に示すような場合とすればよい。すなわち、少なくとも2つ以上のD/A変換器の各基準電圧が変化する各電圧領域の幅や変化の方向は種々の形態を任意に設定でき、少なくとも2つ以上のD/A変換器の各出力特性も一致しても一致していなくてもよい。このようにして、低輝度部は荒い分解能でデジタル変換し、高輝度部は細かい分解能でデジタル変換することが可能となる。あるいは、低輝度部は細かい分解能でデジタル変換し、高輝度部は荒い分解能でデジタル変換することができる。
また、以上では、少なくとも2つ以上のDA変換器と該DA変換器と同数の比較器を備え、DA変換器の数と同数の各基準電圧を用い、各基準電圧が変化する電圧領域によって全電圧領域Aをカバーするように構成する場合について説明したが、少なくとも1つ以上のDA変換器と該DA変換器と同数の比較器を備え、DA変換器の数と同数の各基準電圧を用い、各基準電圧が変化する電圧領域によって全電圧領域Aをカバーするように構成した場合であって、且つ、DA変換器の出力特性が線形特性ではない特性とすることもできる。このようにすると、要望する領域での分解能のみを高めることができる。例えば、抵抗分割型のD/A変換器において基準電圧を生成する抵抗群の各抵抗値を少しずつ異なる値にすることで入力デジタル値に対する出力電圧を任意の特性とすることができる。また、同一値の抵抗群に対して各入力デジタル値間における抵抗素子の数を変化させることで入力デジタル値に対する出力電圧を任意の特性とすることができる。
(第3の実施形態)
図12は、本発明の第3の実施形態に係るAD変換器の構成を示している。
図12は、本発明の第3の実施形態に係るAD変換器の構成を示している。
図12に示すAD変換器は、信号レベル蓄積部21aと、暗時信号レベル蓄積部21bと、デジタルカウンタ22と、第1のDA変換器(DAC)23a及び第2のDA変換器(DAC)23bと、第1の比較器24a及び第2の比較器24bと、信号処理部25と、デジタルデータ蓄積部26とを含んでいる。
図12に示すAD変換器の構成は、前述した第1の実施形態に係る図1に示したAD変換器と比較すると、アナログデータ入力端子Adinから入力される暗時における入力アナログデータの信号レベルを保持する暗時信号レベル蓄積部21bを備えた点で異なり、その他の構成部分は対応する図1に示した構成部分と同様であるので、以下では、本実施形態に特徴となる部分を中心に説明する。
ここで、イメージセンサの出力値をデジタル値に変換する場合、画素ごとのばらつきや熱雑音等のノイズ成分を除去することが望ましく、その目的で、画素をリセットした状態である暗時における出力値と画素に光が入ってその光量分の信号が出力される露光時における出力値との差分をとる方法が一般的に用いられているが、本実施形態に係るAD変換器は、そのような場合を考慮した構成を備えたものである。
すなわち、本実施形態に係るAD変換器では、第1の比較器24aが、暗時信号レベル蓄積部21bに保持された暗時における入力アナログデータの信号電圧と、第1のDA変換器23aから入力される第1の基準電圧V24aとを比較すると共に、第2の比較器24bが、信号レベル蓄積部21aに保持された入力アナログデータ(露光時における入力アナログデータ)の信号電圧と、第2のDA変換器23bから入力される第2の基準電圧V24bとを比較する。なお、ここでは、暗時における入力アナログデータの信号電圧と比較する第1の基準電圧V24aと、露光時における入力アナログデータの信号電圧と比較する第2の基準電圧V24bとしては、図13(a)及び(b)に示すように、入力アナログデータの信号電圧の取り得る全電圧領域Aの上限値から下限値までの値の範囲で変化する基準電圧を用いている。よってこの場合は、第1のDA変換器23a及び第2のDA変換器23bの2つを設ける必要は必ずしもなく、図13(a)及び(b)に示す基準電圧を発生するDA変換器を1つ設けて、第1の比較器24a及び第2の比較器24bに入力するように構成してもよい。
本発明の第3の実施形態に係るAD変換器によると、第1の比較器24a及び第2の比較24bにおいて、暗時における入力アナログデータと露光時の入力アナログデータとを、同時に基準電圧(V24a、24b)と比較することにより、暗時の入力アナログデータと露光時の入力アナログデータとを同時にデジタルデータに変換することができる。その結果、暗時における入力アナログデータと露光時の入力アナログデータとを短期間でデジタル変換することができる。
−第3の実施形態の変形例−
上記の暗時における入力アナログデータは、基本的に取り得る値が露光時の入力アナログデータに比べて狭くより限定的な範囲である。このため、露光時における入力アナログデータとの比較については、前述した第1の実施形態のように、露光時における入力アナログデータの取り得る全電圧領域Aの範囲内であって下限値と中間値との間を変化する基準電圧と中間値と上限値との間で変化する基準電圧とを用いて比較すると同時に、暗時における入力アナログデータについては、該入力アナログデータの取り得る範囲をカバー可能な下限値と中間値との間で変化する基準電圧を用いて比較すればよい。
上記の暗時における入力アナログデータは、基本的に取り得る値が露光時の入力アナログデータに比べて狭くより限定的な範囲である。このため、露光時における入力アナログデータとの比較については、前述した第1の実施形態のように、露光時における入力アナログデータの取り得る全電圧領域Aの範囲内であって下限値と中間値との間を変化する基準電圧と中間値と上限値との間で変化する基準電圧とを用いて比較すると同時に、暗時における入力アナログデータについては、該入力アナログデータの取り得る範囲をカバー可能な下限値と中間値との間で変化する基準電圧を用いて比較すればよい。
そこで、本変形例では、図14に示すように、暗時における入力アナログデータと該入力アナログデータの取り得る範囲をカバーする範囲で変化する図15(a)に示す第1の基準電圧V24aとを比較するように、第1のDA変換器23a及び第1の比較器24aを構成している。さらに、露光時における入力アナログデータと該入力アナログデータの中間値から上限値に変化する図15(b)に示す第2の基準電圧V24(b−1)とを比較するように、第2のDA変換器23(b−1)及び第2の比較器24(b−1)を構成すると共に、露光時における入力アナログデータと該入力アナログデータの下限値から中間値に変化する図15(c)に示す第3の基準電圧V24(b−2)とを比較するように、第3のDA変換器23(b−2)及び第3の比較器24(b−2)を構成している。
このようにすると、暗時の入力アナログデータと露光時の入力アナログデータとを同時で且つより短時間でデジタルデータに変換することができる。
なお、本変形例においても、第1のDA変換器23a及び第3のDA変換器(b−1)の2つを設ける代わりに、図14(a)及び(c)に示す基準電圧を発生する1つのDA変換器を設ける構成でもよい。
(第4の実施形態)
図16は、本発明の第4の実施形態に係るAD変換器の構成を示している。
図16は、本発明の第4の実施形態に係るAD変換器の構成を示している。
図16に示すAD変換器は、第1の信号レベル蓄積部31a及び第2の信号レベル蓄積部31bと、デジタルカウンタ32と、DA変換器(DAC)33と、第1の比較器34a及び第2の比較器34bと、信号処理部35と、デジタルデータ蓄積部36と、演算部37とを含んでいる。
図16に示すAD変換器の構成は、前述した第1の実施形態に係る図1に示したAD変換器と比較すると、アナログデータ入力端子Ainから入力される入力アナログデータに対して演算を行って出力する演算部37と該演算部37の出力の信号レベルを保持する第2の信号レベル蓄積部31bとを備える一方で、DA変換器としてDA変換器33の1つのみ設けている点で異なり、その他の構成部分は対応する図1に示した構成部分と同様であるので、以下では、本実施形態に特徴となる部分を中心に説明する。
アナログデータ入力端子Ainから入力される入力アナログデータの信号レベルは第1の信号レベル蓄積部31aに保持される一方で、アナログデータ入力端子Ainから入力される入力アナログデータの値から、該入力アナログデータの取り得る範囲の中間値を差し引いた値が、第2の信号レベル蓄積部31bに保持される。第1の比較器34aでは、第2の信号レベル蓄積部31bに保持されたデータと、DA変換器33から入力され、入力アナログデータの取り得る範囲の下限値から中間値へ変化する図17(a)に示す基準電圧V34aとが比較されると同時に、第2の比較器34bでは、第1の信号レベル蓄積部31aに保持されたデータと、DA変換器33から入力され、基準電圧V34aと同じ図17(b)に示す基準電圧34bとが比較される。このようにすると、デジタルカウンタ32は、本来カウントすべき値の半分まででカウントを終了させることができるので、入力アナログデータからデジタルデータへの変換時間を短縮することが可能となる。
なお、以上で説明した本発明の第1〜第4の実施形態において、上記実施例の場合に限定されるものではなく、例えば、以下のような場合であっても、本発明は同様に実施可能である。
まず、上記では撮像素子としてMOSトランジスタによる画像選択を行う方式の場合を例に説明したが、例えばCCD方式による撮像素子の場合であってもよい。
また、上記第3及び第4の実施形態では、基準電圧の値として信号電圧の取り得る値の中間値で分けて2種類発生させる場合について説明したが、中間値で2つの範囲に区切って基準電圧を設ける場合に限らず、第1の実施形態のように、信号電圧の取り得る全電圧領域の範囲内であれば別の区切り方で基準電圧を設けてもよい。
さらに、上記第4及び第5の実施形態では、基準電圧の値として信号電圧の取り得る範囲を2つの範囲に区切って基準値を2つ設ける場合について説明したが、第2の実施形態のように、信号電圧の取り得る全電圧領域の範囲をカバーする3つ以上の範囲で変化する基準電圧を用いることもでき、その場合には、用いる基準電圧の数に応じた個数の比較器を用いて構成すればよい。
本発明は、基準電圧を徐々に変化させながら信号電圧との比較を行うことにより、アナログ信号をデジタル信号に変換するAD変換器にとって有用である。
11 信号レベル蓄積部
12 デジタルカウンタ
13a 第1のDA変換器(DAC)
13b 第2のDA変換器(DAC)
14a 第1の比較器
14b 第2の比較器
15 信号処理部
16 デジタルデータ蓄積部
21a 信号レベル蓄積部
21b 暗時信号レベル蓄積部
22 デジタルカウンタ
23a 第1のDA変換器(DAC)
23b 第2のDA変換器(DAC)
23(b−1) 第2のDA変換器(DAC)
23(b−2) 第3のDA変換器(DAC)
24a 第1の比較器
24b 第2の比較器
24(b−1) 第2の比較器
24(b−2) 第3の比較器
25 信号処理部
26 デジタルデータ蓄積部
31a 第1の信号レベル蓄積部
31b 第2の信号レベル蓄積部
32 デジタルカウンタ
33 DA変換器
34a 第1の比較器
34b 第2の比較器
35 信号処理部
36 デジタルデータ蓄積部
37 演算部
Ain アナログデータ入力端子
Adin 暗時アナログテータ入力端子
Dout デジタルデータ出力端子
12 デジタルカウンタ
13a 第1のDA変換器(DAC)
13b 第2のDA変換器(DAC)
14a 第1の比較器
14b 第2の比較器
15 信号処理部
16 デジタルデータ蓄積部
21a 信号レベル蓄積部
21b 暗時信号レベル蓄積部
22 デジタルカウンタ
23a 第1のDA変換器(DAC)
23b 第2のDA変換器(DAC)
23(b−1) 第2のDA変換器(DAC)
23(b−2) 第3のDA変換器(DAC)
24a 第1の比較器
24b 第2の比較器
24(b−1) 第2の比較器
24(b−2) 第3の比較器
25 信号処理部
26 デジタルデータ蓄積部
31a 第1の信号レベル蓄積部
31b 第2の信号レベル蓄積部
32 デジタルカウンタ
33 DA変換器
34a 第1の比較器
34b 第2の比較器
35 信号処理部
36 デジタルデータ蓄積部
37 演算部
Ain アナログデータ入力端子
Adin 暗時アナログテータ入力端子
Dout デジタルデータ出力端子
Claims (19)
- 入力アナログデータを保持するアナログデータ蓄積部と、
入力デジタルデータを、前記入力アナログデータの信号電圧の取り得る全電圧領域のうちの第1の電圧領域で変化する第1の基準電圧にアナログ変換する第1のDA変換器と、
前記入力デジタルデータを、前記全電圧領域のうちの第2の電圧領域で変化する第2の基準電圧にアナログ変換する第2のDA変換器と、
前記アナログデータ蓄積部からの前記入力アナログデータと前記第1の基準電圧とを比較する第1の比較器と、
前記アナログデータ蓄積部からの前記入力アナログデータと前記第2の基準電圧とを比較する第2の比較器と、
前記第1の比較器及び前記第2の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備えている、AD変換器。 - 請求項1に記載のAD変換器において、
前記第1の電圧領域と前記第2の電圧領域とが足し合わされた領域は、前記全電圧領域を網羅している、請求項1に記載のAD変換器。 - 請求項2に記載のAD変換器において、
前記第1の電圧領域の大きさは、前記第2の電圧領域の大きさと等しい、請求項2に記載のAD変換器。 - 請求項3に記載のAD変換器において、
前記第1の電圧領域は、前記入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーする領域であり、
前記第2の電圧領域は、前記入力アナログデータの信号電圧の取り得る中間値から上限値までの範囲をカバーする領域である、AD変換器。 - 請求項4に記載のAD変換器において、
前記第1の基準電圧は、前記入力アナログデータの信号電圧の下限値から中間値へ時間経過と共に上昇する電圧であり、
前記第2の基準電圧は、前記入力アナログデータの信号電圧の上限値から中間値へ時間経過と共に下降する電圧である、AD変換器。 - 請求項4に記載のAD変換器において、
前記第1の基準電圧は、前記入力アナログデータの信号電圧の中間値から上限値へ時間経過と共に上昇する電圧であり、
前記第2の基準電圧は、前記入力アナログデータの信号電圧の中間値から下限値へ時間経過と共に下降する電圧である、AD変換器。 - 請求項4に記載のAD変換器において、
前記第1の基準電圧は、前記入力アナログデータの信号電圧の中間値から上限値へ時間経過と共に上昇する電圧であり、
前記第2の基準電圧は、前記入力アナログデータの信号電圧の下限値から中間値へ時間経過と共に上昇する電圧である、AD変換器。 - 請求項4に記載のAD変換器において、
前記第1の基準電圧は、前記入力アナログデータの信号電圧の上限値から中間値へ時間経過と共に下降する電圧であり、
前記第2の基準電圧は、前記入力アナログデータの信号電圧の中間値から下限値へ時間経過と共に下降する電圧である、AD変換器。 - 請求項1に記載のAD変換器において、
前記第1の電圧領域の大きさは、前記第2の電圧領域の大きさと異なっている、AD変換器。 - 請求項1に記載のAD変換器において、
前記第1の基準電圧の前記入力デジタルデータに対する変化率は、前記第2の基準電圧の前記入力デジタルデータに対する変化率と異なっている、A/D変換器。 - 請求項1に記載のAD変換器において、
前記第1のDA変換器に入力される前記入力デジタルデータの取り得る範囲は、前記第2のDA変換器に入力される前記デジタルデータの取り得る範囲と異なっている、AD変換器。 - 請求項1に記載のAD変換器において、
前記第1の基準電圧が前記第1の電圧領域を変化する時間は、前記第2の基準電圧が前記第2の電圧領域を変化する時間と同一である、A/D変換器。 - 請求項1に記載のAD変換器において、
前記第1の電圧領域と前記第2の電圧領域とは重複領域を有しており、
前記入力アナログデータが前記重複領域に存在する場合には、前記デジタルデータ蓄積部に保持される前記デジタルデータの値を補正する補正回路をさらに備える、AD変換器。 - 請求項1に記載のAD変換器において、
前記第1のDA変換器及び前記第2のDA変換器のうちの少なくとも一方の出力特性が線形特性ではない、A/D変換器。 - 入力アナログデータを保持するアナログデータ蓄積部と、
入力デジタルデータを、前記入力アナログデータの信号電圧の取り得る全電圧領域のうちの任意の電圧領域を変化する基準電圧にアナログ変換する、少なくとも2つ以上のDA変換器と、
前記アナログデータ蓄積部からの前記入力アナログデータと前記基準電圧とを比較する、前記DA変換器の個数と同数の比較器と、
前記複数個の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備え、
前記少なくとも2つ以上のDA変換器によってアナログ変換された前記基準電圧の各々が変化する前記任意の電圧領域が足し合わされた領域は、前記全電圧領域を網羅している、AD変換器。 - 入力アナログデータを保持するアナログデータ蓄積部と、
入力デジタルデータを、前記入力アナログデータの信号電圧の取り得る全電圧領域のうちの任意の電圧領域を変化する基準電圧にアナログ変換する、1つ又は2つ以上のDA変換器と、
前記アナログデータ蓄積部からの前記入力アナログデータと前記基準電圧とを比較する、前記DA変換器の個数と同数の比較器と、
前記比較器における比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備え、
前記1つのDA変換器によってアナログ変換された前記基準電圧が変化する前記任意の電圧領域、又は前記2つ以上のDA変換器によってアナログ変換された前記基準電圧の各々が変化する前記任意の電圧領域が足し合わされた領域は、前記全電圧領域を網羅しており、
前記1つ又は2つ以上のDA変換器の出力特性は線形特性ではない、A/D変換器。 - 暗時の入力アナログデータを保持する第1のアナログデータ蓄積部と、
露光時の入力アナログデータを保持する第2のアナログデータ蓄積部と、
入力デジタルデータを基準電圧にアナログ変換するDA変換器と、
前記第1のアナログデータ蓄積部からの前記暗時の入力アナログデータと前記基準電圧とを比較する第1の比較器と、
前記第2のアナログデータ蓄積部からの前記露光時の入力アナログデータと前記基準電圧とを比較する第2の比較器と、
前記第1の比較器及び前記第2の比較器の各々の比較結果において、状態が変化する時のデジタルデータを保持するデジタルデータ蓄積部とを備えている、AD変換器。 - 暗時の入力アナログデータを保持する第1のアナログデータ蓄積部と、
露光時の入力アナログデータを保持する第2のアナログデータ蓄積部と、
入力デジタルデータを、前記露光時の入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーするように変化する第1の基準電圧にアナログ変換する第1のDA変換器と、
前記入力デジタルデータを、前記露光時の入力アナログデータの信号電圧の取り得る中間値から上限値までの範囲をカバーするように変化する第2の基準電圧に変換する第2のDA変換器と、
前記第1のアナログデータ蓄積部からの前記暗時の入力アナログデータと前記第1の基準電圧とを比較する第1の比較器と、
前記第2のアナログデータ蓄積部からの前記露光時の入力アナログデータと前記第1の基準電圧とを比較する第2の比較器と、
前記第2のアナログデータ蓄積部からの前記露光時の入力アナログデータと前記第2の基準電圧とを比較する第3の比較器と、
前記第1の比較器、前記第2の比較器及び前記第3の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備えている、AD変換器。 - 入力アナログデータを保持する第1のアナログデータ蓄積部と、
前記入力アナログデータから前記入力アナログデータの信号電圧が取り得る範囲の中間値を減算する減算回路と、
前記減算回路からの前記減算後の入力アナログデータを保持する第2のアナログデータ蓄積部と、
入力デジタルデータを、前記入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーするように変化する基準電圧にアナログ変換するDA変換器と、
前記第1のアナログデータ蓄積部からの前記入力アナログデータと前記基準電圧とを比較する第1の比較器と、
前記第2のアナログデータ蓄積部からの前記減算後の入力アナログデータと前記基準電圧とを比較する第2の比較器と、
前記第1の比較器及び前記第2の比較器の各々の比較結果において、状態が変化する時のデジタルデータを保持するデジタルデータ蓄積部とを備えている、AD変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146827A JP2008042885A (ja) | 2006-07-11 | 2007-06-01 | Ad変換器 |
US11/822,589 US7671777B2 (en) | 2006-07-11 | 2007-07-09 | AD converter |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190013 | 2006-07-11 | ||
JP2007146827A JP2008042885A (ja) | 2006-07-11 | 2007-06-01 | Ad変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008042885A true JP2008042885A (ja) | 2008-02-21 |
Family
ID=38970928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007146827A Pending JP2008042885A (ja) | 2006-07-11 | 2007-06-01 | Ad変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7671777B2 (ja) |
JP (1) | JP2008042885A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010503253A (ja) * | 2006-08-31 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 単一スロープ型アナログ‐デジタル・コンバータ |
JP2010136162A (ja) * | 2008-12-05 | 2010-06-17 | Toshiba Corp | A/d変換装置、a/d変換方法、通信装置 |
JP2010252140A (ja) * | 2009-04-17 | 2010-11-04 | Sony Corp | Ad変換装置、固体撮像素子、およびカメラシステム |
JP2014135645A (ja) * | 2013-01-10 | 2014-07-24 | Canon Inc | 固体撮像装置及びその駆動方法 |
JP2015106900A (ja) * | 2013-12-03 | 2015-06-08 | ダイヤモンド電機株式会社 | Ad変換処理装置 |
JP2015106810A (ja) * | 2013-11-29 | 2015-06-08 | ダイヤモンド電機株式会社 | ランプ型ad変換処理装置 |
JP2015220637A (ja) * | 2014-05-19 | 2015-12-07 | 株式会社デンソー | Ad変換装置 |
US9826186B2 (en) | 2015-07-16 | 2017-11-21 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
JPWO2017029984A1 (ja) * | 2015-08-19 | 2018-05-31 | 国立大学法人 鹿児島大学 | アナログデジタル変換器 |
JP2019186746A (ja) * | 2018-04-10 | 2019-10-24 | 東芝情報システム株式会社 | Ad変換装置及びad変換方法 |
JP2021069107A (ja) * | 2019-10-18 | 2021-04-30 | シャープ株式会社 | 固体撮像素子 |
JP2021518699A (ja) * | 2018-03-19 | 2021-08-02 | フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーFacebook Technologies, Llc | プログラム可能な量子化分解能を有するアナログデジタル変換器 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7443330B2 (en) * | 2006-06-08 | 2008-10-28 | Monolithic Power Systems, Inc. | Method of 1-bit hysteretic control in N-bit A/D conversion |
JP5481809B2 (ja) * | 2008-08-12 | 2014-04-23 | 富士通株式会社 | コンパレータ回路及びそれを有するアナログデジタルコンバータ |
US8228072B2 (en) * | 2009-04-23 | 2012-07-24 | Tektronix, Inc. | Test and measurement instrument with an automatic threshold control |
KR101690060B1 (ko) * | 2010-07-12 | 2016-12-28 | 삼성전자주식회사 | 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법 |
US8730081B2 (en) * | 2012-03-19 | 2014-05-20 | Omnivision Technologies, Inc. | Calibration in multiple slope column parallel analog-to-digital conversion for image sensors |
US8830106B2 (en) * | 2012-08-30 | 2014-09-09 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter having adapative reference control |
KR102102706B1 (ko) * | 2013-10-01 | 2020-05-29 | 삼성전자주식회사 | Nfc 장치의 수신기 및 이를 포함하는 nfc 장치 |
US9608658B1 (en) * | 2015-09-25 | 2017-03-28 | Qualcomm Incorporated | Segmented successive approximation register (SAR) analog-to-digital converter (ADC) with reduced conversion time |
CN111175258A (zh) * | 2018-11-13 | 2020-05-19 | 天津大学青岛海洋技术研究院 | 基于逐次比较法的荧光寿命测量方式 |
TWI777464B (zh) * | 2019-10-08 | 2022-09-11 | 創未來科技股份有限公司 | 訊號轉換裝置與訊號轉換方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4916364A (ja) * | 1972-05-19 | 1974-02-13 | ||
JPS54181856U (ja) * | 1978-06-13 | 1979-12-22 | ||
JPS6333013A (ja) * | 1986-07-26 | 1988-02-12 | Nec Corp | アナログ/デイジタル変換器 |
JPH0252527A (ja) * | 1988-08-17 | 1990-02-22 | Oki Electric Ind Co Ltd | シングルロープ型a/dコンバータ |
JPH0379128A (ja) * | 1989-08-22 | 1991-04-04 | Toshiba Corp | A/d変換器 |
JPH07177032A (ja) * | 1993-12-21 | 1995-07-14 | Toshiba Eng Co Ltd | アナログ−デジタル変換装置 |
JPH088747A (ja) * | 1994-06-16 | 1996-01-12 | Nok Corp | アナログ/デジタル変換回路 |
JP2005323331A (ja) * | 2004-02-23 | 2005-11-17 | Sony Corp | Ad変換方法およびad変換装置並びに物理量分布検知の半導体装置および電子機器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5455583A (en) * | 1994-06-07 | 1995-10-03 | Louisiana Simchip Technologies, Inc. | Combined conventional/neural network analog to digital converter |
US5691722A (en) * | 1996-05-21 | 1997-11-25 | Wang; Wenwei | Direct-digitizing, self stabilizing analog to digital converter |
KR100318441B1 (ko) * | 1997-12-30 | 2002-02-19 | 박종섭 | 아날로그-디지털변환장치및그변환방법 |
US6424284B1 (en) * | 2000-08-31 | 2002-07-23 | Agere Systems Guardian Corp. | Baseband receiver including dual port DAC |
JP3507800B2 (ja) | 2001-02-02 | 2004-03-15 | 有限会社リニアセル・デザイン | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
US6608580B2 (en) * | 2001-02-15 | 2003-08-19 | Sarnoff Corporation | Differential analog-to-digital converter |
JP3657218B2 (ja) * | 2001-11-12 | 2005-06-08 | Necマイクロシステム株式会社 | 差動入力a/d変換器 |
US6828927B1 (en) * | 2002-11-22 | 2004-12-07 | Analog Devices, Inc. | Successive approximation analog-to-digital converter with pre-loaded SAR registers |
US6956512B1 (en) * | 2003-01-24 | 2005-10-18 | Altera Corporation | Analog-to-digital converter for programmable logic |
CN101405610A (zh) * | 2006-03-23 | 2009-04-08 | 松下电器产业株式会社 | 半导体装置、半导体测试装置和半导体装置的测试方法 |
US7205921B1 (en) * | 2006-03-27 | 2007-04-17 | Intel Corporation | Hybrid analog-to-digital converter |
US7773020B2 (en) * | 2007-02-15 | 2010-08-10 | Analog Devices, Inc. | Analog to digital converter |
US7782234B2 (en) * | 2007-05-31 | 2010-08-24 | Analog Devices, Inc. | Successive approximation analog-to-digital converter with inbuilt redundancy |
JP5072607B2 (ja) * | 2008-01-07 | 2012-11-14 | 株式会社東芝 | A/d変換装置 |
-
2007
- 2007-06-01 JP JP2007146827A patent/JP2008042885A/ja active Pending
- 2007-07-09 US US11/822,589 patent/US7671777B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4916364A (ja) * | 1972-05-19 | 1974-02-13 | ||
JPS54181856U (ja) * | 1978-06-13 | 1979-12-22 | ||
JPS6333013A (ja) * | 1986-07-26 | 1988-02-12 | Nec Corp | アナログ/デイジタル変換器 |
JPH0252527A (ja) * | 1988-08-17 | 1990-02-22 | Oki Electric Ind Co Ltd | シングルロープ型a/dコンバータ |
JPH0379128A (ja) * | 1989-08-22 | 1991-04-04 | Toshiba Corp | A/d変換器 |
JPH07177032A (ja) * | 1993-12-21 | 1995-07-14 | Toshiba Eng Co Ltd | アナログ−デジタル変換装置 |
JPH088747A (ja) * | 1994-06-16 | 1996-01-12 | Nok Corp | アナログ/デジタル変換回路 |
JP2005323331A (ja) * | 2004-02-23 | 2005-11-17 | Sony Corp | Ad変換方法およびad変換装置並びに物理量分布検知の半導体装置および電子機器 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010503253A (ja) * | 2006-08-31 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 単一スロープ型アナログ‐デジタル・コンバータ |
JP2010136162A (ja) * | 2008-12-05 | 2010-06-17 | Toshiba Corp | A/d変換装置、a/d変換方法、通信装置 |
JP2010252140A (ja) * | 2009-04-17 | 2010-11-04 | Sony Corp | Ad変換装置、固体撮像素子、およびカメラシステム |
JP2014135645A (ja) * | 2013-01-10 | 2014-07-24 | Canon Inc | 固体撮像装置及びその駆動方法 |
JP2015106810A (ja) * | 2013-11-29 | 2015-06-08 | ダイヤモンド電機株式会社 | ランプ型ad変換処理装置 |
JP2015106900A (ja) * | 2013-12-03 | 2015-06-08 | ダイヤモンド電機株式会社 | Ad変換処理装置 |
JP2015220637A (ja) * | 2014-05-19 | 2015-12-07 | 株式会社デンソー | Ad変換装置 |
US9826186B2 (en) | 2015-07-16 | 2017-11-21 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
JPWO2017029984A1 (ja) * | 2015-08-19 | 2018-05-31 | 国立大学法人 鹿児島大学 | アナログデジタル変換器 |
JP2021518699A (ja) * | 2018-03-19 | 2021-08-02 | フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーFacebook Technologies, Llc | プログラム可能な量子化分解能を有するアナログデジタル変換器 |
JP2019186746A (ja) * | 2018-04-10 | 2019-10-24 | 東芝情報システム株式会社 | Ad変換装置及びad変換方法 |
JP2021069107A (ja) * | 2019-10-18 | 2021-04-30 | シャープ株式会社 | 固体撮像素子 |
Also Published As
Publication number | Publication date |
---|---|
US20080018517A1 (en) | 2008-01-24 |
US7671777B2 (en) | 2010-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008042885A (ja) | Ad変換器 | |
JP4929090B2 (ja) | 固体撮像装置およびその駆動方法 | |
US9525836B2 (en) | AD conversion apparatus, solid-state imaging apparatus, and imaging system | |
JP4774064B2 (ja) | A/d変換回路及び固体撮像装置 | |
US9848150B2 (en) | Image pickup apparatus comprising A/D converter with offset and gain correction based on amplitude of input signal | |
US8089541B2 (en) | Solid-state image-pickup device, method for driving solid-state image-pickup device, and image-pickup apparatus | |
JP5094498B2 (ja) | 固体撮像装置及び撮像システム | |
JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
US8390486B2 (en) | Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors | |
US8586903B2 (en) | Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same | |
KR101181310B1 (ko) | 램프 신호 발생기 및 이미지 센서 | |
US10291251B1 (en) | Imaging systems with sub-radix-2 charge sharing successive approximation register (SAR) analog-to-digital converters | |
JP6394996B2 (ja) | 信号処理装置および方法、撮像素子、並びに、撮像装置 | |
JP5818170B2 (ja) | A/d変換器、イメージセンサデバイス及びアナログ信号からディジタル信号を生成する方法 | |
US9071778B2 (en) | Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit | |
US20150237281A1 (en) | Semiconductor integrated circuit and image sensor | |
JP6753985B2 (ja) | アナログデジタル変換器および固体撮像素子 | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
JP4370407B2 (ja) | イメージセンサ | |
JP6666043B2 (ja) | 撮像装置及び撮像システム | |
JP2013106225A (ja) | 撮像装置及び撮像システム | |
JP6327937B2 (ja) | A/d変換回路用ディジタル補正回路、a/d変換回路及びイメージセンサデバイス | |
JP4770577B2 (ja) | 固体撮像装置 | |
JP6112871B2 (ja) | 撮像素子及び撮像装置 | |
JP6903154B2 (ja) | 増幅回路及びそれを備えるアナログデジタル変換システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120410 |