JP2015220637A - Ａｄ変換装置 - Google Patents

Abstract

【課題】アナログ入力値をデジタル値に変換するＡＤ変換装置において、入出力特性の補正を実行中であってもアナログ入力値のＡＤ変換を実施できるようにする。【解決手段】ＡＤ変換装置１においてＴＡＤ２６は、アナログ入力値を入力し、アナログ入力値をデジタル値に変換した出力値を出力し、比較器１１ａ〜１１ｄは、参照電圧およびアナログ入力値を入力し、参照電圧とアナログ入力値との比較結果を出力する。また、ラッチ命令部１２ａ〜１２ｄ、Ｄ−ＦＦ１３ａ〜１３ｄは、比較器１１ａ〜１１ｄによる出力に従って、参照電圧とアナログ入力値とが一致することを検出し、この際のデジタル値を表す特定デジタル値（ＤＴｒｅｆ１〜ＤＴｒｅｆ４）を取得する。そして、非直線性補正部８は、特定デジタル値に基づいて、アナログ入力値をデジタル値に変換する際の特性である入出力特性を補正する。【選択図】図１

Description

本発明は、アナログ入力値をデジタル値に変換するＡＤ変換装置に関する。

上記のＡＤ変換装置として、複数の参照電圧を定期的に順次入力し、アナログ入力値とデジタル値との関係を示す入出力特性を補正するものが知られている（例えば、特許文献１参照）。

特開２００４−２７４１５７号公報

しかしながら、上記ＡＤ変換装置では、上記の補正を行っている間、アナログ入力値のＡＤ変換を実施できないという問題点があった。
そこで、このような問題点を鑑み、アナログ入力値をデジタル値に変換するＡＤ変換装置において、入出力特性の補正を実行中であってもアナログ入力値のＡＤ変換を実施できるようにすることを本発明の目的とする。

本発明のＡＤ変換装置においてＡＤ変換器は、アナログ入力値を入力し、前記アナログ入力値をデジタル値に変換した出力値を出力し、比較器は、参照電圧およびアナログ入力値を入力し、参照電圧とアナログ入力値との比較結果を出力する。また、取得手段は、比較器による出力に従って、参照電圧とアナログ入力値とが一致することを検出し、この際の前記デジタル値を表す特定デジタル値を取得する。そして、出力補正手段は、特定デジタル値に基づいて、アナログ入力値をデジタル値に変換する際の特性である入出力特性を補正する。

このようなＡＤ変換装置によれば、比較器によって参照電圧とアナログ入力値とが一致することを検出し、このときのＡＤ変換器からのデジタル値（特定デジタル値）がどのような値を示すかによって入出力特定を補正することができる。よって、入出力特性の補正を実行中であってもアナログ入力値のＡＤ変換を実施できる。

なお、本発明において、「参照電圧とアナログ入力値とが一致することを検出する」とは、アナログ入力値が増加することによって参照電圧を上回る場合、およびアナログ入力値が減少することによって参照電圧を下回る場合、の少なくとも一方を検出することを示す。よって、「参照電圧とアナログ入力値とが一致することを検出する」場合であっても、アナログ入力値が増加することによって参照電圧を上回る場合、またはアナログ入力値が減少することによって参照電圧を下回る場合、を含まない場合もあり得る。

また、各請求項の記載は、可能な限りにおいて任意に組み合わせることができる。この際、発明の目的を達成できる範囲内において一部構成を除外してもよい。

本発明が適用された第１実施形態のＡＤ変換装置１の概略構成を示すブロック図である。 第１実施形態のラッチ命令部１２ａ〜１２ｄの作動例を示すタイミングチャートである。 非直線性補正部８の概略構成を示すブロック図である。 非直線性補正の概要を示す図面であり、参照電圧とＴＡＤ出力との関係の一例を示すグラフである。 第１実施形態の作動例を示すタイミングチャートである。 参照電圧の変更例を示すグラフである。 第２実施形態のＡＤ変換装置２の概略構成を示すブロック図である。 第２実施形態のラッチ命令部１２および基準電圧選択信号制御部２５の作動例を示すタイミングチャートである。 第２実施形態の作動例を示すタイミングチャートである。

以下に本発明にかかる実施の形態を図面と共に説明する。
［第１実施形態］
［第１実施形態の構成］
本実施形態のＡＤ変換装置１は、ＴＡＤ２６に入力されるアナログ信号Ｖｉｎに対するＡＤ変換結果としてのデジタルデータ（非直線特性）を直線補正して出力する機能を有する。本実施形態のＡＤ変換装置１は、図１に示すように、非直線性補正部８と、基準電圧生成部１０ａと、複数の比較器（コンパレータ）１１ａ〜１１ｄと、複数のラッチ命令部１２ａ〜１２ｄと、Ｄ−ＦＦ（Delay Flip Flop）１３ａ〜１３ｄと、切替ロジック２３と、ＡＤ変換器（ＴＡＤ）２６と、切替部５１と、を備えている。

基準電圧生成部１０ａは、非直線性補正部８（補正式設定部４１：図３参照）にて直線補正式を設定するために必要なデータを得るための基準電圧を各比較器１１ａ〜１１ｄへ入力するためのものである。基準電圧生成部１０ａは、基準電圧として、Ｖｒｅｆ１〜Ｖｒｅｆ４の４つの基準電圧を生成し、比較器１１ａ〜１１ｄに対して出力する。

ここで、基準電圧のうちのＶｒｅｆ１は最大の電位とされ、Ｖｒｅｆ４は最小の電位とされる。基準電圧生成部１０ａは、例えば、入力されたＶｒｅｆを複数の抵抗器を用いて分圧することによって複数の基準電圧を生成する。

各比較器１１ａ〜１１ｄは、それぞれ異なる基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４、および切替部５１から出力ＭＵＸｏｕｔ（アナログ信号Ｖｉｎまたは後述するＶｄｅｔと同値）を入力し、これらの比較結果をラッチ命令部１２ａ〜１２ｄおよび非直線性補正部８に出力する。ただし、最大の基準電圧Ｖｒｅｆ１を入力する比較器１１ａ、および最小の基準電圧Ｖｒｅｆ４を入力する比較器１１ｄにおいては、基準電圧生成部１０ａにも比較結果を出力する。

また、比較器１１ａ〜１１ｄは、切替部５１からの出力ＭＵＸｏｕｔ（アナログ信号Ｖｉｎ）が基準電圧以上の電位であるときにハイレベル信号を出力し、切替部５１から出力ＭＵＸｏｕｔが基準電圧未満の電位であるときにローレベル信号を出力するよう設定されている。

ラッチ命令部１２ａ〜１２ｄおよびＤ−ＦＦ１３ａ〜１３ｄは、比較器１１ａ〜１１ｄ毎にそれぞれ設けられている。ラッチ命令部１２ａ〜１２ｄは、クロック（ＣＬＫ）と比較器１１ａ〜１１ｄによる比較結果（Ｄｅｔ１〜Ｄｅｔ４）を入力する。そして、ラッチ命令部１２ａ〜１２ｄは、図２に示すように、比較結果（Ｄｅｔ）の立ち上がりおよび立ち下がりを検出し、これらを検出した直後のクロックに同期したタイミングで信号（Ｏｕｔ）をＤ−ＦＦ１３ａ〜１３ｄに出力する。この信号はラッチ命令に相当する。特に、本実施形態では、クロックをそのままＤ−ＦＦ１３ａ〜１３ｄに通過させる。

なお、ラッチ命令部１２ａ〜１２ｄは、ｂｏｏｔ期間においては比較器１１ａ〜１１ｄによる比較結果Ｄｅｔ１〜Ｄｅｔ４がローレベルからハイレベルに変化するとき、ｂｏｏｔ期間後のＶｉｎ参照期間においては比較結果Ｄｅｔ１〜Ｄｅｔ４が変化するときに、ラッチ命令を送るよう設定されている（図５参照）。

Ｄ−ＦＦ１３ａ〜１３ｄは、ＴＡＤ２６からの出力（デジタル値）を入力し、ラッチ命令を受けたときのＴＡＤ２６からの出力を保持するフリップフロップ回路として構成されている。Ｄ−ＦＦ１３ａ〜１３ｄは、保持した値（ＤＴｒｅｆ１〜ＤＴｒｅｆ４）を非直線性補正部８に送る。

ＴＡＤ２６は、例えば特開２００４−２７４１５７号公報の図２０に開示されているように、複数の遅延ユニットを有しスタートパルスＳＰを周回させるパルス遅延回路を備えている。そして、ＴＡＤ２６は、入力された電圧に応じてスタートパルスが通過する遅延ユニットの数が変化するよう設定されており、この数をカウントすることで入力された電圧に応じたデジタル値を出力するよう構成されている。

ここで、非直線性補正部８内のクロック発生部２１は、所定周期（サンプリング周期）のサンプリングクロック（クロックパルス）ＣＬＫを生成し、ＴＡＤ２６へ入力させる。また、ＴＡＤ２６には、外部の図示しない制御回路（ＣＰＵ等）からスタートパルスＳＰ（パルス信号）が入力され、このスタートパルスによってＴＡＤ２６の動作が開始されることになる。

本実施形態のＴＡＤ２６では、入力電圧範囲のスペック（スケール）が最小電圧Ｖｍｉｎ〜最大電圧Ｖｍａｘに設定されており、この範囲内の入力電圧をデジタルデータに変換して出力する。なお、参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ４は、最小電圧Ｖｍｉｎまたは最大電圧Ｖｍａｘと一致する値、または最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘの間の値となるよう設定されている。

非直線性補正部８は、直線補正式を設定すると共にその直線補正式にて出力値を直線補正するためのものであり、本実施形態では例えば１つのＦＰＧＡ（Field Programmable Gate Array）にて構成されている。この非直線性補正部８は、図３に示すように、クロック発生部２１と、レジスタ３０と、補正ロジック部４０と、入力信号選択部２２とを備えている。

クロック発生部２１は、サンプリングクロックＣＬＫを生成して出力する。レジスタ３０は、ＴＡＤ２６による出力ＤＴと、各Ｄ−ＦＦ１３ａ〜１３ｄからの出力ＤＴｒｅｆ１〜ＤＴｒｅｆ４を対応する記録領域に一時的に記憶する。

詳細には、レジスタ３０は、記録領域として、信号出力３１、ｒｅｆ１（３２）、ｒｅｆ２（３３）、ｒｅｆ３（３４）、ｒｅｆ４（３５）の各記録領域を備えており、ＴＡＤ２６による出力ＤＴを信号出力３１に記録させ、各Ｄ−ＦＦ１３ａ〜１３ｄからの出力ＤＴｒｅｆ１〜ＤＴｒｅｆ４をｒｅｆ１（３２）〜ｒｅｆ４（３５）にそれぞれ記録させる。

補正ロジック部４０は、レジスタ３０の記憶内容に基づいて直線補正式を設定すると共にその直線補正式によって出力値を直線補正する。補正ロジック部４０は、直線補正式が設定される補正式設定部４１と、その直線補正式に従って出力値の変換（補正演算）を行う補正演算部４２とを備える。

補正式設定部４１は、比較器１１ａ〜１１ｄからの出力Ｄｅｔ１〜Ｄｅｔ４を入力することによって、何れの参照電圧に対するデジタル値（ＴＡＤ２６からの出力）が更新されたかを認識する。そして、全ての参照電圧に対するデジタル値が更新されると、レジスタ３０内の記録領域のそれぞれ記憶されたｒｅｆ１（３２）〜ｒｅｆ４（３５）に基づいて、直線補正式を設定する。

例えば、図４に示すように、参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ４に対してＴＡＤ２６の出力ＤＴｒｅｆ１〜ＤＴｒｅｆ４の各値が得られると、これらによって特定される点においてプロットを行い、プロットによる各点を直線で接続する。つまり、図４に示すように、プロットによる最も近い点同士を直線で接続し、参照電圧間毎に異なる補正式（直線の式）を設定し、ＴＡＤ２６の出力ＤＴの値に応じて異なる補正式を用いて補正を行う。

なお、この直線補正式の設定については、例えば特開２００４−２７４１５７号公報（図２等および段落［００８８］〜［０１００］の記載等）に開示された手法を用いればよい。また、プロットによる各点を曲線で接続してもよい。この際の曲線は、例えば最小二乗法等によって最も確からしい曲線の式を求め、この式を直線補正式とすればよい。

次に、図１に戻り、切替ロジック２３は、非直線性補正部８内の入力信号選択部２２からの指示信号ＣＨに従って、切替部５１を作動させる。ここで、切替部５１は、アナログ信号Ｖｉｎまたは基準鋸波信号Ｖｄｅｔを入力し、これらのうちの何れかをＭＵＸｏｕｔとして出力する。

この際、切替部５１は、指示信号ＣＨに従って出力を切り替える。
特に、入力信号選択部２２（図３参照）は、ＡＤ変換装置１が起動してからあるクロック数に至るまでの期間をｂｏｏｔ期間（起動期間）とし、この期間においては切替部５１に基準鋸波信号Ｖｄｅｔを出力させる。また、入力信号選択部２２は、ｂｏｏｔ期間終了後においては、切替部５１にアナログ信号Ｖｉｎを出力させる。なお、基準鋸波信号Ｖｄｅｔは、参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ４の全てを横断して変位するよう設定されている。

［第１実施形態による作動］
図５以下の図面を参照しつつ、ＡＤ変換装置１の作動について説明する。まず、図５に示すｂｏｏｔ期間においては、各参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ４に対するＴＡＤ２６から出力ＤＴを得ることで、補正演算式を設定し、補正演算ができるように補正演算部４２における設定（補正演算部の構築）を行う。

詳細には、まず、ｂｏｏｔ期間において、入力信号選択部２２は、切替部５１に対して、基準鋸波信号ＶｄｅｔをＴＡＤ２６および各比較器１１ａ〜１１ｄに入力させる。
基準鋸波信号Ｖｄｅｔは、図５に示すように、最も電圧が低い参照電圧Ｖｒｅｆ４未満の電圧から時間とともに徐々に電圧が上昇し、最も電圧が高い参照電圧Ｖｒｅｆ１以上の電圧になると、再び参照電圧Ｖｒｅｆ４未満の電圧から時間とともに徐々に電圧が上昇するような波形を有する。基準鋸波信号Ｖｄｅｔの電圧の上昇とともに、順次、比較器１１ａ〜１１ｄによる比較結果（Ｄｅｔ１〜Ｄｅｔ４）が変化し、この際のＴＡＤ２６による出力ＤＴがＤ−ＦＦ１３ａ〜１３ｄによってラッチされることになる。

図５に示す例では、ｂｏｏｔ期間において、ＴＡＤ２６からの出力ＤＴ１がＶｒｅｆ４に対応する値（ＤＴｒｅｆ４）として非直線性補正部８に入力され、同様に、出力ＤＴ４がＶｒｅｆ３に対応する値（ＤＴｒｅｆ３）、出力ＤＴ７がＶｒｅｆ２に対応する値（ＤＴｒｅｆ２）、出力ＤＴ１０がＶｒｅｆ１に対応する値（ＤＴｒｅｆ１）、として非直線性補正部８に入力される。

その後、ＤＴｒｅｆ１〜ＤＴｒｅｆ４の値は、ラッチ命令部１２ａ〜１２ｄがラッチ命令を出力する毎に、そのときの新たなＤＴ値に変更されることになる。そして、補正ロジック部４０は、レジスタ３０におけるｒｅｆ１（３２）〜ｒｅｆ４（３５）の全てが更新されると補正演算部の構築を行うよう設定されており、Ｖｉｎ参照期間においてもアナログ信号Ｖｉｎの値をＡＤ変換しつつ補正を行うことになる。

また、基準電圧生成部１０ａは、予め設定された時間ΔＴ内に比較器１１ａまたは１１ｄの出力が変化しないときに、参照電圧Ｖｒｅｆ１またはＶｒｅｆ４を変更するよう設定されている。詳細には、基準電圧生成部１０ａは、Ｖｉｎ参照期間において、最大の基準電圧Ｖｒｅｆ１および最小の基準電圧Ｖｒｅｆ４に対応する比較器１１ａおよび１１ｄによる出力を監視している。

そして例えば、図６（ａ）に示すように、アナログ信号Ｖｉｎの値が最大の基準電圧Ｖｒｅｆ１未満である信号が得られた場合には、図６（ｂ）に示すように、最後に比較器１１ａの出力が変化してから時間ΔＴが経過すると、参照電圧Ｖｒｅｆ１の値を参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ４の中心値（平均値）に近い値に変更する。

つまり、参照電圧Ｖｒｅｆ１の値を変更する場合には、この値をより低い値に変更し、参照電圧Ｖｒｅｆ４の値を変更する場合には、この値をより高い値に変更する。この構成により、より早期に全ての参照電圧に対応する出力が得られるようにしている。なお、全ての参照電圧が得られた後は、元の参照電圧に戻すようにしてもよい。

［本実施形態による効果］
以上のように詳述したＡＤ変換装置１においてＴＡＤ２６は、アナログ入力値を入力し、アナログ入力値をデジタル値に変換した出力値を出力し、比較器１１ａ〜１１ｄは、参照電圧およびアナログ入力値を入力し、参照電圧とアナログ入力値との比較結果を出力する。また、ラッチ命令部１２ａ〜１２ｄ、Ｄ−ＦＦ１３ａ〜１３ｄは、比較器１１ａ〜１１ｄによる出力に従って、参照電圧とアナログ入力値とが一致することを検出し、この際のデジタル値を表す特定デジタル値（ＤＴｒｅｆ１〜ＤＴｒｅｆ４）を取得する。そして、非直線性補正部８は、特定デジタル値に基づいて、アナログ入力値をデジタル値に変換する際の特性である入出力特性を補正する。

このようなＡＤ変換装置１によれば、比較器１１ａ〜１１ｄによって参照電圧とアナログ入力値とが一致することを検出し、このときのＴＡＤ２６からのデジタル値（特定デジタル値）がどのような値を示すかによって入出力特定を補正することができる。よって、入出力特性の補正を実行中であってもアナログ入力値のＡＤ変換を実施できる。

また、上記ＡＤ変換装置１においてＴＡＤ２６は、パルス遅延回路を備えた時間ＡＤ変換器として構成されている。
このようなＡＤ変換装置１によれば、パルス遅延回路を備えた時間ＡＤ変換器では温度特性の補正を行うためにアナログ入力値のＡＤ変換中に入出力特性の補正を行う必要があるが、この際、アナログ入力値のＡＤ変換を中断することなく入出力特性の補正を行うことができる。

また、上記ＡＤ変換装置１においてラッチ命令部１２ａ〜１２ｄ、Ｄ−ＦＦ１３ａ〜１３ｄは、参照電圧とアナログ入力値とが一致することを検出すると、特定デジタル値を更新し、次に参照電圧とアナログ入力値とが一致するまで特定デジタル値を保持する。

このようなＡＤ変換装置１によれば、最新の特定デジタル値をいつでも参照させることができる。
また、上記ＡＤ変換装置１においては、それぞれ異なる参照電圧を入力する複数の比較器１１ａ〜１１ｄを備え、ラッチ命令部１２ａ〜１２ｄ、Ｄ−ＦＦ１３ａ〜１３ｄは、複数の比較器１１ａ〜１１ｄのそれぞれから特定デジタル値を取得し、非直線性補正部８は、複数の特定デジタル値および各特定デジタル値に対応する参照電圧に基づいて入出力特性を補正する。

このようなＡＤ変換装置１によれば、複数の特定デジタルデータを用いて入出力特性を補正するので、より精度よく入出力特性を補正することができる。また、複数の比較器１１ａ〜１１ｄを用いるので、複数の特定デジタルデータを短時間で収集することができる。よって、より短時間で入出力特性を補正することができる。

また、上記ＡＤ変換装置１において非直線性補正部８は、複数の特定デジタル値、および各特定デジタル値に対応する参照電圧、に基づいてアナログ入力値とデジタル値との関係を示す近似曲線を生成し、近似曲線に基づいてデジタル値を補正する。

このようなＡＤ変換装置１によれば、精度よく入出力特性を補正することができる。
また、上記ＡＤ変換装置１において入力信号選択部２２は、初期設定時において、アナログ入力値に換えて、全ての参照電圧を通過するように変化する初期入力信号を比較器１１ａ〜１１ｄに入力させる。

このようなＡＤ変換装置１によれば、全ての参照電圧を通過するような初期入力信号を初期設定時に比較器１１ａ〜１１ｄに入力させるので、より短時間で入出力特性の補正を行うことができる。

また、上記ＡＤ変換装置１において基準電圧生成部１０ａは、ラッチ命令部１２ａ〜１２ｄ、Ｄ−ＦＦ１３ａ〜１３ｄによって、予め設定された規定時間内に何れかの参照電圧についての特定デジタル値が取得できない場合、複数の参照電圧のうちの少なくとも最大または最小のものの値が複数の参照電圧の平均値に近づくように変更する。

このようなＡＤ変換装置１によれば、アナログ入力値の振幅が小さい場合であっても、入出力特性を補正することができる。
また、上記ＡＤ変換装置１においてラッチ命令部１２ａ〜１２ｄは、クロックおよび比較器１１ａ〜１１ｄからの出力を入力し、この出力に基づいて参照電圧とアナログ入力値とが一致することを検出し、参照電圧とアナログ入力値とが一致すると、この直後のクロックに応じてラッチ命令を出力する。また、Ｄ−ＦＦ１３ａ〜１３ｄは、デジタル値およびラッチ命令を入力し、ラッチ命令を受けると、次にラッチ命令を受けるまでデジタル値を特定デジタル値として保持する。そして、非直線性補正部８は、Ｄ−ＦＦ１３ａ〜１３ｄにて保持された特定デジタル値を用いて入出力特性を補正する。

このようなＡＤ変換装置１によれば、本発明の構成を確実に実施することができる。
［第２実施形態］
［第２実施形態の構成および作動］
次に、別形態のＡＤ変換装置２について説明する。本実施形態（第２実施形態）では、第１実施形態のＡＤ変換装置１と異なる箇所のみを詳述し、第１実施形態のＡＤ変換装置１と同様の箇所については、同一の符号を付して説明を省略する。

第１実施形態のＡＤ変換装置１においては比較器１１ａ〜１１ｄ、ラッチ命令部１２ａ〜１２ｄ、Ｄ−ＦＦ１３ａ〜１３ｄを複数組備えていたのに対して、第２実施形態のＡＤ変換装置２においては、図７に示すように、比較器１１、ラッチ命令部１２、Ｄ−ＦＦ１３を１組だけ備えている。そして、第２実施形態のＡＤ変換装置２は、基準電圧選択信号制御部２５と、切替部５２とを備えている。

基準電圧選択信号制御部２５は、比較器１１の出力Ｄｅｔを入力し、切替部５２に対して基準電圧を切り替える旨の切替信号（ＳＥＬ＿ＭＵＸ［Ｂ］）を出力する。ここで、切替部５２は、前述の複数の参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ４を入力し、これらのうちの何れかを切替信号に従って選択してＭＵＸ［Ｂ］ｏｕｔとして出力する。

基準電圧選択信号制御部２５は、図８（ａ）に示すように、Ｖｒｅｆ３、Ｖｒｅｆ２、Ｖｒｅｆ１、Ｖｒｅｆ４という順序で切替部５２を切り替えるよう切替信号を送る。また、基準電圧選択信号制御部２５は、比較結果（Ｄｅｔ）の立ち上がりを検出し、これらを検出した直後のクロックに同期したタイミングで切替信号（Ｏｕｔ）を出力する。

ただし、参照電圧をＶｒｅｆ１からＶｒｅｆ４に変更する場合だけハイレベルからローレベルに変化するときも切替信号を出力する。また、図８（ｂ）に示すように、最初の参照電圧（ここではＶｒｅｆ３）とアナログ信号Ｖｉｎとを比較する際に、Ｖｉｎ＞Ｖｒｅｆとなる場合には、特例として最初の参照電圧についてハイレベルからローレベルに変化するときも切替信号を出力する。

基準電圧選択信号制御部２５は、切替信号を非直線性補正部８および基準電圧生成部１０ｂにも出力する。ここで、非直線性補正部８は、切替信号（Ｏｕｔ）に基づいてＤ−ＦＦ１３からの出力ＤＴｒｅｆが何れの参照電圧に対応する値かを認識し、対応するレジスタ３０の記録領域ｒｅｆ１（３２）〜ｒｅｆ４（３５）を選択して出力ＤＴｒｅｆを記録させる。

また、基準電圧生成部１０ｂは、切替信号（Ｏｕｔ）に基づいて、参照電圧が観測されない時間ΔＴをカウントし、このカウントがΔＴを超えると参照電圧を変更する。また、ラッチ命令部１２は、基準電圧選択信号制御部２５が切替信号を出力する条件と同条件でラッチ命令を出力する。

このようなＡＤ変換装置２では、図９に示すように、ｂｏｏｔ期間においては第１実施形態のＡＤ変換装置１と同様の作動となり、Ｖｉｎ参照期間においては、アナログ信号Ｖｉｎの電圧が参照電圧に一致するときに順次参照電圧に対応するＴＡＤ２６の出力が非直線性補正部８に取り込まれることになる。

［第２実施形態による効果］
上記ＡＤ変換装置２においては、複数の参照電圧のうちの何れか１つを順に選択し、選択した参照電圧を比較器１１に入力させる基準電圧選択信号制御部２５、切替部５２、を備え、ラッチ命令部１２、Ｄ−ＦＦ１３は、参照電圧毎に特定デジタル値を参照電圧に関連付けて取得し、非直線性補正部８は、複数の特定デジタル値および各特定デジタル値に対応する参照電圧に基づいて入出力特性を補正する。なお、基準電圧選択信号制御部２５、切替部５２は、ラッチ命令部１２、Ｄ−ＦＦ１３により特定デジタル値が取得されると参照電圧を変更する。

このようなＡＤ変換装置２によれば、複数の特定デジタルデータを用いて入出力特性を補正するので、より精度よく入出力特性を補正することができる。
また、上記ＡＤ変換装置２において基準電圧選択信号制御部２５は、基準電圧選択信号制御部２５、切替部５２が選択した参照電圧を非直線性補正部８に通知する。そして、非直線性補正部８は、全ての参照電圧についての特定デジタル値が取得されると、入出力特性を更新する。

このようなＡＤ変換装置２によれば、非直線性補正部８が参照電圧を任意に変更したとしても、非直線性補正部８は選択された参照電圧を良好に認識することができる。
また、上記ＡＤ変換装置２において比較器１１は、１つだけ備えられている。

このようなＡＤ変換装置２によれば、比較器１１を１つとする構成であるので、回路を省スペースで形成することができる。
［その他の実施形態］
本発明は、上記の実施形態によって何ら限定して解釈されない。また、上記の実施形態の構成の一部を、課題を解決できる限りにおいて省略した態様も本発明の実施形態である。また、上記の複数の実施形態を適宜組み合わせて構成される態様も本発明の実施形態である。また、特許請求の範囲に記載した文言のみによって特定される発明の本質を逸脱しない限度において考え得るあらゆる態様も本発明の実施形態である。また、上記の実施形態の説明で用いる符号を特許請求の範囲にも適宜使用しているが、各請求項に係る発明の理解を容易にする目的で使用しており、各請求項に係る発明の技術的範囲を限定する意図ではない。

例えば、上記実施形態においては、複数の参照電圧に対するＡＤ変換値を用いて入出力特性を補正するよう構成したが、例えば、１つの参照電圧が検出されたときに、予め準備されたマップ等を用いて雰囲気温度を特定し、この温度に基づいてダイナミックレンジ全体の特性を補正する構成でもよい。

なお、基準電圧選択信号制御部２５、切替部５２は、ラッチ命令部１２、Ｄ−ＦＦ１３により特定デジタル値が取得されると参照電圧を変更するよう構成したが、ある時間毎に参照電圧を変更してもよい。

［実施形態の構成と本発明の手段との対応関係］
上記実施形態において非直線性補正部８は本発明でいう出力補正手段に相当し、上記実施形態において基準電圧生成部１０ａ、１０ｂは本発明でいう参照電圧変更手段に相当する。また、上記実施形態においてラッチ命令部１２、１２ａ〜１２ｄ、Ｄ−ＦＦ１３、１３ａ〜１３ｄは本発明でいう取得手段に相当する。

さらに、上記実施形態においてＤ−ＦＦ１３、１３ａ〜１３ｄは本発明でいう保持部に相当し、上記実施形態において入力信号選択部２２は本発明でいう初期入力手段に相当する。また、上記実施形態において基準電圧選択信号制御部２５は本発明でいう通知手段に相当し、上記実施形態において基準電圧選択信号制御部２５、切替部５２は本発明でいう選択入力手段に相当する。

また、上記実施形態においてＴＡＤ２６は本発明でいうＡＤ変換器に相当する。

１，２…ＡＤ変換装置、８…非直線性補正部、１０ａ，１０ｂ…基準電圧生成部、１１，１１ａ〜１１ｄ…比較器、１２，１２ａ〜１２ｄ…ラッチ命令部、１３，１３ａ〜１３ｄ…Ｄ−ＦＦ、２１…クロック発生部、２２…入力信号選択部、２３…切替ロジック、２５…基準電圧選択信号制御部、２６…ＴＡＤ、３０…レジスタ、４０…補正ロジック部、４１…補正式設定部、４２…補正演算部、５１，５２…切替部。

Claims (11)

1. アナログ入力値をデジタル値に変換するＡＤ変換装置（１）であって、
   前記アナログ入力値を入力し、前記アナログ入力値をデジタル値に変換した出力値を出力するＡＤ変換器（２６）と、
   参照電圧および前記アナログ入力値を入力し、前記参照電圧と前記アナログ入力値との比較結果を出力する比較器（１１、１１ａ〜１１ｄ）と、
   前記比較器による出力に従って、前記参照電圧と前記アナログ入力値とが一致することを検出し、この際の前記デジタル値を表す特定デジタル値（ＤＴｒｅｆ、ＤＴｒｅｆ１〜ＤＴｒｅｆ４）を取得する取得手段（１２、１２ａ〜１２ｄ、１３、１３ａ〜１３ｄ）と、
   前記特定デジタル値に基づいて、前記アナログ入力値をデジタル値に変換する際の特性である入出力特性を補正する出力補正手段（８）と、
   を備えたことを特徴とするＡＤ変換装置。
2. 請求項１に記載のＡＤ変換装置において、
   前記ＡＤ変換器は、パルス遅延回路を備えた時間ＡＤ変換器として構成されていること
   を特徴とするＡＤ変換装置。
3. 請求項１または請求項２に記載のＡＤ変換装置において、
   前記取得手段は、前記参照電圧と前記アナログ入力値とが一致することを検出すると、前記特定デジタル値を更新し、次に前記参照電圧と前記アナログ入力値とが一致するまで前記特定デジタル値を保持すること
   を特徴とするＡＤ変換装置。
4. 請求項１〜請求項３の何れか１項に記載のＡＤ変換装置において、
   前記比較器として、それぞれ異なる参照電圧を入力する複数の比較器を備え、
   前記取得手段は、前記複数の比較器のそれぞれから前記特定デジタル値を取得し、
   前記出力補正手段は、複数の特定デジタル値および各特定デジタル値に対応する参照電圧に基づいて前記入出力特性を補正すること
   を特徴とするＡＤ変換装置。
5. 請求項１〜請求項３の何れか１項に記載のＡＤ変換装置において、
   複数の参照電圧のうちの何れか１つを順に選択し、選択した参照電圧を前記比較器に入力させる選択入力手段（２５、５２）、を備え、
   前記取得手段は、前記参照電圧毎に前記特定デジタル値を前記参照電圧に関連付けて取得し、
   前記出力補正手段は、複数の特定デジタル値および各特定デジタル値に対応する参照電圧に基づいて前記入出力特性を補正すること
   を特徴とするＡＤ変換装置。
6. 請求項５に記載のＡＤ変換装置において、
   前記選択入力手段が選択した参照電圧を前記出力補正手段に通知する通知手段（２５）
   を備えたことを特徴とするＡＤ変換装置。
7. 請求項５または請求項６に記載のＡＤ変換装置において、
   前記比較器は、１つだけ備えられていること
   を特徴とするＡＤ変換装置。
8. 請求項４〜請求項７の何れか１項に記載のＡＤ変換装置において、
   前記出力補正手段は、複数の特定デジタル値、および各特定デジタル値に対応する参照電圧、に基づいてアナログ入力値とデジタル値との関係を示す近似曲線を生成し、前記近似曲線に基づいて前記デジタル値を補正すること
   を特徴とするＡＤ変換装置。
9. 請求項４〜請求項８の何れか１項に記載のＡＤ変換装置において、
   初期設定時において、前記アナログ入力値に換えて、全ての参照電圧を通過するように変化する初期入力信号を前記比較器に入力させる初期入力手段（２２）、
   を備えたことを特徴とするＡＤ変換装置。
10. 請求項４〜請求項９の何れか１項に記載のＡＤ変換装置において、
    前記取得手段によって、予め設定された規定時間内に何れかの参照電圧についての特定デジタル値が取得できない場合、複数の参照電圧のうちの少なくとも最大または最小のものの値が前記複数の参照電圧の平均値に近づくように変更する参照電圧変更手段（１０ａ、１０ｂ）
    を備えたことを特徴とするＡＤ変換装置。
11. 請求項４〜請求項１０の何れか１項に記載のＡＤ変換装置において、
    前記取得手段は、
    クロックおよび前記比較器からの出力を入力し、この出力に基づいて前記参照電圧と前記アナログ入力値とが一致することを検出し、前記参照電圧と前記アナログ入力値とが一致すると、この直後のクロックに応じてラッチ命令を出力するラッチ命令部（１２、１２ａ〜１２ｄ）と、
    前記デジタル値および前記ラッチ命令を入力し、前記ラッチ命令を受けると、次にラッチ命令を受けるまで前記デジタル値を前記特定デジタル値として保持する保持部（１３、１３ａ〜１３ｄ）と、
    を備え、
    前記出力補正手段は、前記保持部にて保持された特定デジタル値を用いて前記入出力特性を補正すること
    を特徴とするＡＤ変換装置。