JP2011147063A - アナログデジタル変換装置 - Google Patents

Abstract

【課題】アナログデジタル変換器を２系統備えたアナログデジタル変換装置において、連続的なアナログデジタル変換処理を行ないつつ、オフセット電圧誤差をキャンセルできるようにする。
【解決手段】第２アナログデジタル変換器への入力を、入力アナログ信号と基準電位とで切り替えるスイッチと、スイッチが基準電位に切り替えられた際の第２アナログデジタル変換器の出力値を記憶する第２レジスタと、第１アナログデジタル変換器における入力アナログ信号の変換結果と第２レジスタの記憶値との和から、スイッチが入力アナログ信号に切り替えられた際の第２アナログデジタル変換器の出力値を差し引く第１演算部と、第１演算部の出力値を記憶する第１レジスタと、第１アナログデジタル変換器における入力アナログ信号の変換結果から第１レジスタの記憶値を差し引いて出力デジタル信号とする第２演算部とを備える。
【選択図】図１

Description

本発明は、アナログ値をデジタル値に変換するアナログデジタル変換器を備えたアナログデジタル変換装置に関し、特に、信頼性を高めるために２系統のアナログデジタル変換器を備えたアナログデジタル変換装置に関する。

高信頼性を求められる制御装置等では、故障検出のために、アナログデジタル変換器を２系統備えたアナログデジタル変換装置が求められる場合がある。図３は、２系統のアナログデジタル変換器（ＡＤＣ）を備えた従来のアナログデジタル変換装置の構成例を示すブロック図である。

本図の例において、アナログデジタル変換装置２０は、メインＡＤＣ２１０、サブＡＤＣ２２０の２系統のＡＤ変換器を備え、さらに、ＡＤ変換器の故障を検出するために、差分演算部２３０、エラー検出部２４０を備えている。

ＩＮから入力されたアナログ信号は、メインＡＤＣ２１０とサブＡＤＣ２２０に並列に入力され、それぞれのＡＤ変換器でデジタル信号に変換される。メインＡＤＣ２１０の変換結果は、アナログデジタル変換装置２０のＯＵＴ信号として出力される。

また、メインＡＤＣ２１０の変換結果とサブＡＤＣ２２０変換結果の差分が、差分演算部２３０で演算さる。メインＡＤＣ２１０の変換結果とサブＡＤＣ２２０変換結果とが乖離し、差分が大きい場合は、いずれかのＡＤ変換器で故障が発生したと考えられる。このため、エラー検出部２４０は、差分が所定の基準値を超えた場合にエラーを検出し、ＥＲＲＯＲ信号を出力する。

特開２００３−１６８９７６号公報

一般に、アナログデジタル変換器の構成要素は、入力電圧が０であっても、ある電圧値が入力されていると見なしてしまうオフセット電圧誤差を有している。本図の例では、メインＡＤＣ２１０は、オフセット誤差値ＯＳ１を有し、サブＡＤＣ２２０は、オフセット誤差値ＯＳ２を有するものとしている。

製造時点で、これらのオフセット電圧誤差を校正しても、温度や経時の影響でオフセット電圧誤差が変化すると、アナログデジタル変換誤差が発生する。

オフセット電圧誤差への対策として、アンプ単体については、オートゼロアンプ、チョッパアンプ等が実用化されているが、オフセット検出のための切替え処理が必要となって動作が非連続になったり、周波数特性が悪い等の問題があり、高信頼性とともに、アナログデジタル変換動作の連続性が求められるアナログデジタル変換装置にそのまま適用することはできない。

そこで、本発明は、高信頼性確保のためにアナログデジタル変換器を２系統備えたアナログデジタル変換装置において、連続的なアナログデジタル変換処理を行ないつつ、オフセット電圧誤差をキャンセルできるようにすることを目的とする。

上記課題を解決するため、本発明のアナログデジタル変換装置は、第１アナログデジタル変換器と、第２アナログデジタル変換器とを備えたアナログデジタル変換装置であって、前記第２アナログデジタル変換器への入力を、入力アナログ信号と基準電位（０電位）とで切り替えるスイッチと、前記スイッチが基準電位に切り替えられた際の前記第２アナログデジタル変換器の出力値を記憶する第２レジスタと、前記第１アナログデジタル変換器における入力アナログ信号の変換結果と前記第２レジスタの記憶値との和から、前記スイッチが入力アナログ信号に切り替えられた際の前記第２アナログデジタル変換器の出力値を差し引く第１演算部と、前記第１演算部の出力値を記憶する第１レジスタと、前記第１アナログデジタル変換器における入力アナログ信号の変換結果から前記第１レジスタの記憶値を差し引いて出力デジタル信号とする第２演算部とを備える。

ここで、前記第１レジスタの記憶値および前記第２レジスタの記憶値を監視し、前記第１レジスタの値あるいは前記第２レジスタの記憶値が所定の基準を満たさない場合にエラー信号を出力するエラー検出部をさらに備えるようにしてもよい。

本発明によれば、高信頼性確保のためにアナログデジタル変換器を２系統備えたアナログデジタル変換装置において、連続的なアナログデジタル変換処理を行ないつつ、オフセット電圧誤差をキャンセルできるようになる。

本実施形態に係る２系統のＡＤ変換器を備えたアナログデジタル変換装置の構成例を示すブロック図である。 アナログデジタル変換装置のアナログデジタル変換処理を説明するフローチャートである。 ２系統のＡＤ変換器を備えた従来のアナログデジタル変換装置の構成例を示すブロック図である。

本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る２系統のＡＤ変換器を備えたアナログデジタル変換装置の構成例を示すブロック図である。

本図に示すように、アナログデジタル変換装置１０は、高信頼性確保のために、メインＡＤＣ１１０、サブＡＤＣ１２０の２系統のＡＤ変換器を備え、さらに、連続的なアナログデジタル変換処理を行ないつつＡＤ変換器の故障を検出するために、スイッチ１３０、第１レジスタ１４０、第２レジスタ１５０、第１演算部１６０、第２演算部１７０、エラー検出部１８０、制御部１９０を備えている。

メインＡＤＣ１１０は、入力アナログ信号ＩＮが入力され、デジタル信号に変換して出力する。メインＡＤＣ１１０は、オフセット電圧誤差としてオフセット誤差値ＯＳ１を内在しており、入力信号が基準電位の０Ｖの場合も、オフセット誤差値ＯＳ１に対応した値が出力される。なお、メインＡＤＣ１１０は、第１アナログデジタル変換器として機能する。

サブＡＤＣ１２０は、入力アナログ信号ＩＮあるいは基準電位が入力され、デジタル信号に変換して出力する。サブＡＤＣ１２０は、オフセット電圧誤差としてオフセット誤差値ＯＳ２を内在しており、入力信号が基準電位の０Ｖの場合も、オフセット誤差値ＯＳ２に対応した値が出力される。なお、サブＡＤＣ１２０は、第２アナログデジタル変換器として機能する。

スイッチ１３０は、サブＡＤＣ１２０への入力を、入力アナログ信号ＩＮと基準電位（０電位）とで切り替える。

第２レジスタ１５０は、スイッチ１３０が基準電位に切り替えられた際のサブＡＤＣ１２０の出力値を記憶する。

第１演算部１６０は、メインＡＤＣ１１０における入力アナログ信号ＩＮの変換結果と第２レジスタ１５０の記憶値との和から、スイッチ１３０が入力アナログ信号ＩＮに切替えられた際のサブＡＤＣ１２０の出力値を差し引く演算を行なう。

第１レジスタ１４０は、第１演算部１６０の出力値を記憶する。

第２演算部１７０は、メインＡＤＣ１１０における入力アナログ信号ＩＮの変換結果から第１レジスタ１４０の記憶値を差し引く演算を行ない、演算結果を出力デジタル信号ＯＵＴとして出力する。

エラー検出部１８０は、第１レジスタ１４０の記憶値および第２レジスタ１５０の記憶値の少なくとも一方が所定の基準値を超えた場合に、ＥＲＲＯＲ信号を出力する。このとき、どちらのレジスタの値が異常となったかを識別する信号を併せて出力するようにしてもよい。

制御部１９０は、スイッチ１３０の切り替え、第１レジスタ１４０および第２レジスタ１５０の記憶処理を制御する。

次に、本実施形態におけるアナログデジタル変換装置１０のアナログデジタル変換処理について図２のフローチャートを参照して説明する。

アナログデジタル変換処理を開始すると、まず、サブＡＤＣ１２０が内在するオフセット誤差値ＯＳ２の取得を行なう（Ｓ１０１：Ｙｅｓ）。オフセット誤差値ＯＳ２は、最初に初期値を取得する必要があるが、その後は、入力アナログ信号ＩＮのサンプリング毎に行なうようにしてもよいし、間隔を空けて定期的あるいは不定期的に行なうようにしてもよい。一般に、オフセット誤差は、温度等の環境の影響が大きい。このため、安定した環境であれば、適切な間隔でオフセット誤差値ＯＳ２を取得すれば足り、必ずしもサンプリング毎に行なわなくてもよい。

オフセット誤差値ＯＳ２の取得では、制御部１９０が、スイッチ１３０を基準電位側に切り替える（Ｓ１０２）。このときサブＡＤＣ１２０にはゼロ値が入力されるため、サブＡＤＣ１２０が出力する値は、サブＡＤＣ１２０のオフセット誤差ＯＳ２である。このオフセット誤差ＯＳ２を第２レジスタ１５０に格納する（Ｓ１０３）。

次いで、制御部１９０が、スイッチ１３０を入力アナログ信号ＩＮ側に切り替える（Ｓ１０４）。もちろん、スイッチ１３０が入力アナログ信号ＩＮ側であれば、そのままの状態を保てばよい。これにより、サブＡＤＣ１２０の出力値は、入力アナログ信号ＩＮをデジタル変換した値となる。この値は、オフセット誤差ＯＳ２を含んだ値である。

そして、第１演算部１６０が、メインＡＤＣ１１０の出力結果と第２レジスタ１５０の記憶値、すなわち、オフセット誤差ＯＳ２との和から、サブＡＤＣ１２０出力値を差し引いた値を演算し、制御部１９０が第１レジスタ１４０に格納する（Ｓ１０５）。

サブＡＤＣ１２０出力値から第２レジスタ１５０の記憶値を引いた値は、サブＡＤＣ１２０出力値からオフセット誤差ＯＳ２を除去した値である。この値を、メインＡＤＣ１１０の出力結果から差し引くことで、メインＡＤＣ１１０のオフセット誤差ＯＳ１に相当する値が算出される。したがって、第１レジスタ１４０には、メインＡＤＣ１１０のオフセット誤差ＯＳ１に相当する値が格納されることになる。

ここで、エラー検出部１８０が、第１レジスタ１４０に格納されたオフセット誤差ＯＳ１の絶対値、あるいは、第２レジスタ１５０に格納されたオフセット誤差ＯＳ２の絶対値が所定の基準値よりも大きいかどうかを判断し（Ｓ１０６）、少なくとも一方のレジスタの値が所定の基準値よりも大きい異常値の場合（Ｓ１０６：Ｙｅｓ）には、アナログデジタル変換装置１０において故障が発生したものとしてＥＲＲＯＲ信号を出力する（Ｓ１０８）。なお、この判断結果に対して、異常値が連続する等の適正なマージンを設けることで、ノイズ等の影響を故障と誤判断してしまうことを防ぐことができる。また、上述のように、どちらのレジスタ値が異常であるかを示す信号を付加してもよい。

レジスタの格納値が異常でない場合（Ｓ１０６：Ｎｏ）には、第２演算部１７０が、メインＡＤＣ１１０の出力結果から、第１レジスタ１４０の格納値、すなわち、メインＡＤＣ１１０のオフセット誤差ＯＳ１を差し引いた値を出力デジタル信号ＯＵＴとして出力する（Ｓ１０７）。出力デジタル信号ＯＵＴの値は、入力デジタル信号ＩＮをデジタル変換した値に相当し、オフセット誤差ＯＳ１がキャンセルされた値である。

以上の処理を繰り返すことにより、アナログデジタル変換結果を連続的に出力することができる。第１レジスタ１４０には、メインＡＤＣ１１０の最新のオフセット誤差ＯＳ１が格納され、出力デジタル信号ＯＵＴは、オフセット誤差ＯＳ１がキャンセルされた正確な入力デジタル信号ＩＮのデジタル変換値となる。

すなわち、メインＡＤＣ１１０は常時連続的に動作しており、出力デジタル信号ＯＵＴの値は途切れることはない。さらに、環境温度や経時変化によりオフセット誤差ＯＳ１、オフセット誤差ＯＳ２の値が変化しても、自動的に第１レジスタ１４０、第２レジスタ１５０の格納値に反映されるため、オフセット電圧誤差を適切にキャンセルすることができる。

なお、本実施形態では、処理（Ｓ１０７）が、繰り返しループに含まれる場合を例示しているが、メインＡＤＣ１１０は、サブＡＤＣ１２０よりも高い頻度で動作させるようにしてもよい。すなわち、図２の繰り返しループに含まれる処理（Ｓ１０７）の他に、メインＡＤＣ（ｍＡＤＣ）１１０−第１レジスタ（１Ｒｅｇ）１４０の値を出力する処理を適宜行なうようにしてもよい。

本実施形態のアナログデジタル変換装置１０において、スイッチ１３０は、アナログ信号を扱う部品であるが、アンプやアナログデジタル変換器に比較して単純で安価な部品である。また、制御部１９０、第１レジスタ１４０、第２レジスタ１５０、エラー検出部１８０等は、デジタル回路あるいはファームウェアで安価に実現することができる。このため、本実施形態のアナログデジタル変換装置１０は、従来の構成に対する付加回路が少なく、簡易な構成でコストアップを招くことなく実現することができる。

また、従来の構成では、２系統のアナログデジタル変換器の変換値の差分を評価することで、アナログデジタル変換器の故障を検出するようにしていたが、この方式では、オフセット誤差が同じ傾向で変化した場合に、変化値が相殺されるため故障の検出が十分でないという問題がある。これに対し、本実施形態のアナログデジタル変換装置１０では、オフセット誤差ＯＳ１、オフセット誤差ＯＳ２の双方を監視しているため、オフセット電圧誤差のキャンセルのみならず、アナログデジタル変換器の故障によりオフセット誤差が同じ傾向で変化した場合も異常を検出することができる。

なお、メインＡＤＣ１１０の出力値とサブＡＤＣ１２０の出力値とが大きく異なった場合には、オフセット誤差ＯＳ２の値が増大し、エラー検出部１８０により検出されるため、従来の２系統のアナログデジタル変換器の変換値の照合による信頼性向上という機能は維持されている。

以上説明したように、本実施形態によれば、高信頼性確保のためにアナログデジタル変換器を２系統備えたアナログデジタル変換装置において、連続的なアナログデジタル変換処理を行ないつつ、オフセット電圧誤差をキャンセルできるようになる。

１０…アナログデジタル変換装置、２０…アナログデジタル変換装置、１１０…メインＡＤＣ、１２０…サブＡＤＣ、１３０…スイッチ、１４０…第１レジスタ、１５０…第２レジスタ、１６０…第１演算部、１７０…第２演算部、１８０…エラー検出部、１９０…制御部、２１０…メインＡＤＣ、２２０…サブＡＤＣ、２３０…差分演算部、２４０…エラー検出部

Claims (2)

1. 第１アナログデジタル変換器と、第２アナログデジタル変換器とを備えたアナログデジタル変換装置であって、
   前記第２アナログデジタル変換器への入力を、入力アナログ信号と基準電位とで切り替えるスイッチと、
   前記スイッチが基準電位に切り替えられた際の前記第２アナログデジタル変換器の出力値を記憶する第２レジスタと、
   前記第１アナログデジタル変換器における入力アナログ信号の変換結果と前記第２レジスタの記憶値との和から、前記スイッチが入力アナログ信号に切り替えられた際の前記第２アナログデジタル変換器の出力値を差し引く第１演算部と、
   前記第１演算部の出力値を記憶する第１レジスタと、
   前記第１アナログデジタル変換器における入力アナログ信号の変換結果から前記第１レジスタの記憶値を差し引いて出力デジタル信号とする第２演算部とを備えたことを特徴とするアナログデジタル変換装置。
2. 前記第１レジスタの記憶値および前記第２レジスタの記憶値を監視し、前記第１レジスタの値あるいは前記第２レジスタの記憶値が所定の基準を満たさない場合にエラー信号を出力するエラー検出部をさらに備えたことを特徴とする請求項１に記載のアナログデジタル変換装置。