JP4888364B2 - ディジタルリレー計測値の誤差補正装置 - Google Patents

Description

本発明はアナログ入力にオフセット誤差を有するディジタルリレーの計測値誤差補正装置に関するものである。

ディジタルリレーは、図３で示すように電力系統の電流、電圧を変流器ＣＴ、変圧器ＰＴによる検出回路１によって検出し、検出された信号は、アナログフィルタ、サンプリングホールド、マルチプレクサ、及びＡ／Ｄ変換器よりなるアナログ入力回路２を通って演算処理部３に出力される。アナログ入力回路２のアナログフィルタには、一般に演算増幅器が使用されるが、その際、アナログフィルタの出力信号に直流分としてオフセット電圧が重畳し、Ａ／Ｄ変換器において真のアナログ信号をディジタル信号に変換することが出来ない。このため、アナログフィルタにポテンショメータ付の増幅器を用い、検出回路１のＣＴ定格整定値によって増幅率の切換を行っている。

また、オフセット分を自動的に検出し、この検出値に基づいて保護演算に使用するディジタル信号を自動的に補正するものとして、特許文献１が公知となっている。この特許文献１には、Ａ／Ｄ変換器により変換されたディジタル信号に対して、ディジタルフィルタにおいてディジタルフィルタ演算処理を施してオフセット分を抽出し、このオフセット分を補正値としてメモリに格納する。そして、Ａ／Ｄ変換器の出力によるディジタル信号を、減算器において補正値で順次減算して補正し、この補正されたディジタル信号を用いてリレーを制御する保護演算処理を行なうことが記載されている。
特開２０００−３１２４３１号公報

図４はアナログ信号のオフセットレベルの説明図である。真のアナログ信号は（Ａｎ−Ｂｎ）である。ただし、Ｂｎはオフセット差である。図３で示すリレーのアナログ入力回路２において、高調波成分を含む計測実効値は、ディジタルフィルタ処理（ＤＦ処理）前のサンプリングデータを用いて√（ΣＡｎ²）で演算するが、検出回路１のＣＴ定格整定値によりポテンショメータ付増幅器の増幅率切換を行うと、ディジタルリレーでは増幅誤差によりオフセットにずれが生じる。このため、無入力の場合であってもアナログ入力は図４で示す実オフセット付近にあることで、高調波成分を含む計測実効値は理想オフセットとの差分
（≒√Ｂｎ²）を算出する。

本発明が目的とするとこは、誤差の少ない計測用実効値の算出ができるディジタルリレー計測値の誤差補正装置を提供することにある。

本発明は、電力系統のアナログ信号を検出回路で検出し、アナログフィルタ、サンプリングホールド、及びＡ／Ｄ変換器を有するアナログ入力回路を介し演算処理部に出力して演算処理を行うものにおいて、
前記アナログ入力回路と演算処理部との間に実効値算出部を接続し、この実効値算出部は、前記アナログ入力回路から出力された1サイクルｎ回のアナログサンプリング値を加算する加算部と、この加算部により加算された1サイクルｎ回分の平均値を算出する平均値算出部と、算出された平均値と前記アナログサンプリング値に基づいて実効値を演算する計測値算出部を設けると共に、
前記アナログフィルタにポテンショメータ付増幅器を設け、且つ前記平均値算出部の出力側にメモリ部を設け、前記検出回路の定格整定値の変更に伴う増幅器の増幅率変更に対応した平均値を予め算出してメモリ部に格納し、前記計測値算出部は定格整定値変更時に当該増幅率に対応した平均値を取り出して実効値を演算することを特徴としたものである。

削除

以上のとおり、本発明によれば、計測実効値誤差は小さくなるものである。また、ＣＴ定格整定値の変更に伴う増幅率変更時においても、予め変更される増幅率に対応した平均値を予めメモリ部に格納し、当該増幅率に対応した平均値を取り出して実効値を演算することにより、無入力時の誤差も縮小されるものである。

図１は、本発明の実施例を示す構成図で、図３で示す従来と同一部分、若しくは相当する部分に同一符号を付している。すなわち、アナログ入力回路２と演算処理部３との間に、加算部１１、平均値演算部１２、及び計測値算出部１３を有する実効値算出部１０を設けたものである。加算部１１は、アナログ入力回路２の出力であるアナログサンプリング信号Ａｎを入力し、アナログ入力の１サイクル分を加算してサンプリング信号ΣＡｎを求める。平均値演算部１２は、1サイクルｎ回分のサンプリング信号の平均値Ｂｎを算出する。

図４で示すように、実オフセットレベルからアナログ入力の波高値をＣｎとした場合、平均値演算部１２では、
Ｂｎ＝ΣＡｎ／ｎ＝Σ（Ｃｎ＋Ｂｎ）／ｎ＝（ΣＣｎ＋ΣＢｎ）／ｎ）となり、
ΣＣｎ＝０（実オフセットの和は１サイクルで０）であることから、結局1サイクル和の平均値Ｂｎは、ΣＢｎ／ｎとなり、この値がオフセットの差分となる。このことから、計測値算出部１３では、平均値演算部１２の出力とアナログ入力回路２の出力であるアナログサンプリング出力Ａｎを入力して計測実効値√（ΣＣｎ²）を√（Σ（Ａｎ−Ｂｎ））²で演算することで求める。すなわち、高調波成分を含む計測実効値√（ΣＣｎ²）は、計測値算出部１３での演算により誤差の小さな実効値が算出されることになる。

図２は無入力の場合の実効値算出部の機能図を示したものである。無入力の場合、無入力信号Ａｎ’を用いて予め加算部１１、平均値演算部１２で1サイクル和の平均値Ｂｎ’を計算して不揮発性のメモリ部１４に格納する。つまり、メモリ１４には、ΣＢｎ’／ｎで算出された無入力時の1サイクル和のオフセット差分が格納される。これを、検出回路１のＣＴ定格整定値の変更に伴うポテンショメータ付増幅器の増幅率毎に算出してメモリ部１４に格納しておく。そして、増幅率が設定された場合、計測値演算部１３は当該増幅率に対応する平均値をメモリ部１４から取り出して√（Σ（Ａｎ−Ｂｎ’））²を演算し、計測実効値を求める。したがって、ＣＴ定格整定値の変更に伴うポテンショメータ付増幅器の増幅率が変更された場合でも、誤差が小さくなり、演算処理部３でリレー演算を実行するＣＰＵの演算処理負担も軽減される。

本発明の実施形態を示す構成図。 本発明の他の実施形態を示す構成図。 従来のディジタルリレーの機能構成図。 説明のためのアナログ入力波形図。

１… 検出回路
２… アナログ入力回路
３… 演算処理部
１０… 実効値算出部
１１… 加算部
１２… 平均値演算部
１３… 計測値算出部
１４… メモリ部

Claims (1)

1. 電力系統のアナログ信号を検出回路で検出し、アナログフィルタ、サンプリングホールド、及びＡ／Ｄ変換器を有するアナログ入力回路を介し演算処理部に出力して演算処理を行うものにおいて、
   前記アナログ入力回路と演算処理部との間に実効値算出部を接続し、この実効値算出部は、前記アナログ入力回路から出力された1サイクルｎ回のアナログサンプリング値を加算する加算部と、この加算部により加算された1サイクルｎ回分の平均値を算出する平均値算出部と、算出された平均値と前記アナログサンプリング値に基づいて実効値を演算する計測値算出部を設けると共に、
   前記アナログフィルタにポテンショメータ付増幅器を設け、且つ前記平均値算出部の出力側にメモリ部を設け、前記検出回路の定格整定値の変更に伴う増幅器の増幅率変更に対応した平均値を予め算出してメモリ部に格納し、前記計測値算出部は定格整定値変更時に当該増幅率に対応した平均値を取り出して実効値を演算することを特徴としたディジタルリレー計測値の誤差補正装置。

Images