JP5051103B2 - モニタ電圧補正回路および電圧モニタ回路 - Google Patents

Description

この発明は、モニタ電圧を発生する第１の回路と、モニタ電圧をデジタル値に変換する第２の回路とが異なるグランドに接続されている場合に、グランド間の電位差に起因するモニタ電圧の誤差を補正するモニタ電圧補正回路および電圧モニタ回路に関する。

従来、モニタ対象にて発生したモニタ電圧をデジタル値に変換し、その変換したデジタル値に基いてモニタ対象を制御する回路構成が知られている。

例えば、特許文献１には、誘導性負荷の電流検出装置が記載されている。この電流検出装置は、アナログ制御部と、このアナログ制御部を制御するデジタル制御部とを備える。アナログ制御部は、リニアソレノイドと、このリニアソレノイドをＰＷＭ制御するＦＥＴと、リニアソレノイドに流れる電流を検出するための電流検出抵抗とを備える。デジタル制御部は、電流検出抵抗に発生するモニタ電圧をデジタル値に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器により変換されたデジタル値に基いて所定の演算を行う制御ＣＰＵと、この制御ＣＰＵの演算結果に基づいてＦＥＴを駆動するＰＷＭ信号出力回路とを備える。

特開２０００−１１４０３８号公報（第１８〜３１段落、図１）。

ところで、近年、アナログ制御部およびデジタル制御部が、それぞれ異なる電源およびグランドに接続される回路構成を採るケースが発生してきた。

図９は、そのような従来の回路構成をブロックで示す説明図である。図９に示すように、パワー系アナログ制御部は、モニタ対象１において発生するモニタ電圧を取出すためのモニタ電圧出力回路４０を備える。モニタ電圧出力回路４０は、直列接続された分圧抵抗Ｒ５，Ｒ６を備えている。パワー系アナログ制御部は、第１の電源ＶＤＤ１および第１のグランドＧ１に接続されている。

デジタル制御部は、第１の電源ＶＤＤ１と電源電圧の異なる第２の電源ＶＤＤ２と第１のグランドＧ１と接地箇所の異なる第２のグランドＧ２とに接続されている。デジタル制御部は、分圧抵抗Ｒ５，Ｒ６によって分圧されたモニタ電圧Ｖｉｎをデジタル値に変換するＡＤ変換器１２と、このＡＤ変換器１２によって変換されたデジタル値に基いて所定のデータ処理を行うデータ処理部１１とを備える。

しかし、第１および第２のグランドＧ１，Ｇ２間に電位差が発生すると、ＡＤ変換器１２により変換されたモニタ電圧に誤差が生じるため、データ処理部１１におけるデータ処理結果に誤差が生じ、モニタ対象を制御する精度が低下してしまう。
例えば、ＡＤ変換器１２がモニタ電圧ＶｉｎをｍＶ単位でデジタル値に変換する場合、第１および第２のグランドＧ１，Ｇ２間に数Ｖ（たとえば、±２Ｖ）の電位差が発生すると、データ処理部における処理結果に大きな誤差が生じる。

そこでこの発明は、上述の問題を解決するためになされたものであり、モニタ電圧を発生する第１の回路と、モニタ電圧をデジタル値に変換する第２の回路とが異なるグランドに接続されている場合に、グランド間の電位差に起因するモニタ電圧の誤差を補正することのできるモニタ電圧補正回路および電圧モニタ回路を実現することを目的とする。

この発明は、上記目的を達成するため、請求項１に記載の発明では、第１の電源（ＶＤＤ１）および第１のグランド（Ｇ１）に接続された第１の回路（２０）と、前記第１の電源と電源電圧の異なる第２の電源（ＶＤＤ２）と前記第１のグランドと接地箇所の異なる第２のグランド（Ｇ２）とに接続され、前記第１の回路にて発生したモニタ電圧（Ｖｉｎ）をデジタル値に変換する第２の回路（１０）と、を有するモニタ回路（１）に備えられ、前記第１および第２のグランド間の電位差に起因する前記モニタ電圧の誤差を補正するモニタ電圧補正回路であって、前記第１の電源および第１のグランドに接続されており、前記第１および第２のグランド間に発生する可能性のある電位差を補正電圧（Ｖｒｅｆ）として出力する補正電圧出力回路（３１）と、前記第２の電源および第２のグランドに接続されており、前記モニタ電圧を前記補正電圧に基いて補正し、その補正した電圧を出力する補正回路（３３）と、を備えており、前記第２の回路は、前記補正回路から出力された電圧をデジタル値に変換することを特徴とするモニタ電圧補正回路（３０）という技術的手段を用いる。

請求項２に記載の発明では、請求項１に記載のモニタ電圧補正回路（３０）において、前記第１の電源（ＶＤＤ１）および第１のグランド（Ｇ１）に接続され、前記モニタ電圧（Ｖｉｎ）を入力するバッファ（３２）を備えており、前記補正回路（３３）は、前記バッファから出力されたモニタ電圧を前記補正電圧（Ｖｒｅｆ）に基いて補正するという技術的手段を用いる。

請求項３に記載の発明では、請求項１または請求項２に記載のモニタ電圧補正回路（３０）において、前記補正回路（３３）は、前記モニタ電圧（Ｖｉｎ）および補正電圧（Ｖｒｅｆ）を加算することにより、前記モニタ電圧を補正するという技術的手段を用いる。

請求項４に記載の発明では、請求項３に記載のモニタ電圧補正回路（３０）において、一端が前記補正電圧出力回路（３１）の出力端子に接続された第１の抵抗（Ｒ１）と、一端が前記バッファ（３２）の出力端子に、他端が前記補正回路（３３）の第１の入力端子にそれぞれ接続された第２の抵抗（Ｒ２）と、一端が前記補正回路（３３）の出力端子に、他端が前記補正回路の第２の入力端子にそれぞれ接続された第３の抵抗（Ｒ３）と、一端が前記第１のグランド（Ｇ１）に接続されており、他端が前記第３の抵抗の他端に接続された第４の抵抗（Ｒ４）とを備えており、前記第１の抵抗の他端が前記第２の抵抗の他端に接続されており、前記モニタ電圧をＶｉｎ、前記補正電圧をＶｒｅｆ、前記補正回路の出力電圧をＶｏｕｔとした場合に、Ｖｏｕｔ＝α・Ｖｉｎ＋Ｖｒｅｆが成立するように前記第１ないし第４の抵抗の抵抗値が設定されてなるという技術的手段を用いる。

請求項５に記載の発明では、第１の電源（ＶＤＤ１）および第１のグランド（Ｇ１）に接続された第１の回路（２０）から出力されたモニタ電圧（Ｖｉｎ）をデジタル値に変換する第２の回路（１０）を有し、前記第２の回路が、前記第１の電源と電源電圧の異なる第２の電源（ＶＤＤ２）と前記第１のグランドと接地箇所の異なる第２のグランド（Ｇ２）とに接続された電圧モニタ回路であって、前記第１の電源および第１のグランドに接続され、前記第１および第２のグランド間に発生する可能性のある電位差を補正電圧（Ｖｒｅｆ）として出力する補正電圧出力回路（３１）と、前記第２の電源および第２のグランドに接続され、前記バッファから出力されたモニタ電圧および前記補正電圧出力回路から出力された補正電圧を加算し、その加算した電圧を出力する補正回路（３３）と、一端が前記補正電圧出力回路の出力端子に接続された第１の抵抗（Ｒ１）と、一端が前記第１の回路の前記モニタ電圧を発生する端子に、他端が前記補正回路の第１の入力端子にそれぞれ接続された第２の抵抗（Ｒ２）と、一端が前記補正回路の出力端子に、他端が前記補正回路の第２の入力端子にそれぞれ接続された第３の抵抗（Ｒ３）と、一端が前記第１のグランドに接続されており、他端が前記第３の抵抗の他端に接続された第４の抵抗（Ｒ４）とを備えており、前記第１の抵抗の他端が前記第２の抵抗の他端に接続されており、前記モニタ電圧をＶｉｎ、前記補正電圧をＶｒｅｆ、前記補正回路の出力電圧をＶｏｕｔとした場合に、Ｖｏｕｔ＝α・Ｖｉｎ＋Ｖｒｅｆが成立するように前記第１ないし第４の抵抗の抵抗値が設定されており、前記第２の回路は、前記補正電圧出力回路から出力された補正電圧と、前記補正回路から出力された電圧とをそれぞれデジタル値に変換し、前記補正回路から出力された電圧のデジタル値から前記補正電圧のデジタル値を減算することを特徴とする電圧モニタ回路（１０，３０）という技術的手段を用いる。

請求項６に記載の発明では、請求項５に記載の電圧モニタ回路（１０，３０）において、前記第１の電源（ＶＤＤ１）および第１のグランド（Ｇ１）に接続され、前記モニタ電圧（Ｖｉｎ）を入力するバッファ（３２）を備えており、前記補正回路（３３）は、前記バッファから出力されたモニタ電圧および前記補正電圧出力回路（３１）から出力された補正電圧（Ｖｒｅｆ）を加算し、前記第２の抵抗（Ｒ２）の一端が前記バッファの出力端子に接続されてなるという技術的手段を用いる。

請求項７に記載の発明では、第１の電源（ＶＤＤ１）および第１のグランド（Ｇ１）に接続された第１の回路（２０）から出力されたモニタ電圧（Ｖｉｎ）をデジタル値に変換する第２の回路（１０）を有し、前記第２の回路が、前記第１の電源と電源電圧の異なる第２の電源（ＶＤＤ２）と前記第１のグランドと接地箇所の異なる第２のグランド（Ｇ２）とに接続された電圧モニタ回路であって、前記第１の電源および第１のグランドに接続されており、前記第１および第２のグランド間に発生する可能性のある電位差を補正電圧（Ｖｒｅｆ）として出力する補正電圧出力回路（３１）を備えており、前記第２の回路は、前記補正電圧およびモニタ電圧をそれぞれデジタル値に変換し、その変換したモニタ電圧のデジタル値から前記補正電圧のデジタル値を減算することを特徴とする電圧モニタ回路（１０，３０）という技術的手段を用いる。

請求項８に記載の発明では、請求項７に記載の電圧モニタ回路（１０，３０）において、前記第１の電源および第１のグランドに接続され、前記モニタ電圧を入力するバッファ（３２）を備えており、前記第２の回路（１０）は、前記補正電圧（Ｖｒｅｆ）および前記バッファから出力されたモニタ電圧をそれぞれデジタル値に変換し、その変換したモニタ電圧のデジタル値から前記補正電圧のデジタル値を減算するという技術的手段を用いる。

なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（請求項１に係る発明の効果）
第１および第２のグランド間に発生する可能性のある電位差（補正電圧）に基いてモニタ電圧を補正し、その補正した電圧をデジタル値に変換するため、上記の電位差に起因するモニタ電圧の誤差を補正することができる。

（請求項２に係る発明の効果）
第１の電源および第１のグランドに接続され、モニタ電圧を入力するバッファを備えるため、第１の回路が第２の回路に比べてハイインピーダンスの場合に第１および第２の回路間のインピーダンスを整合することができるので、モニタ電圧の検出精度を高めることができる。

（請求項３に係る発明の効果）
モニタ電圧および補正電圧を加算することにより、モニタ電圧を補正することができる。したがって、第１および第２のグランド間の電位差により、第１の回路が第２の回路へ出力するモニタ電圧のレンジが狭くなった場合であっても、モニタ電圧および補正電圧を加算することにより、モニタ電圧のレンジを広くすることができる。

（請求項４に係る発明の効果）
式、（Ｖｏｕｔ＝α・Ｖｉｎ＋Ｖｒｅｆ）には、第１のグランドの電位ＶＧ１の項が存在しない。つまり、補正回路の出力電圧Ｖｏｕｔをモニタ電圧Ｖｉｎおよび補正電圧Ｖｒｅｆのみによって決定することができ、第１のグランドの電位ＶＧ１に依存しないようにすることができる。
したがって、第１および第２のグランド間の電位差の影響を受けないため、モニタ電圧の検出精度を高めることができる。

（請求項５に係る発明の効果）
式、（Ｖｏｕｔ＝α・Ｖｉｎ＋Ｖｒｅｆ）には、第１のグランドの電位ＶＧ１の項が存在しない。つまり、補正回路の出力電圧Ｖｏｕｔをモニタ電圧Ｖｉｎおよび補正電圧Ｖｒｅｆのみによって決定することができ、第１のグランドの電位ＶＧ１に依存しないようにすることができる。
したがって、第１および第２のグランド間の電位差の影響を受けないため、モニタ電圧の検出精度を高めることができる。

しかも、第２の回路は、補正回路から出力された電圧のデジタル値から補正電圧のデジタル値を減算することができるため、Ｖｏｕｔ＝α・Ｖｉｎとし、補正電圧Ｖｒｅｆの成分を除去することができる。
したがって、モニタ電圧の検出精度をより一層高めることができる。また、第１および第２のグランド間の電位差によって補正電圧が変動した場合であっても、その変動分が第２の回路においてリアルタイムでデジタル値に反映されるため、モニタ電圧の検出精度を高精度に維持することができる。

（請求項６に係る発明の効果）
第１の電源および第１のグランドに接続され、モニタ電圧を入力するバッファを備えるため、第１の回路が第２の回路に比べてハイインピーダンスの場合に第１および第２の回路間のインピーダンスを整合することができるので、モニタ電圧の検出精度を高めることができる。

（請求項７に係る発明の効果）
モニタ電圧のデジタル値から、第１および第２のグランド間に発生する可能性のある電位差（補正電圧）のデジタル値を減算することができるため、その電位差に起因するモニタ電圧の誤差を補正することができる。

（請求項８に係る発明の効果）
第１の電源および第１のグランドに接続され、モニタ電圧を入力するバッファを備えるため、第１の回路が第２の回路に比べてハイインピーダンスの場合に第１および第２の回路間のインピーダンスを整合することができるので、モニタ電圧の検出精度を高めることができる。

〈第１実施形態〉
この発明に係る電圧モニタ回路の第１実施形態について図を参照して説明する。図１は、この実施形態の電圧モニタ回路を備えるシステムの回路図である。

（主要構成）
モニタ電圧出力回路４０は、パワー制御系のモニタ対象１において発生した電圧Ｖｍをモニタする。この実施形態では、モニタ電圧出力回路４０は、電圧Ｖｍを分圧するための分圧抵抗Ｒ５，Ｒ６を直列接続して構成されている。分圧抵抗Ｒ５，Ｒ６の中点に配置された端子Ｔ１に発生する電圧が、モニタ電圧Ｖｉｎとして次段のパワー制御ＩＣ２０に与えられる。また、モニタ電圧出力回路４０は、第１の電源ＶＤＤ１および第１のグランドＧ１に接続されている。

パワー制御ＩＣ（Integrated Circuit）２０は、モニタ対象１を制御する。パワー制御ＩＣ２０は、モニタ電圧出力回路４０から出力されたモニタ電圧Ｖｉｎを補正するモニタ電圧補正回路３０を備える。モニタ電圧補正回路３０は、第１の電源ＶＤＤ１および第１のグランドＧ１と、第２の電源ＶＤＤ２および第２のグランドＧ２とに接続されている。

デジタル制御ＩＣ１０は、ＡＤ変換器１２およびデータ処理部１１を備える。ＡＤ変換器１２は、モニタ電圧補正回路３０からの出力電圧Ｖｏｕｔをデジタル値（２値データ）に変換する。データ処理部１１は、ＡＤ変換器１２から出力されたデジタル値に対してさらに補正を行い、検出精度を高める処理などを行う。

また、デジタル制御ＩＣ１０は、データ処理部１１の処理結果に基づいて、パワー制御ＩＣ２０へ制御信号を送出する。パワー制御ＩＣ２０は、その制御信号に基いて、モニタ対象１を制御する。

たとえば、モニタ対象１は、車両に備えられたアクチュエータ（たとえば、電動パワーステアリング装置およびパワーウインドウ装置などに用いるモータ、電動パワーステアリング装置および燃料噴射装置などに用いるリニアソレノイドなど）である。また、パワー制御ＩＣ２０およびデジタル制御ＩＣ１０は、上記アクチュエータのフィードバック制御を行う。

たとえば、そのアクチュエータをＰＷＭ制御する場合は、モニタ電圧出力回路４０は、アクチュエータに流れる電流をモニタ電圧Ｖｉｎとして出力する。また、デジタル制御ＩＣ１０は、ＡＤ変換器１２により変換されたモニタ電圧Ｖｉｎのデジタル値が、デジタル制御ＩＣ１０の上位にあるＥＣＵ(Electronic Control Unit)から出力された目標値となるようにＰＷＭ信号のデューティ比を計算し、その計算したデューティ比を示すデータをＰＷＭ信号をパワー制御ＩＣ２０へ出力する。そして、パワー制御ＩＣ２０は、入力したＰＷＭ信号に基いてアクチュエータを制御する。

（モニタ電圧補正回路）
次に、モニタ電圧補正回路３０の回路構成について、それを示す図２を参照して説明する。
モニタ電圧補正回路３０は、補正電圧出力回路３１と、バッファ３２と、オペアンプ３３と、抵抗Ｒ１〜Ｒ４とを備える。補正電圧出力回路３１は、第１のグランドＧ１および第２のグランドＧ２間に発生する可能性のある電位差を補正電圧Ｖｒｅｆとして出力する。たとえば、グランド間に発生する可能性のある電位差が±２Ｖである場合は、補正電圧Ｖｒｅｆとして２Ｖを出力する。

この実施形態では、補正電圧出力回路３１は、直列接続された分圧抵抗Ｒ７，Ｒ８と、バッファ３１ａとを備える。分圧抵抗Ｒ７，Ｒ８は、第１の電源ＶＤＤ１の電圧ＶＤＤ１を分圧し、分圧抵抗Ｒ７，Ｒ８の中点に配置された端子Ｔ２に補正電圧Ｖｒｅｆを発生する。この補正電圧Ｖｒｅｆは、次段のバッファ３１ａの非反転入力端子に与えられる。バッファ３１ａは、デジタル制御ＩＣ１０とのインピーダンスの整合を採るためのものであり、端子Ｔ２に発生した補正電圧Ｖｒｅｆを入力して増幅しないで出力する。この実施形態では、バッファ３１ａは、ボルテージフォロアを構成するオペアンプである。バッファ３１ａは、第１の電源ＶＤＤ１および第１のグランドＧ１に接続されており、その出力端子は、ＡＤ変換器１２に接続されている。

バッファ３２は、デジタル制御ＩＣ１０とのインピーダンスの整合を採るためのものであり、モニタ電圧Ｖｉｎを入力して増幅しないで出力する。この実施形態では、バッファ３２は、ボルテージフォロアを構成するオペアンプである。バッファ３２は、第１の電源ＶＤＤ１および第１のグランドＧ１に接続されており、その出力端子は、抵抗Ｒ２の一端に接続されている。

オペアンプ３３の非反転入力端子には、抵抗Ｒ２の他端が接続されており、反転入力端子には、抵抗Ｒ４の他端が接続されている。抵抗Ｒ４の一端は、第１のグランドＧ１に接続されている。オペアンプ３３の出力端子および反転入力端子間には、負帰還抵抗Ｒ３が接続されている。オペアンプ３３の出力端子は、ＡＤ変換器１２に接続されている。

また、バッファ３１ａの出力端子には、抵抗Ｒ１の一端が接続されており、抵抗Ｒ１の他端は抵抗Ｒ２の他端に接続されている。オペアンプ３３は、第２の電源ＶＤＤ２および第２のグランドＧ２に接続されている。オペアンプ３３は、抵抗Ｒ１の他端に発生する電圧および抵抗Ｒ２の他端に発生する電圧を加算し、その加算した電圧をＡＤ変換器１２へ出力する。

ここで、オペアンプ３３の出力電圧Ｖｏｕｔを求めるための計算式について説明する。なお、抵抗Ｒ１〜Ｒ４の各抵抗値をＲ１〜Ｒ４、第１のグランドＧ１の電位をＶＧ１、バッファ３１ａから抵抗Ｒ１に流れる電流をＩ１、オペアンプ３３の負帰還抵抗Ｒ３を流れる電流をＩ２とする。また、バッファ３１ａ，３２およびオペアンプ３３には、それぞれオフセットが存在しないものとする。オペアンプ３３の出力電圧Ｖｏｕｔは、次の式（１）で表すことができる。

Ｖｏｕｔ＝（Ｒ３＋Ｒ４）Ｉ２＋ＶＧ１ ・・・（１）

また、補正電圧Ｖｒｅｆは、次の式（２）で表すことができる。

Ｖｒｅｆ＝（Ｒ１＋Ｒ２）Ｉ１＋Ｖｉｎ＋ＶＧ１ ・・・（２）

上記の式（１）および式（２）より、次の式（３）を導くことができる。

Ｖｏｕｔ＝（Ｒ２／Ｒ４）＊（（Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２））＊（Ｖｒｅｆ−Ｖｉｎ−ＶＧ１）＋（（Ｒ３＋Ｒ４）／Ｒ４）＊Ｖｉｎ＋ＶＧ１ ・・・（３）

ここで、Ｒ１：Ｒ２＝１：２、Ｒ１＝Ｒ３、Ｒ２＝Ｒ４であるとすると、式（３）は、次の式（４）に変換される。

Ｖｏｕｔ＝（１／２）＊Ｖｉｎ＋Ｖｒｅｆ ・・・（４）

上記の式（４）には、第１のグランドＧ１の電位ＶＧ１が存在しない。つまり、上記のモニタ電圧補正回路３０を用いれば、抵抗Ｒ１〜Ｒ４の抵抗比を上記のように設定することにより、第１および第２のグランドＧ１，Ｇ２間の電位差に依存しない電圧を出力することができる。
また、抵抗Ｒ１〜Ｒ４の抵抗比および補正電圧Ｖｒｅｆは、第１および第２のグランドＧ１，Ｇ２間の相対電位差を何ボルト見込むかに応じて変更する。また、Ｒ１：Ｒ２の比率は、補正電圧Ｖｒｅｆおよび第１および第２のグランド間の相対電位差の見込み値の範囲内で任意に設定することができ、Ｒ１：Ｒ２の比率によってＶｉｎの係数（請求項４，５に記載のα）が変化する。
したがって、第１および第２のグランドＧ１，Ｇ２間に電位差が発生した場合であっても、モニタ電圧Ｖｉｎのレンジが狭くなるおそれがない。

（ＡＤ変換器およびデータ処理部）
ＡＤ変換器１２は、オペアンプ３３の出力電圧Ｖｏｕｔおよびバッファ３１ａから出力される補正電圧Ｖｒｅｆをそれぞれデジタル値（２値データ）に変換する。
データ処理部１１は、ＡＤ変換器１２から出力された各デジタル値を取込み、出力電圧Ｖｏｕｔのデジタル値から、補正電圧Ｖｒｅｆのデジタル値を減算する処理を行う。

つまり、データ処理部１１は、前記の式（４）の右辺からＶｒｅｆを除去することと同等の処理を行う。このように、データ処理部１１から出力されるデジタル値は、（１／２）＊Ｖｉｎに対応するデジタル値となり、モニタ電圧Ｖｉｎのみに依存するデジタル値となる。
したがって、上記の電圧モニタ回路を使用すれば、補正電圧Ｖｒｅｆに依存しない出力電圧Ｖｏｕｔのデジタル値を出力することができるため、モニタ電圧Ｖｉｎの検出精度を高めることができる。また、補正電圧Ｖｒｅｆが変動した場合であっても、その変動が、ＡＤ変換器１２にリアルタイムに反映されるため、モニタ電圧Ｖｉｎの検出精度を高精度に維持することができる。

（第１変更例）
図３は、上記実施形態の電圧モニタ回路の第１変更例を示す回路図である。この電圧モニタ回路は、モニタ電圧補正回路３０にバッファ３２を備えていない点で上記実施形態の電圧モニタ回路と異なる。モニタ対象１（図１）がローインピーダンスであり、デジタル制御ＩＣ１０とインピーダンスの整合を採れる場合は、この変更例の電圧モニタ回路のように、モニタ電圧補正回路３０に設けるバッファ３２を省略し、回路構成を簡易化することができる。

（第２変更例）
図４は、前記実施形態の電圧モニタ回路の第２変更例を示す回路図である。この電圧モニタ回路は、バッファ３１ａから出力される補正電圧ＶｒｅｆをＡＤ変換器１２へ出力しない構成となっている点で前記実施形態の電圧モニタ回路と異なる。この電圧モニタ回路では、補正電圧Ｖｒｅｆのデジタル値を予めレジスタなどの格納部に格納しておき、そのデジタル値をデータ処理部１１において出力電圧Ｖｏｕｔのデジタル値から減算する。この電圧モニタ回路を使用すれば、補正電圧Ｖｒｅｆの変動が小さい場合は、前記実施形態の電圧モニタ回路と同等の精度でモニタ電圧Ｖｉｎを検出することができる。

（第３変更例）
図５は、上記第２変更例の変更例を示す回路図である。この電圧モニタ回路は、モニタ電圧補正回路３０にバッファ３２を備えていない点で上記第２変更例の電圧モニタ回路と異なる。モニタ対象１（図１）がローインピーダンスであり、デジタル制御ＩＣ１０とインピーダンスの整合を採れる場合は、この変更例の電圧モニタ回路のように、モニタ電圧補正回路３０に設けるバッファ３２を省略し、回路構成を簡易化することができる。

〈第２実施形態〉
この発明に係る電圧モニタ回路の第２実施形態について図を参照して説明する。図６は、この実施形態に係る電圧モニタ回路の回路図である。この電圧モニタ回路の特徴は、デジタル制御ＩＣ１０がモニタ電圧Ｖｉｎを補正する点である。

バッファ３１ａ，３２の各出力端子は、それぞれＡＤ変換器１２に接続されている。ＡＤ変換器１２は、バッファ３２から出力されるモニタ電圧Ｖｉｎおよびバッファ３１ａから出力される補正電圧Ｖｒｅｆをそれぞれデジタル値に変換する。データ処理部１１は、ＡＤ変換器１２から各デジタル値を取込み、モニタ電圧Ｖｉｎを補正する。

次に、データ処理部１１に備えられたＣＰＵが実行する処理の流れについて、それを示す図７のフローチャートを参照して説明する。

データ処理部１１に備えられたＣＰＵは、ＡＤ変換器１２が変換した（モニタ電圧Ｖｉｎ−ＶＧ１）のデジタル値をデータＤ１に置換える（ステップ（以下、Ｓと略す）１）。続いて、ＣＰＵは、ＡＤ変換器１２によるＡＤ変換が終了したか否かを判定し（Ｓ２）、終了したと判定した場合は（Ｓ２：Ｙｅｓ）、ＡＤ変換器１２が変換した（補正電圧Ｖｒｅｆ−ＶＧ１）のデジタル値をデータＤ２に置換える（Ｓ３）。

続いて、ＣＰＵは、ＡＤ変換器１２によるＡＤ変換が終了したか否かを判定し（Ｓ４）、終了したと判定した場合は（Ｓ４：Ｙｅｓ）、先のＳ１にて置換えたデータＤ１から、先のＳ３にて置換えたデータＤ２を減算し、その減算結果をデータＤ３に置換える演算を行う（Ｓ５）。続いて、ＣＰＵは、その演算が終了したか否かを判定し（Ｓ６）、終了したと判定した場合は（Ｓ６：Ｙｅｓ）、先のＳ５にて置換えたデータＤ３と期待値とを照合する（Ｓ７）。

そして、ＣＰＵは、データＤ３が期待値と一致するか否かを判定し（Ｓ８）、一致すると判定した場合は（Ｓ８：Ｙｅｓ）、先のＳ５にて置換えたデータＤ３を出力する（Ｓ９）。また、ＣＰＵは、データＤ３が期待値と一致しないと判定した場合は（Ｓ８：Ｎｏ）、先のＳ５にて置換えたデータＤ３と期待値との差に基いて、データＤ３を補正し（Ｓ１０）、その補正したデータＤ３を出力する（Ｓ９）。

以上のように、第２実施形態に係る電圧モニタ回路を使用すれば、モニタ電圧Ｖｉｎのデジタル値から、第１および第２のグランドＧ１，Ｇ２間に発生する可能性のある電位差（補正電圧Ｖｒｅｆ）のデジタル値を減算することができるため、その電位差に起因するモニタ電圧Ｖｉｎの誤差を補正することができる。

（変更例）
モニタ対象１がローインピーダンスであり、デジタル制御ＩＣ１０とインピーダンスの整合を採ることができる場合は、バッファ３２を設けず、モニタ電圧Ｖｉｎを直接ＡＤ変換器１２に与えることもできる。

〈他の実施形態〉
図８は、この発明の他の実施形態を示す回路図である。同図に示すように、モニタ電圧補正回路３０をデジタル制御ＩＣ１０に配置することもできる。また、モニタ電圧補正回路３０をパワー制御ＩＣ２０およびデジタル制御ＩＣ１０間に配置することもできる。これらの構成を採用した場合でも、前述の各実施形態および変更例における効果を奏することができる。

第１実施形態の電圧モニタ回路を備えるシステムの回路図である。 モニタ電圧補正回路３０の回路図である。 第１実施形態の第１変更例を示す回路図である。 第１実施形態の第２変更例を示す回路図である。 第２変更例の変更例を示す回路図である。 第２実施形態に係る電圧モニタ回路の回路図である。 データ処理部１１に備えられたＣＰＵが実行する処理の流れを示すフローチャートである。 この発明の他の実施形態を示す回路図である。 従来の回路構成をブロックで示す説明図である。

符号の説明

１・・モニタ対象、１０・・デジタル制御ＩＣ（第２の回路）、
２０・・パワー制御ＩＣ（第１の回路）、３０・・モニタ電圧補正回路、
３１・・補正電圧出力回路、３２・・バッファ、３３オペアンプ（補正回路）、
ＶＤＤ１・・第１の電源、ＶＤＤ２・・第２の電源、Ｇ１・・第１のグランド、
Ｇ２・・第２のグランド。

Claims (8)

1. 第１の電源および第１のグランドに接続された第１の回路と、
   前記第１の電源と電源電圧の異なる第２の電源と前記第１のグランドと接地箇所の異なる第２のグランドとに接続され、前記第１の回路から出力されたモニタ電圧をデジタル値に変換する第２の回路と、
   を有するモニタ回路に備えられ、前記第１および第２のグランド間の電位差に起因する前記モニタ電圧の誤差を補正するモニタ電圧補正回路であって、
   前記第１の電源および第１のグランドに接続されており、前記第１および第２のグランド間に発生する可能性のある電位差を補正電圧として出力する補正電圧出力回路と、
   前記第２の電源および第２のグランドに接続されており、前記モニタ電圧を前記補正電圧に基いて補正し、その補正した電圧を出力する補正回路と、を備えており、
   前記第２の回路は、前記補正回路から出力された電圧をデジタル値に変換することを特徴とするモニタ電圧補正回路。
2. 前記第１の電源および第１のグランドに接続され、前記モニタ電圧を入力するバッファを備えており、
   前記補正回路は、
   前記バッファから出力されたモニタ電圧を前記補正電圧に基いて補正することを特徴とする請求項１に記載のモニタ電圧補正回路。
3. 前記補正回路は、前記モニタ電圧および補正電圧を加算することにより、前記モニタ電圧を補正することを特徴とする請求項１または請求項２に記載のモニタ電圧補正回路。
4. 一端が前記補正電圧出力回路の出力端子に接続された第１の抵抗と、
   一端が前記バッファの出力端子に、他端が前記補正回路の第１の入力端子にそれぞれ接続された第２の抵抗と、
   一端が前記補正回路の出力端子に、他端が前記補正回路の第２の入力端子にそれぞれ接続された第３の抵抗と、
   一端が前記第１のグランドに接続されており、他端が前記第３の抵抗の他端に接続された第４の抵抗とを備えており、
   前記第１の抵抗の他端が前記第２の抵抗の他端に接続されており、
   前記モニタ電圧をＶｉｎ、前記補正電圧をＶｒｅｆ、前記補正回路の出力電圧をＶｏｕｔとした場合に、
   Ｖｏｕｔ＝αＶｉｎ＋Ｖｒｅｆ
   が成立するように前記第１ないし第４の抵抗の抵抗値が設定されてなることを特徴とする請求項３に記載のモニタ電圧補正回路。
5. 第１の電源および第１のグランドに接続された第１の回路から出力されたモニタ電圧をデジタル値に変換する第２の回路を有し、前記第２の回路が、前記第１の電源と電源電圧の異なる第２の電源と前記第１のグランドと接地箇所の異なる第２のグランドとに接続された電圧モニタ回路であって、
   前記第１の電源および第１のグランドに接続され、前記第１および第２のグランド間に発生する可能性のある電位差を補正電圧として出力する補正電圧出力回路と、
   前記第２の電源および第２のグランドに接続され、前記モニタ電圧および前記補正電圧出力回路から出力された補正電圧を加算し、その加算した電圧を出力する補正回路と、
   一端が前記補正電圧出力回路の出力端子に接続された第１の抵抗と、
   一端が前記第１の回路の前記モニタ電圧を発生する端子に、他端が前記補正回路の第１の入力端子にそれぞれ接続された第２の抵抗と、
   一端が前記補正回路の出力端子に、他端が前記補正回路の第２の入力端子にそれぞれ接続された第３の抵抗と、
   一端が前記第１のグランドに接続されており、他端が前記第３の抵抗の他端に接続された第４の抵抗とを備えており、
   前記第１の抵抗の他端が前記第２の抵抗の他端に接続されており、
   前記モニタ電圧をＶｉｎ、前記補正電圧をＶｒｅｆ、前記補正回路の出力電圧をＶｏｕｔとした場合に、
   Ｖｏｕｔ＝α・Ｖｉｎ＋Ｖｒｅｆ
   が成立するように前記第１ないし第４の抵抗の抵抗値が設定されており、
   前記第２の回路は、
   前記補正電圧出力回路から出力された補正電圧と、前記補正回路から出力された電圧とをそれぞれデジタル値に変換し、前記補正回路から出力された電圧のデジタル値から前記補正電圧のデジタル値を減算することを特徴とする電圧モニタ回路。
6. 前記第１の電源および第１のグランドに接続され、前記モニタ電圧を入力するバッファを備えており、
   前記補正回路は、前記バッファから出力されたモニタ電圧および前記補正電圧出力回路から出力された補正電圧を加算し、
   前記第２の抵抗の一端が前記バッファの出力端子に接続されてなることを特徴とする請求項５に記載の電圧モニタ回路。
7. 第１の電源および第１のグランドに接続された第１の回路から出力されたモニタ電圧をデジタル値に変換する第２の回路を有し、前記第２の回路が、前記第１の電源と電源電圧の異なる第２の電源と前記第１のグランドと接地箇所の異なる第２のグランドとに接続された電圧モニタ回路であって、
   前記第１の電源および第１のグランドに接続されており、前記第１および第２のグランド間に発生する可能性のある電位差を補正電圧として出力する補正電圧出力回路を備えており、
   前記第２の回路は、
   前記補正電圧およびモニタ電圧をそれぞれデジタル値に変換し、その変換したモニタ電圧のデジタル値から前記補正電圧のデジタル値を減算することを特徴とする電圧モニタ回路。
8. 前記第１の電源および第１のグランドに接続され、前記モニタ電圧を入力するバッファを備えており、
   前記第２の回路は、
   前記補正電圧および前記バッファから出力されたモニタ電圧をそれぞれデジタル値に変換し、その変換したモニタ電圧のデジタル値から前記補正電圧のデジタル値を減算することを特徴とする請求項７に記載の電圧モニタ回路。

Images