JP2013247547A

JP2013247547A - 電流モニタ回路

Info

Publication number: JP2013247547A
Application number: JP2012120585A
Authority: JP
Inventors: Kazuya Kinoshita; 和哉木下; Hikari Watanabe; 光渡辺
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2012-05-28
Filing date: 2012-05-28
Publication date: 2013-12-09
Anticipated expiration: 2032-05-28
Also published as: JP5699984B2

Abstract

【課題】チップ面積を小さくできる、電流モニタ回路を提供すること。
【解決手段】第1の半導体スイッチング素子（駆動出力メインＭＯＳ４）と、前記第1の半導体スイッチング素子と同一構造の第２の半導体スイッチング素子（基準電圧発生用ＭＯＳ５５）と、前記第２の半導体スイッチング素子に流れる定電流Ｉｒｅｆに応じて前記第２の半導体スイッチング素子に発生する基準電圧Ｖｒｅｆを基準として、前記第１の半導体スイッチング素子に流れる電流（ドレイン電流ＩＤ）に応じて変化するアナログ電圧（両端電圧ＶＤＳ）をＡＤ変換するＡＤ変換部（ＡＤ変換器６）とを備える、電流モニタ回路。
【選択図】図１

Description

本発明は、電流に応じて変化するアナログ電圧をＡＤ変換するＡＤ変換部を備える電流モニタ回路に関する。

特許文献１には、電流検出抵抗により負荷に流れる電流を監視し、その監視結果に基づいて負荷に流れる電流を制御する半導体素子を有する負荷駆動回路が開示されている。この負荷駆動回路は、電流検出抵抗の両端電圧を、電流検出抵抗と同一の材料とサイズの抵抗を用いて構成された差動増幅器に入力することによって、電流検出抵抗の温度変化による特性変動を相殺するものである。

特開２０１０−９３３３９号公報

しかしながら、負荷を駆動するための大きな電流に耐えうるように大きな電流検出抵抗が必要な場合、上述の従来技術では、電流検出抵抗と同じ大きさの抵抗を複数要する差動増幅器がチップに占める面積が大きくなるため、チップ面積を小さくすることが容易ではない。そこで、本発明は、電流モニタ精度を高く、且つ、チップ面積を小さくできる、電流モニタ回路の提供を目的とする。

上記目的を達成するため、本発明は、
第1の半導体スイッチング素子と、
前記第1の半導体スイッチング素子と同一構造の第２の半導体スイッチング素子と、
前記第２の半導体スイッチング素子に流れる定電流に応じて前記第２の半導体スイッチング素子に発生する基準電圧を基準として、前記第１の半導体スイッチング素子に流れる電流に応じて変化するアナログ電圧をＡＤ変換するＡＤ変換部とを備える、電流モニタ回路の提供を目的とする。

本発明によれば、電流モニタ精度を高く、且つ、チップ面積を小さくできる、電流モニタ回路を構成することが可能となる。

一実施形態に係る電流モニタ回路の構成図である。電流と電圧のモニタ波形である。一実施形態に係る電流モニタ回路の構成図である。電流と電圧のモニタ波形である。ＭＯＳのドレイン電流とドレイン−ソース間電圧との相関特性図である。一実施形態に係る電流モニタ回路の構成図である。電流モニタの線形特性である。一実施形態に係る電流モニタ回路の構成図である。

以下、本発明の実施形態を図面に従って説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態である電流モニタ回路１００の構成図である。電流モニタ回路１００は、車両の電子制御ブレーキシステムでブレーキの油圧を制御するリニアソレノイド制御において、ブレーキの油圧を制御するためのソレノイド負荷２に流れる電流をモニタする回路である。そして、電流モニタ回路１００は、ソレノイド負荷２に流れる電流のモニタ値とソレノイド負荷２に流すべき目標電流との誤差が零になるように、ソレノイド負荷２をＰＷＭ駆動するフィードバック制御を実行する。

電流モニタ回路１００は、例えば、いわゆるＥＣＵ（Electronic Control Unit）等の車載の電子制御装置に内蔵される基板に実装される。電流モニタ回路１００は、例えば、中央演算処理装置（ＣＰＵ）を搭載するマイクロコンピュータ（マイコン）８と、マイコン８との間で信号を送受可能なようにチップ上に形成された半導体集積回路（ＩＣ）とを含んで構成されている。電流モニタ回路１００の半導体集積回路は、ローサイド駆動回路３と、駆動出力メインＭＯＳ４と、基準電圧生成回路５と、ΔΣ型のＡＤ変換器６と、保護回路７とを含んで構成されている。なお、ＭＯＳ（Metal−Oxide−Semiconductor）は、ＭＯＳ電界効果トランジスタの略である。

端子９ａ，９ｂ，９ｃ，９ｄ，９ｅは、半導体集積回路の外部との接続を可能にする電極パッドである。端子９ａは、電子制御装置外部のソレノイド負荷２の下流側に接続され、端子９ｂは、電子制御装置のグランド（ＧＮＤ）に接続され、端子９ｃは、高精度の基準抵抗５３を介してＧＮＤに接続され、端子９ｄは、マイコン８の出力端子に接続され、端子９ｅは、マイコン８の入力端子に接続される。なお、マイコン８も半導体回路に集積化されてもよい。

以下、各部の構成について詳細に説明する。

電源１は、直流の電源電圧ＶＢを供給する。電源１の具体例として、バッテリ、二次電池、ＤＣ−ＤＣコンバータなどが挙げられる。

ソレノイド負荷２は、ブレーキ油圧を制御する誘導負荷である。電流モニタ回路１００は、ソレノイド負荷２のような誘導負荷に流れる電流をモニタ可能なものであるが、抵抗負荷に流れる電流をモニタするものでもよい。

還流ダイオード２１は、ソレノイド負荷２のような誘導負荷が使用される場合、駆動出力メインＭＯＳ４がオフしているときに、ソレノイド負荷２に流れるソレノイド電流（誘導負荷電流）を還流させる素子である。還流ダイオード２１は、ソレノイド負荷２に並列に接続される。還流ダイオード２１は、抵抗負荷が使用される場合、無くてよい。

ローサイド駆動回路３は、マイコン８から指令されるＰＷＭデューティ比に従って、駆動出力メインＭＯＳ４をオン／オフ駆動する駆動部である。ローサイド駆動回路３は、駆動出力メインＭＯＳ４のゲートに供給されるゲート駆動電圧ＶＧＳを出力する。ゲート駆動電圧ＶＧＳは、駆動出力メインＭＯＳ４をオン／オフ駆動するための制御電圧である。ローサイド駆動回路３は、例えば、トランジスタを含む回路で構成されるとよい。

駆動出力メインＭＯＳ４は、ソレノイド負荷２に対して下流側に直列に接続されるＮチャネル型の半導体スイッチング素子である。駆動出力メインＭＯＳ４のオン／オフ動作によって、ソレノイド負荷２に流れる電流が制御される。

基準電圧生成回路５は、ＡＤ変換器６で行われるＡＤ変換の基準電圧Ｖｒｅｆを生成する回路である。基準電圧生成回路５は、バンドギャップ基準回路５１と、バッファアンプ５２と、高精度の基準抵抗５３と、カレントミラー回路５４と、基準電圧発生用ＭＯＳ５５とを有している。

バンドギャップ基準回路５１は、半導体回路にて温度特性ばらつき及び製造ばらつきが非常に小さいバンドギャップ基準電圧ＶＢＧを生成する。基準電圧生成回路５は、バンドギャップ基準電圧ＶＢＧに基づいてバッファアンプ５２から出力された電圧を、端子９ｃを介してＩＣに外付けされる高精度の基準抵抗５３に印加することで、定電流Ｉｒを生成する定電流回路を有する。

カレントミラー回路５４は、トランジスタ５２ｂを介して入力される定電流Ｉｒをカレントミラーして得られた定電流Ｉｒｅｆ（基準電流Ｉｒｅｆと称してもよい）を、基準電圧発生用ＭＯＳ５５に印加する。定電流Ｉｒｅｆが基準電圧発生用ＭＯＳ５５のドレイン−ソース間に流れることによって、ＡＤ変換器６がＡＤ変換する際の基準電圧Ｖｒｅｆが、基準電圧発生用ＭＯＳ５５のドレイン−ソース間に、基準電圧発生用ＭＯＳ５５の両端電圧として発生する。基準電圧Ｖｒｅｆは、ＡＤ変換器６によってＡＤ変換される対象である駆動出力メインＭＯＳ４の両端電圧ＶＤＳよりも大きい電圧値が生成されるように予め設定されているとよい。

基準電圧発生用ＭＯＳ５５は、駆動出力メインＭＯＳ４と同一チップ上で同一プロセスにより製造された同一構造（サイズ違いを含んでよい）のＮチャネル型の半導体スイッチング素子である。このように製造されることにより、基準電圧発生用ＭＯＳ５５の製造ばらつきは、駆動出力メインＭＯＳ４と等しくなる。また、基準電圧発生用ＭＯＳ５５は、ローサイド駆動回路３によって、駆動出力メインＭＯＳ４をオンするゲート電圧と同一のゲート駆動電圧ＶＧＳｒｅｆで常時オンされるため、基準電圧発生用ＭＯＳ５５の素子特性（例えば、オン抵抗の温度特性）も、駆動出力メインＭＯＳ４と等しくなる。ただし、ＭＯＳのオーバードライブ電圧Ｖｏｖ（＝Ｖｇｓ−Ｖｔ）が十分高ければ、必ずしも同一電圧としなくても、十分等しい特性が得られる。

ＡＤ変換器６は、基準電圧発生用ＭＯＳ５５の両端電圧に応じた基準電圧ＶｒｅｆをＡＤ変換基準として、駆動出力メインＭＯＳ４のドレイン−ソース間の両端電圧ＶＤＳをＡＤ変換するＡＤ変換部である。両端電圧ＶＤＳは、駆動出力メインＭＯＳ４のドレイン−ソース間に流れるドレイン電流ＩＤに応じて変化するアナログ電圧である。ＡＤ変換器６は、例えば、ΔΣ変調器６１と、デジタルフィルタ６２とを有している。

ΔΣ変調器６１は、駆動出力メインＭＯＳ４のドレイン−ソース間の両端電圧ＶＤＳを直接モニタする入力ポートＶｉｎ＋，Ｖｉｎ−を有している。駆動出力メインＭＯＳ４がオンしているときの両端電圧ＶＤＳを直接モニタする分解能及び精度を有していれば、ＡＤ変換器６のＡＤ変換形式は、ΔΣ型に限らなくてもよい。また、ΔΣ変調器６１は、基準電圧発生用ＭＯＳ５５の両端電圧である基準電圧Ｖｒｅｆが入力される入力ポートＶｒｅｆ＋，Ｖｒｅｆ−を有している。ΔΣ変調器６１は、基準電圧Ｖｒｅｆに基づいて両端電圧ＶＤＳをＡＤ変換し、両端電圧ＶＤＳをＡＤ変換して得られた１ビットのデータ列を出力する。

デジタルフィルタ６２は、ＰＷＭ制御によって駆動出力メインＭＯＳ４のオン又はオフ時に流れる電流がＰＷＭ周期にて平均化されるように、ΔΣ変調器６１から供給されるデータ列をデシメーションする。デジタルフィルタ６２によりデシメーションして得られたデジタルデータは、ＡＤ変換器６による電流モニタ値として、ＡＤ変換器６からマイコン８にシリアル通信等の手段で送信される。

マイコン８は、ＡＤ変換器６による電流モニタ値とソレノイド負荷２の目標電流値とに基づいて、駆動出力メインＭＯＳ４がＰＷＭデューティ比の指令値に従ってオン／オフするように、ローサイド駆動回路３の動作を制御する演算制御部である。マイコン８は、目標電流決定部８１と、フィードバック制御部８２とを有している。

目標電流決定部８１は、ソレノイド負荷２に流すべき目標電流値を決定する。フィードバック制御部８２は、目標電流決定部８１によって決定された目標電流値とＡＤ変換部６による電流モニタ値とを用いて、駆動出力メインＭＯＳ４のオン／オフのＰＷＭデューティ比の指令値を決定する。

保護回路７は、駆動出力メインＭＯＳ４のオフ時のドレイン電圧が電源電圧ＶＢ（誘導負荷の場合、電源電圧ＶＢ＋還流ダイオード２１の順方向電圧ＶＦ）まで上昇するため、そのように上昇した高電圧からＡＤ変換部６を保護する回路である。保護回路７は、例えば、クランプ回路７ａと、遮断回路７ｂとを有している。

クランプ回路７ａは、駆動出力メインＭＯＳ４の両端に発生するサージ電圧をクランプすることによって、サージ電圧がＡＤ変換器６に入力されることを防ぐ。クランプ回路７ａは、例えば、ダイオードが直列に接続された回路で構成されるとよい。遮断回路７ｂは、駆動出力メインＭＯＳ４がオフしているときに、駆動出力メインＭＯＳ４とＡＤ変換器６との間の電圧モニタ経路をマイコン８からの指令信号等に基づいて遮断する。遮断回路７ｂは、例えば、電圧モニタ経路に直列に挿入されるＭＯＳスイッチで構成されるとよい。

なお、保護回路７は、負荷、ＭＯＳ、駆動回路、ＡＤ変換器などの回路に応じて、適宜構成されるとよい。

このように、電流モニタ回路１００では、駆動出力メインＭＯＳ４自体のオン抵抗で発生するドレイン−ソース間の両端電圧ＶＤＳをモニタする構成を有している。そして、駆動出力メインＭＯＳ４と同一構造素子の基準電圧発生用ＭＯＳ５５に流れる定電流Ｉｒｅｆに応じて基準電圧発生用ＭＯＳ５５に発生する基準電圧ＶｒｅｆをＡＤ変換基準として、両端電圧ＶＤＳをＡＤ変換する構成を有している。

このような構成を有することにより、両端電圧ＶＤＳをＡＤ変換するときの温度特性及び製造ばらつきをキャンセルして電流モニタを高精度化でき、電流モニタ回路１００を構成する半導体集積回路が形成されるチップの面積を容易に小さくできる。つまり、基準電圧発生用ＭＯＳ５５と駆動出力メインＭＯＳ４は、互いのサイズを等しくしなくても（例えば、基準電圧発生用ＭＯＳ５５が駆動出力メインＭＯＳ４よりも小さいサイズでも）、等しい特性が得られるため、チップの面積を容易に小さくできる。また、電流モニタ回路１００の回路構成もシンプルにできる。

また、ΔΣ型のＡＤ変換器６は、ＣＭＯＳアナログ回路を用いて構成されるため、チップ回路面積を非常に小さく低コストに実現できる。また、微細な先端プロセスを使ったプロセスコストの高いマイコン内蔵のＡＤ変換器を使用しなくてもよい。駆動出力メインＭＯＳ４と同じＢＣＤＭＯＳの汎用プロセスで構成可能なＩＣ内蔵のＡＤ変換器を使用できるため、システム全体のコストも低減できる。

また、電流モニタ回路１００では、駆動出力メインＭＯＳ４の両端電圧ＶＤＳを直接ＡＤ変換することが可能なため、負荷に流れる電流の変化による誤差の影響を小さくできる。また、アナログ回路となる基準電圧生成回路５は、基準電圧Ｖｒｅｆを生成する動作点が１点であることから、ＡＤ変換器６によって行われる電流モニタに与える誤差の影響を小さくできる。また、もう一つのアナログ回路であるＡＤ変換器６についても、ΔΣ変調器６１でのアンプ入力オフセットやスイッチトキャパシタ積分器での誤差は非常に小さい。アナログからデジタルへの変換後の処理はデジタル演算のみのため、誤差は最小限に抑えることができる。また、ＡＤ変換される両端電圧ＶＤＳも基準電圧Ｖｒｅｆも差動入力のため、ＧＮＤ電位差の影響も最小限に抑えられる。以上の作用から、電流モニタ回路１００によれば、温度特性や製造ばらつきなどに対する電流のモニタ精度を向上させることができる。

さらに、ＡＤ変換器６では、ΔΣ変調器６１がＰＷＭ周期に同期してＰＷＭ周期よりも非常に短い時間でオーバーサンプリングすることで、後段のデジタルフィルタ６２でＰＷＭ周期毎の平均化電流を算出できる。そのため、電流モニタの平均化処理が高速且つ精度良く実現できる。

＜電流モニタ回路１００の動作＞
次に、電流モニタ回路１００の動作について、図１，図２を参照して説明する。

ローサイド駆動回路３は、マイコン８から出力されるＰＷＭデューティ比の指令値に基づいて、駆動出力メインＭＯＳ４をオン／オフ制御する。駆動出力メインＭＯＳ４がオンのときには、ソレノイド負荷２のインダクタンスに応じて、電源１からソレノイド負荷２及び駆動出力メインＭＯＳ４に電流が流れる。一方、駆動出力メインＭＯＳ４がオフのときには、ソレノイド負荷２に流れていた電流が還流ダイオード２１を通って電源１に流れる。ＰＷＭ駆動時のソレノイド負荷２に流れるソレノイド電流Ｉｓの波形は、図２の点線のように三角波となる。一方、駆動出力メインＭＯＳ４に流れるドレイン電流ＩＤの波形は、図２の実線のように、駆動出力メインＭＯＳ４がオンしているときのみ流れる。

駆動出力メインＭＯＳ４がＰＷＭ駆動によりオンしている期間では、ドレイン電流ＩＤが駆動出力メインＭＯＳ４に流れることにより駆動出力メインＭＯＳ４のオン抵抗に応じて発生する両端電圧ＶＤＳが、ＡＤ変換器６によってモニタされる。両端電圧ＶＤＳは、例えば数１０〜数１００ｍＶ程度である。駆動出力メインＭＯＳ４がオンしている期間では、保護回路７の遮断回路７ｂは、駆動出力メインＭＯＳ４とＡＤ変換器６との間の電圧モニタ経路を遮断しない。

駆動出力メインＭＯＳ４がＰＷＭ駆動によりオフしている期間では、駆動出力メインＭＯＳ４には電流が流れず、ソレノイド電流Ｉｓは還流ダイオード２１を通って電源１に流れる。そのため、両端電圧ＶＤＳは、「電源１の電源電圧ＶＢ＋還流ダイオード２１の順方向電圧ＶＦ」に上昇する。このため、駆動出力メインＭＯＳ４がオフしている期間では、保護回路７は、遮断回路７ｂで電圧モニタ経路を遮断することによって、ＡＤ変換器６を保護する。

基準電圧生成回路５は、常時動作してＡＤ変換器６に基準電圧Ｖｒｅｆを供給する。バンドギャップ基準電圧ＶＢＧをバッファアンプ５２で１倍した電圧が基準抵抗５３に印加されることにより、定電流Ｉｒが生成される。カレントミラー回路５４は、定電流Ｉｒをミラーして、基準電圧発生用ＭＯＳ５５に定電流Ｉｒｅｆを流すことで、ＡＤ変換器６のＡＤ変換用の基準電圧Ｖｒｅｆを生成する。ローサイド駆動回路３は、マイコン８によるＰＷＭ制御のオン／オフ指令に同期して動作し、基準電圧発生用ＭＯＳ５５にゲート駆動電圧ＶＧＳｒｅｆを常時印加し、駆動出力メインＭＯＳ４に同一電圧のゲート駆動電圧ＶＧＳをオン指令のときのみ印加して駆動出力メインＭＯＳ４をオンさせる。

ＡＤ変換器６は、駆動出力メインＭＯＳ４のオン時の両端電圧ＶＤＳを、基準電圧Ｖｒｅｆに基づいてＡＤ変換する。駆動出力メインＭＯＳ４と基準電圧発生用ＭＯＳ５５は同じチップ上の同一構造の素子である。そのため、ＡＤ変換器６が基準電圧Ｖｒｅｆに対する両端電圧ＶＤＳの値をＶＤＳ／ＶｒｅｆにてＡＤ変換する段階で、駆動出力メインＭＯＳ４と基準電圧発生用ＭＯＳ５５のそれぞれのオン抵抗の温度特性及び製造のばらつきは、キャンセルされる。

一方、ＡＤ変換器６は、ＰＷＭ制御がオフ指令のときには、ΔΣ変調器６１の外部又は内部のスイッチ等により、入力ポートＶｉｎ＋とＶｉｎ−との間をショートする。これにより、ＡＤ変換器６は、ＰＷＭ制御がオフ指令のとき、両端電圧ＶＤＳを零として、ＡＤ変換する。

ΔΣ変調器６１は、ＰＷＭ駆動のオン／オフ期間にかかわらずＰＷＭ周期中の両端電圧ＶＤＳをオーバーサンプリングし、ΔΣ変調器６１の後段のデジタルフィルタ６２は、オーバーサンプリングされた値Ｓ１のＰＷＭ周期Ｔ毎の平均値Ａ１を算出する（Ａ１＝Ｓ１／Ｔ）。平均値Ａ１は、駆動出力メインＭＯＳ４に流れるドレイン電流ＩＤの１ＰＷＭ周期の平均電流値に対応する値である。そこで、ＡＤ変換器６等のＩＣ又はマイコン８は、ＰＷＭ周期Ｔ及びＰＷＭ周期のデューティ比（Ｔ_ＯＮ／Ｔ）を用いて、ソレノイド電流Ｉｓの１ＰＷＭ周期の平均電流値Ａ２をデジタル処理にて算出する。

図２に示されるようにソレノイド電流Ｉｓが急激な変動をしていない安定状態での平均電流値Ａ２は、ソレノイド電流Ｉｓが直線近似できるとして、
Ａ２＝Ａ１×Ｔ／Ｔ_ＯＮ
に従って算出できる。なお、Ｔ_ＯＮは、駆動出力メインＭＯＳ４のオン時間であり、Ｔ_ＯＦＦは、駆動出力メインＭＯＳ４のオフ時間であり、ＰＷＭ周期Ｔは、Ｔ_ＯＮとＴ_ＯＦＦの和である。

＜第２の実施形態＞
図３は、本発明の第２の実施形態である電流モニタ回路２００の構成図である。上述の実施形態と同様の構成についての説明は省略又は簡略する。

電流モニタ回路２００は、ソレノイド負荷２をハイサイド駆動とローサイド駆動で行う実施例である。ローサイドの駆動出力メインＭＯＳ４１は常時オンされ、ハイサイド駆動ＭＯＳ４２は、ＰＷＭ駆動制御でオン／オフされる。ローサイドの駆動出力メインＭＯＳ４１が常時オンしていることにより、ハイサイド駆動ＭＯＳ４２のオン／オフにかかわらず、駆動出力メインＭＯＳ４１で電流を常時モニタできるという利点がある。その結果、電流モニタの高精度化が可能である。

端子９ａは、駆動出力メインＭＯＳ４１のドレインをソレノイド負荷２の下流側に接続するための端子である。端子９ｇは、ハイサイド駆動ＭＯＳ４２のドレインをソレノイド負荷２の上流側及び還流ダイオード２１のカソード側に接続するための端子である。端子９ｆは、ハイサイド駆動回路３２をマイコン９の出力端子に接続するための端子である。

ハイサイド駆動ＭＯＳ４２は、駆動出力メインＭＯＳ４１のドレインにソレノイド負荷２を介して接続されるドレインを有するＰチャネル型の半導体スイッチング素子である。ハイサイド駆動ＭＯＳ４２のソースは、電源１に接続される。還流ダイオード２１は、ハイサイド駆動ＭＯＳ４２のドレインとソレノイド負荷２との接続点に接続されるカソードと、駆動出力メインＭＯＳ４１のソースに接続されるアノードとを有している。

＜電流モニタ回路２００の動作＞
次に、電流モニタ回路２００の動作について、図３，図４を参照して説明する。

マイコン８から出力されるＰＷＭデューティ比の指令値に基づいて、ローサイド駆動回路３１は、駆動出力メインＭＯＳ４１を常時オンし、ハイサイド駆動回路３２は、ハイサイド駆動ＭＯＳ４２をオン／オフ制御する。ハイサイド駆動ＭＯＳ４２がオンのときには、ソレノイド負荷２のインダクタンスに応じて、電源１からソレノイド負荷２及び駆動出力メインＭＯＳ４に電流が流れる。一方、ハイサイド駆動ＭＯＳ４２がオフのときには、ＧＮＤから還流ダイオード２１を通ってソレノイド負荷２及び駆動出力メインＭＯＳ４１に電流が流れる。ＰＷＭ駆動時のソレノイド負荷２及び駆動出力メインＭＯＳ４１に流れる電流の波形は、図４のように三角波となる。図４に示されるように、電流モニタ回路２００の場合、ソレノイド負荷２に流れるソレノイド電流Ｉｓは、駆動出力メインＭＯＳ４１に流れるドレイン電流ＩＤに等しい。

マイコン８からの通電指示でローサイドの駆動出力メインＭＯＳ４１が常時オンしている間、電圧モニタ経路は保護回路７の遮断回路７ｂのＭＯＳスイッチのオンにより通電した状態になっている。この状態で、ハイサイドのハイサイド駆動ＭＯＳ４２のオン／オフによって、駆動出力メインＭＯＳ４１のドレイン−ソース間にドレイン電流ＩＤ（ソレノイド電流Ｉｓ）が流れる。ドレイン電流ＩＤが駆動出力メインＭＯＳ４１に流れることにより駆動出力メインＭＯＳ４１のオン抵抗に応じて発生する両端電圧ＶＤＳが、ＡＤ変換器６によってモニタされる。

ＡＤ変換器６は、駆動出力メインＭＯＳ４１の両端電圧ＶＤＳを、基準電圧Ｖｒｅｆに基づいてＡＤ変換する。駆動出力メインＭＯＳ４１と基準電圧発生用ＭＯＳ５５は同じチップ上の同一構造の素子である。そのため、ＡＤ変換器６が基準電圧Ｖｒｅｆに対する両端電圧ＶＤＳの値をＶＤＳ／ＶｒｅｆにてＡＤ変換する段階で、駆動出力メインＭＯＳ４１と基準電圧発生用ＭＯＳ５５のそれぞれのオン抵抗の温度特性及び製造のばらつきは、キャンセルされる。

ΔΣ変調器６１は、ＰＷＭ駆動のオン／オフ期間にかかわらずＰＷＭ周期中の両端電圧ＶＤＳをオーバーサンプリングし、ΔΣ変調器６１の後段のデジタルフィルタ６２は、オーバーサンプリングされた値Ｓ１のＰＷＭ周期Ｔ毎の平均値Ａ３を算出する（Ａ３＝Ｓ１／Ｔ）。平均値Ａ３は、ソレノイド電流Ｉｓの１ＰＷＭ周期の平均電流値に対応する値である。

＜第３の実施形態＞
上述の実施形態では、駆動出力メインＭＯＳのドレイン−ソース間の両端電圧ＶＤＳは、ソレノイド電流Ｉｓ又はドレイン電流ＩＤによって変化することを説明した。ところが、電流モニタ回路で使用されるＭＯＳの線形領域（三極管領域：ＶＤＳ≦飽和電圧ＶＤＳｓａｔ）におけるＩ−Ｖ特性（ドレイン電流ＩＤとドレイン−ソース間の両端電圧ＶＤＳとの間の特性）は、下記の式（１）で示される２乗則に従っている（図５参照）。

これに対して、基準電圧発生用ＭＯＳには定電流Ｉｒｅｆを流すことにより、基準電圧Ｖｒｅｆが生成されている（図５のＡ点）。基準電圧Ｖｒｅｆを基準として駆動出力メインＭＯＳ４の両端電圧ＶＤＳはＡＤ変換される。そのため、ＩＤ／ＶＤＳの電流モニタ特性が、基準電圧Ｖｒｅｆが生成される動作点（Ｉｒｅｆ／Ｖｒｅｆ）と原点とを結んだ直線で表されるＩ−Ｖ特性に対して、ドレイン電流ＩＤの電流値に応じて誤差成分を持っている。

次に、電流モニタ特性の線形特性からのずれ（誤差成分）について詳細に説明する。

ＭＯＳＦＥＴの線形領域（ＶＤＳ≦ＶＤＳｓａｔ＝ＶＧＳ−Ｖｔｈ）の範囲において、ドレイン電流ＩＤとドレイン−ソース間電圧ＶＤＳとの関係は、

で表される。ただし、Ｖ１＝ＶＤＳｓａｔ＝ＶＧＳ−Ｖｔｈとする。ＶＤＳｓａｔは、ＭＯＳＦＥＴの飽和電圧、ＶＧＳは、ＭＯＳＦＥＴのゲート−ソース間に印加されるゲート駆動電圧、Ｖｔｈは、ＭＯＳＦＥＴのゲート閾値電圧である。

出力駆動メインＭＯＳの両端電圧ＶＤＳとドレイン電流ＩＤとの関係式、基準電圧Ｖｒｅｆと定電流Ｉｒｅｆとの関係式は、式（１）より、

で表される。

ドレイン電流ＩＤ／定電流Ｉｒｅｆと、両端電圧ＶＤＳ／基準電圧Ｖｒｅｆは、ＭＯＳのゲート幅とゲート長の比Ｗ／Ｌを同一比で構成すると、Ｗ_１／Ｌ_１＝Ｗ_２／Ｌ_２より、

という関係式が成立する。

ここで、次の式（５）及び式（６）のように定義すると、

式（７）が得られる。すなわち、基準電圧発生用ＭＯＳに定電流Ｉｒｅｆを印加して生成した基準電圧ＶｒｅｆをＡＤ変換の基準とすると、Ｉｒｅｆ／Ｖｒｅｆの線形特性（図５のＡ点と原点を結ぶ直線）に対して、ＩＤ／ＶＤＳの電流モニタ特性は、式（７）の誤差成分αを持つ。

なお、実際には、基準電圧ＶｒｅｆはＶ１（＝ＶＤＳｓａｔ）に対して小さい電圧に設定するため、Ｄ２は１よりも非常に小さい値であり、１／（２−Ｄ２）≒１／２と近似できるため、
ＩＤ／Ｉｒｅｆ＝Ｄ１＋Ｄ１＊Ｄ２＊（１−Ｄ１）／２
と表される。図５は、Ｉ−Ｖ特性を少し誇張して図示されている。そのため、例えば、Ｖｒｅｆ＝０．３Ｖ，ＶＤＳｓａｔ＝５Ｖとすると、誤差成分αが最大になる１／２＊Ｖｒｅｆにおいては、０．７５％程度の誤差となる。この程度の誤差が許容できるシステムであれば、上述の実施形態１，２の構成でも、温度特性及び製造ばらつきに対して十分対応可能な精度を有している。

図６は、本発明の第３の実施形態である電流モニタ回路３００の構成図である。上述の実施形態と同様の構成についての説明は省略又は簡略する。電流モニタ回路３００は、上述の誤差成分αを相殺するため、補正基準電圧発生用ＭＯＳ９１と、高精度の基準抵抗９２と、補正用のΔΣ変調器６３とを備えている。

補正基準電圧発生用ＭＯＳ９１は、駆動出力メインＭＯＳ４と同一チップ上で同一プロセスにより製造された同一構造（サイズ違いを含んでよい）のＮチャネル型の半導体スイッチング素子である。このように製造されることにより、補正基準電圧発生用ＭＯＳ９１の製造ばらつきは、駆動出力メインＭＯＳ４と等しくなる。また、補正基準電圧発生用ＭＯＳ９１は、ローサイド駆動回路３によって、駆動出力メインＭＯＳ４をオンするゲート電圧と同一のゲート駆動電圧ＶＧＳｒｅｆで常時オンされるため、補正基準電圧発生用ＭＯＳ９１の素子特性（例えば、オン抵抗の温度特性）も、駆動出力メインＭＯＳ４と等しくなる。

ＡＤ変換器６は、補正基準電圧発生用ＭＯＳ９１の飽和電圧Ｖ１を基準に、基準電圧発生用ＭＯＳ５５の両端に発生する基準電圧ＶｒｅｆをＡＤ変換した結果を用いて、基準電圧Ｖｒｅｆを基準に、駆動出力メインＭＯＳ４の両端電圧ＶＤＳをＡＤ変換した結果を補正して出力する。ＡＤ変換器６は、例えば、ΔΣ変調器６１と、補正用のΔΣ変調器６３と、デジタルフィルタ６２とを有している。補正用のΔΣ変調器６３は、補正基準電圧発生用ＭＯＳ９１の飽和電圧Ｖ１を基準に、基準電圧ＶｒｅｆをＡＤ変換する。

補正基準電圧発生用ＭＯＳ９１は、駆動出力メインＭＯＳ４及び基準電圧発生用ＭＯＳ５５と同一の電圧値のゲート駆動電圧ＶＧＳｒｅｆにてオンされることにより、ＩＣに外付けされる高精度の基準抵抗９２に定電流Ｉｒｅｆ１を印加する。補正基準電圧発生用ＭＯＳ９１は、ゲートとドレインがショートされているため、図５に示される飽和電圧Ｖ１が基準抵抗９２の両端に発生する。飽和電圧Ｖ１は、ΔΣ変調器６３によってＡＤ変換される対象である基準電圧Ｖｒｅｆよりも大きい電圧値が生成されるように予め設定されているとよい。

ΔΣ変調器６３は、飽和電圧Ｖ１を基準として基準電圧ＶｒｅｆをＡＤ変換する。すなわち、ΔΣ変調器６３は、飽和電圧Ｖ１に対する基準電圧Ｖｒｅｆの値をＶｒｅｆ／Ｖ１にてＡＤ変換することにより、上記の式（６）で示される補正値Ｄ２（＝Ｖｒｅｆ／Ｖ１）を算出し、ΔΣ変調器６１に対して出力する。

ΔΣ変調器６１は、基準電圧Ｖｒｅｆに対する駆動出力メインＭＯＳ４の両端電圧ＶＤＳの値をＶＤＳ／ＶｒｅｆにてＡＤ変換することにより、上記の式（５）で表される補正前ＡＤ変換値Ｄ１（＝ＶＤＳ／Ｖｒｅｆ）を算出する。したがって、ΔΣ変調器６１は、Ｄ１及びＤ２の値を用いて、下記の式（８）に従って、デジタル演算処理にて線形特性からの誤差成分αの補正を行うことができる。

つまり、誤差成分αが除去されたＶＤＳ／Ｖｒｅｆが算出される。式（８）内の補正値βは、誤差成分αを相殺する値である。

デジタルフィルタ６２は、ＰＷＭ制御によって駆動出力メインＭＯＳ４のオン又はオフ時に流れる電流がＰＷＭ周期にて平均化されるように、ΔΣ変調器６１から供給されるデータ列をデシメーションする。

このような構成により、電流モニタの線形性が向上する。また、電流モニタの線形性が精度良く得られるため、電流モニタの高精度化が求められるシステムに適用することができる。例えば、予め電流を流すことにより実際のソレノイド電流と電流モニタ値との関係を定めた図７に例示されるようなマップを作成する際、特定の２点のデータを測定するだけで、１次直線にて全電流使用範囲の実電流Ｉｓｏｌと電流モニタ値Ｉｍｏｎとの相関が得られる。

＜電流モニタ回路３００の動作＞
次に、電流モニタ回路３００の動作について、図６を参照して説明する。電流モニタ回路３００は、ソレノイド負荷２をローサイド駆動する実施例である。

ローサイド駆動回路３は、マイコン８から出力されるＰＷＭデューティ比の指令値に基づいて、駆動出力メインＭＯＳ４をオン／オフ制御する。このときの動作は、図２と同様である。

基準電圧生成回路５は、常時動作してＡＤ変換器６に基準電圧Ｖｒｅｆを供給する。バンドギャップ基準電圧ＶＢＧをバッファアンプ５２で１倍した電圧が基準抵抗５３に印加されることにより、定電流Ｉｒが生成される。カレントミラー回路５４は、定電流Ｉｒをミラーして、基準電圧発生用ＭＯＳ５５に定電流Ｉｒｅｆを流すことで、ＡＤ変換器６のＡＤ変換用の基準電圧Ｖｒｅｆを生成する。ローサイド駆動回路３は、マイコン８によるＰＷＭ制御のオン／オフ指令に同期して動作し、基準電圧発生用ＭＯＳ５５にオン時のゲート駆動電圧ＶＧＳｒｅｆを常時印加し、駆動出力メインＭＯＳ４に同一電圧のゲート駆動電圧ＶＧＳをオン指令のときのみ印加して駆動出力メインＭＯＳ４をオンさせる。

ローサイド駆動回路３は、オン時の駆動出力メインＭＯＳ４及び基準電圧発生用ＭＯＳ５５と同一電圧値のゲート駆動電圧ＶＧＳｒｅｆで補正基準電圧発生用ＭＯＳ９１を常時オンさせて、ＩＣ外部の高精度の基準抵抗９２に電流を流すことで、飽和電圧Ｖ１を生成する。ΔΣ変調器６３は、飽和電圧Ｖ１をＡＤ変換基準として、ΔΣ変調器６１の基準電圧ＶｒｅｆをＡＤ変換して補正値Ｄ２を算出する。この補正値Ｄ２はＡＤ変換補正値としてΔΣ変調器６１に出力され、ΔΣ変調器６１は、デジタル演算にて、電流モニタの線形特性の補正を行う。

そして、上述の第１の実施形態と同様に、ΔΣ変調器６１は、ＰＷＭ駆動のオン／オフ期間にかかわらずＰＷＭ周期中の両端電圧ＶＤＳをオーバーサンプリングし、ΔΣ変調器６１の後段のデジタルフィルタ６２は、オーバーサンプリングされた値Ｓ１のＰＷＭ周期Ｔ毎の平均値Ａ１を算出する（Ａ１＝Ｓ１／Ｔ）。平均値Ａ１は、駆動出力メインＭＯＳ４に流れるドレイン電流ＩＤの１ＰＷＭ周期の平均電流値に対応する値である。そこで、ＡＤ変換器６等のＩＣ又はマイコン８は、ＰＷＭ周期Ｔ及びＰＷＭ周期のデューティ比（Ｔ_ＯＮ／Ｔ）を用いて、ソレノイド電流Ｉｓの１ＰＷＭ周期の平均電流値Ａ２をデジタル処理にて算出する。

＜第４の実施形態＞
図８は、本発明の第４の実施形態である電流モニタ回路４００の構成図である。上述の実施形態と同様の構成についての説明は省略又は簡略する。電流モニタ回路４００は、上述の誤差成分αを相殺するため、補正基準電圧発生用ＭＯＳ９１と、高精度の基準抵抗９２と、補正用のΔΣ変調器６３とを備えている。

電流モニタ回路４００は、ソレノイド負荷２をハイサイド駆動とローサイド駆動で行う実施例である。ローサイドの駆動出力メインＭＯＳ４１は常時オンされ、ハイサイド駆動ＭＯＳ４２は、ＰＷＭ駆動制御でオン／オフされる。ローサイドの駆動出力メインＭＯＳ４１が常時オンしていることにより、ハイサイド駆動ＭＯＳ４２のオン／オフにかかわらず、駆動出力メインＭＯＳ４１で電流を常時モニタできるという利点がある。その結果、電流モニタの高精度化が可能である。

マイコン８から出力されるＰＷＭデューティ比の指令値に基づいて、ローサイド駆動回路３１は、駆動出力メインＭＯＳ４１を常時オンし、ハイサイド駆動回路３２は、ハイサイド駆動ＭＯＳ４２をオン／オフ制御する。このときの動作は、図４と同様である。

ローサイド駆動回路３１は、オン時の駆動出力メインＭＯＳ４１及び基準電圧発生用ＭＯＳ５５と同一電圧値のゲート駆動電圧ＶＧＳｒｅｆで補正基準電圧発生用ＭＯＳ９１を常時オンさせて、ＩＣ外部の高精度の基準抵抗９２に電流を流すことで、飽和電圧Ｖ１を生成する。ΔΣ変調器６３は、飽和電圧Ｖ１をＡＤ変換基準として、ΔΣ変調器６１の基準電圧ＶｒｅｆをＡＤ変換して補正値Ｄ２を算出する。この補正値Ｄ２はＡＤ変換補正値としてΔΣ変調器６１に出力され、ΔΣ変調器６１は、デジタル演算にて、電流モニタの線形特性の補正を行う。

そして、上述の第２の実施形態と同様に、ΔΣ変調器６１は、ＰＷＭ駆動のオン／オフ期間にかかわらずＰＷＭ周期中の両端電圧ＶＤＳをオーバーサンプリングし、ΔΣ変調器６１の後段のデジタルフィルタ６２は、オーバーサンプリングされた値Ｓ１のＰＷＭ周期Ｔ毎の平均値Ａ３を算出する（Ａ３＝Ｓ１／Ｔ）。平均値Ａ３は、ソレノイド電流Ｉｓの１ＰＷＭ周期の平均電流値に対応する値である。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、また、上述した実施例は、他の実施例の一部又は全部との組み合わせや置換などの種々の変形を加えることができる。

例えば、ブレーキの油圧制御に用いられるソレノイド負荷を介して流れる電流をモニタする場合に限らず、自動変速機に搭載されるソレノイド負荷を介して流れる電流をモニタする場合でもよい。

１電源
２ソレノイド負荷
３ローサイド駆動回路
４駆動出力メインＭＯＳ
５基準電圧生成回路
６ＡＤ変換器
７保護回路
８マイコン
３２ハイサイド駆動回路
４１駆動出力メインＭＯＳ
４２ハイサイド駆動ＭＯＳ
５１バンドギャップ基準回路
５２バッファアンプ
５３基準抵抗
５４カレントミラー回路
５５基準電圧発生用ＭＯＳ
６１ ΔΣ変調器
６２デジタルフィルタ
６３補正用のΔΣ変調器
９１補正基準電圧発生用ＭＯＳ
９２基準抵抗
１００，２００，３００，４００電流モニタ回路

Claims

第1の半導体スイッチング素子と、
前記第1の半導体スイッチング素子と同一構造の第２の半導体スイッチング素子と、
前記第２の半導体スイッチング素子に流れる定電流に応じて前記第２の半導体スイッチング素子に発生する基準電圧を基準として、前記第１の半導体スイッチング素子に流れる電流に応じて変化するアナログ電圧をＡＤ変換するＡＤ変換部とを備える、電流モニタ回路。
前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子は、同じ制御電圧でオンされる、請求項１に記載の電流モニタ回路。
前記第１の半導体スイッチング素子は、前記第２の半導体スイッチング素子がオンされた状態でオン／オフされる、請求項１又は２に記載の電流モニタ回路。
前記ＡＤ変換部は、前記第１の半導体スイッチング素子がオフされた状態で、前記アナログ電圧を零としてＡＤ変換する、請求項１から３のいずれか一項に記載の電流モニタ回路。
前記ＡＤ変換部は、前記第１の半導体スイッチング素子に発生する電圧をＡＤ変換する、請求項１から４のいずれか一項に記載の電流モニタ回路。
前記ＡＤ変換部は、前記第１の半導体スイッチング素子の三極管領域で流れる電流に応じた電圧をＡＤ変換する、請求項１から５のいずれか一項に記載の電流モニタ回路。
前記ＡＤ変換部のＡＤ変換結果を用いて、前記第１の半導体スイッチング素子に接続される負荷に流れる電流値を算出する算出部を備える、請求項１から６のいずれか一項に記載の電流モニタ回路。
前記算出部は、前記第１の半導体スイッチング素子のオン時間及びオフ時間を用いて、前記電流値を算出する、請求項７に記載の電流モニタ回路。
前記第１の半導体スイッチング素子に電流が流れるように、前記第１の半導体スイッチング素子がオンされた状態でオン／オフされる第３の半導体スイッチング素子を備える、請求項１又は２に記載の電流モニタ回路。
前記第１の半導体スイッチング素子と同一構造の第４の半導体スイッチング素子を備え、
前記ＡＤ変換部は、前記第４の半導体スイッチング素子の飽和電圧を基準に前記基準電圧をＡＤ変換した結果を用いて、前記アナログ電圧をＡＤ変換する、請求項１から９のいずれか一項に記載の電流モニタ回路。
前記第４の半導体スイッチング素子は、前記第２の半導体スイッチング素子と同じ制御電圧でオンされる、請求項１０に記載の電流モニタ回路。