JP2007074016A - Ａ／ｄ変換装置 - Google Patents

Abstract

【課題】 正確な較正が可能なＡ／Ｄ変換装置を提供する。
【解決手段】 Ａ／Ｄ変換装置１０は、複数の測定目標電圧値のそれぞれに対して、複数のアナログの基準電圧を発生する基準電圧発生部２０と、基準電圧発生部２０からの複数のアナログ基準電圧を受けて、対応する複数のデジタル信号を出力する第１アナログデジタル変換器１１と、第１アナログデジタル変換器１１からの複数のデジタル信号を基に、複数の測定目標電圧値のそれぞれに対応する測定目標デジタル信号を演算する第１演算部１３と、測定用アナログ電圧を入力して対応するデジタル測定値を出力する第２アナログデジタル変換器１２と、測定目標デジタル信号に基づいて、第２アナログデジタル変換器１２の出力したデジタル測定値に対して、所定の補正のための演算を行なう第２演算部１４とを含む。
【選択図】 図１

Description

この発明は、Ａ／Ｄ変換装置に関し、特に、２個のＡ／Ｄ（アナログデジタル）変換器を有するＡ／Ｄ変換装置において、正確なＡ／Ｄ変換値が得られるＡ／Ｄ変換装置に関する。

従来の、Ａ／Ｄ変換器が、たとえば、特開２００４−３０４７３８号公報（特許文献１）に記載されている。特許文献１によれば、Ａ／Ｄ変換器は、被検出アナログ信号を被検出のデジタル信号に変換する被検出用のアナログデジタル変換部と、基準アナログ信号を基準デジタル信号に変換する基準アナログデジタル変換部とを有し、精度の高い電源電圧を生成し、それを２つの抵抗器を用いて分圧して基準アナログ信号を生成し、それを基準デジタル信号に変換し、これを用いて被検出用のアナログデジタル変換部の出力した被検出のデジタル信号を補正している。
特開２００４−３０４７３８号公報

従来のＡ／Ｄ変換器は上記のように構成されていた。基準アナログ信号は単一の値しか準備されていないため、所定の測定範囲全般に渡って基準値が正しいか否かが不明であるという問題があった。

また、従来は、測定用のアナログデジタル変換器と基準電圧用のアナログデジタル変換器とは、それぞれ専用であったため、両アナログデジタル変換器の特性が一致しているか否かを検証することはできなかった。

また、基準アナログ信号を抵抗器による分割で生成しているため、ＬＳＩにて回路を実現した場合に、抵抗器の抵抗値のばらつきにより、基準アナログ信号の電圧が期待通りの値とならず、正確に較正ができないという問題があった。

この発明は上記のような問題点に着目してなされたもので、正確な較正が可能なＡ／Ｄ変換装置を提供することを目的とする。

この発明に係るＡ／Ｄ変換装置は、複数の測定目標電圧値のそれぞれに対して、その電圧値に近似の複数のアナログの基準電圧を発生する基準電圧発生手段と、基準電圧発生手段からの複数のアナログ基準電圧を受けて、対応する複数のデジタル信号を出力する第１アナログデジタル変換器と、第１アナログデジタル変換器からの複数のデジタル信号を基に、複数の測定目標電圧値のそれぞれに対応する測定目標デジタル信号を演算する第１演算手段と、測定用アナログ電圧を入力して対応するデジタル測定値を出力する第２アナログデジタル変換器と、測定目標デジタル信号に基づいて、第２アナログデジタル変換器の出力したデジタル測定値に対して、所定の補正のための演算を行なう第２演算手段とを含む。

この発明によれば、複数の測定目標電圧値のそれぞれに対して、複数のアナログの基準電圧を発生させ、これに対応する複数のデジタル信号を第１アナログデジタル変換器で出力し、この複数のデジタル信号を基に、複数の測定目標電圧値のそれぞれに対応する測定目標デジタル信号を演算する。一方、第２アナログデジタル変換器で測定用アナログ電圧に対応するデジタル測定値を出力し、演算された測定目標デジタル信号に基づいて、第２アナログデジタル変換器の出力したデジタル測定値に対して、所定の補正を行なう。

複数の測定目標電圧値のそれぞれに対応する複数の測定目標デジタル信号に基づいて、測定されたデジタル測定値を補正するため、広範囲にわたる補正が可能であるとともに、各々の目標電圧値に対するデジタル値を正確に較正できるＡ／Ｄ変換装置を提供できる。

基準電圧発生手段は、二つの異なる基準電位である基準電位１と基準電位２との間に接続されたほぼ同じ抵抗値を有する複数の抵抗と、複数の抵抗のそれぞれについての抵抗分割値をアナログの基準電圧として出力する基準電圧出力端子とを含み、複数の抵抗の各々は、間に接続端子を介して接続され、接続端子は、基準電位１、基準電位２、他の抵抗、または、基準電圧出力端子のいずれかに接続可能であってもよいし、基準電圧発生手段は、二つの異なる基準電位である基準電位１と基準電位２に接続され、一方電極が基準電位１に接続された、ほぼ同じ電流値を有する複数の定電流源を含み、数の定電流源の各々の他方電極は、スイッチを介して一つに結合された後、抵抗を通して、前記所定の基準電位２に接続されてもよい。

この発明の一実施の形態においては、第１アナログデジタル変換器と、第２アナログデジタル変換器はアナログ入力電圧をパルス信号の周波数に変換し、そのパルス数をカウントしてデジタル信号に変換する、Ｖ−Ｆアナログデジタル変換器である。第１アナログデジタル変換器と第２アナログデジタル変換器は、同じサンプリングクロックで動作し、所定の時間間隔を周期として、アナログ電圧を受けて、それぞれ、対応するデジタル信号を出力し、第２演算手段によって補正されたデジタル測定値を、前記第１アナログデジタル変換器のデジタル信号出力値に基づいて所定の時間間隔のばらつきを補正するための演算を行なう第３演算手段を含む。

第１アナログデジタル変換器を較正用、第２アナログデジタル変換器を測定用のＶ−Ｆアナログデジタル変換器とし、それぞれのアナログデジタル変換器を同じサンプリングクロックで動作し、所定の時間間隔を周期として、アナログ電圧を受けて、それぞれ、対応するデジタル信号を出力し、第２アナログデジタル変換器からのデジタル測定値を、第１アナログデジタル変換器のデジタル信号出力値に基づいて補正する。

その結果、Ｖ−Ｆ変換形式のＡ／Ｄ変換装置の欠点である、サンプリングクロックのジッタによる誤差を少なくできる。

この発明の他の実施の形態によれば、第２アナログデジタル変換器に対して、基準電圧発生手段の出力した複数のアナログの基準電圧または、測定用アナログ電圧のいずれかを選択的に入力させる第１切替手段と、第２アナログデジタル変換器の出力または第１アナログデジタル変換器の出力のいずれかを第１演算手段に選択的に入力させる第２切替手段と、第１演算手段の演算した測定目標電圧値に対応する、第１アナログデジタル変換器および第２アナログデジタル変換器からの測定目標デジタル信号に基づいて、第１アナログデジタル変換器および第２アナログデジタル変換器の特性の差を補正する補正手段とを含む。

第２アナログデジタル変換器に対して、基準電圧発生手段の出力した複数のアナログの基準電圧または、測定用アナログ電圧のいずれかを選択的に入力させるようにしたため、第１アナログデジタル変換器および第２アナログデジタル変換器の両方の特性を得ることができる。

したがって、第１アナログデジタル変換器を較正用の変換器とし、第２アナログデジタル変換器を測定用の変換器としたとき、較正用の変換器と測定用の変換器の特性の違いによる補正誤差を少なくすることができる。

さらに好ましくは、第１アナログデジタル変換器に対して、基準電圧発生手段の出力した複数のアナログの基準電圧または、測定用アナログ電圧のいずれかを選択的に入力させる第３切替手段と、第１アナログデジタル変換器および第２アナログデジタル変換器からのデジタル信号出力値に基づいて、第１アナログデジタル変換器および第２アナログデジタル変換器の特性の差を補正する補正手段とを含む。

なお、第１演算手段は、測定目標電圧値ごとに、第１アナログデジタル変換器からの複数のデジタル信号の平均値を演算して、測定目標デジタル信号としてもよい。

さらに好ましくは、第２演算手段は、第１演算手段の演算した、複数の測定目標電圧値に対応する複数の測定目標デジタル信号に基づいて、所定の補正として、直線性の補正、オフセットの補正、ゲインの補正または、温度特性の補正されたデジタル測定値を演算する。

この発明によれば、複数の測定目標電圧値のそれぞれに対応する複数の測定目標デジタル信号に基づいて、測定されたデジタル測定値を補正するため、広範囲にわたる補正が可能であるとともに、各々の目標電圧値に対するデジタル値を正確に較正できるＡ／Ｄ変換器を提供できる。

（１）第１実施の形態
以下この発明の実施の形態を図面を参照して説明する。図１は、この発明の一実施の形態に係るＡ／Ｄ変換装置の全体構成を示すブロック図である。図１を参照して、Ａ／Ｄ変換装置１０は、複数のアナログ基準電圧ｃを発生する基準電圧発生部２０と、基準電圧発生部２０の出力した複数のアナログ基準電圧ｃを入力し、対応する複数のデジタル信号を出力する、較正用の第１Ａ／Ｄ変換器１１と、第１Ａ／Ｄ変換器１１の出力した複数のデジタル信号ｄを入力して測定目標デジタル信号を演算する第１演算部１３と、測定用アナログ信号Ａを入力し、それを対応するデジタル信号ｂに変換する測定用の第２Ａ／Ｄ変換器１２と、第２Ａ／Ｄ変換器１２の出力したデジタル信号ｂに対して、第１演算部１３の演算した測定目標デジタル信号ｅに基づいて、所定の演算を行なって、所定の補正を行なう第２演算部１４と、第１および第２Ａ／Ｄ変換器１１，１２の演算結果等を記憶する記憶部１８とを含む。第２演算部１４は、所定の補正が行なわれたデジタル値ｆを出力する。基準電圧発生部２０、第１演算部１３および第２演算部１４、ならびに記憶部１８は、ＣＰＵ等を含む、制御部３０によって制御されている。なお、基準電圧発生部２０、第１演算部１３、第２演算部１４は、それぞれ、基準電圧発生手段、第１演算手段、第２演算手段として作動する。

次に、基準電圧発生部２０について説明する。基準電圧発生部２０は、較正用の第１Ａ／Ｄ変換器１１に入力する、複数のアナログ基準電圧を発生する。基準電圧発生部２０は、所定の参照電位ＶＲＥＦと接地電位との間で、複数のアナログ基準電圧を発生する。図２（Ａ）は、基準電圧発生部２０の一例を示す模式図である。ここでは、基準電圧発生部２０は、所定の参照電位ＶＲＥＦと接地電位との間に接続されたｎ個のほぼ同じ抵抗値を有する抵抗Ｒ１〜Ｒｎと、ｎ個の抵抗Ｒ１〜Ｒｎの接続部からその位置の電位を取出す端子Ｖ（０，１）〜Ｖ（ｎ−１，１）とを含む。参照電圧ＶＲＥＦがｎ個の抵抗Ｒ１〜Ｒｎによって抵抗分割されているため、取出端子Ｖ（０，１）〜Ｖ（ｎ−１，１）を選択することによって、ＶＲＥＦ×（１／ｎ）〜ＶＲＥＦ×（ｎ/ｎ）の所望の電圧を取出すことができる。

ここで、ほぼ同じ抵抗値を有する抵抗Ｒ１〜Ｒｎは、必ずしも同一の抵抗値を有するとは限らない。したがって、図２（Ａ）に示した取出し端子Ｖ（０，１）〜Ｖ（ｎ−１，１）のみからの基準電圧ＶＲＥＦ×（１／ｎ）〜ＶＲＥＦ×（ｎ/ｎ）では、取出された各値が必ずしも正しくｎ分割されたものであるとは限らない。そこで、この実施の形態においては、複数の抵抗Ｒ１〜Ｒｎの接続順をｎ通りに順に変えて、それぞれの接続部から電圧を取出す。その場合の図２（Ａ）に対応する回路図を図２（Ｂ）〜（Ｄ）に示す。ここで図２（Ｂ）、（Ｃ）、（Ｄ）は、それぞれ２番目の抵抗から接続した状態、（ｎ−１）番目の抵抗から接続した状態、ｎ番目の抵抗から接続した状態に対応する。これらのアナログ基準電圧は較正用の第１Ａ／Ｄ変換器１１に入力される。第１Ａ／Ｄ変換器１１は、各値に対応するデジタル値を出力し、それを基に、第１演算部１３において、それらを平均して、較正用の測定目標デジタル値ｅを演算する。

このように、複数の抵抗Ｒ１〜Ｒｎの接続順をｎ通りに順に変えて、それぞれの接続部から電圧を取出し、その平均値を求めれば、各基準電圧のばらつきの影響を減らすことができる。

次に、基準電圧発生部２０の具体的な構成について説明する。図３は、基準電圧発生部２０として、４つの抵抗を用いた場合の具体的な構成を示す図である。図３を参照して、基準電圧発生部２０は、４つの抵抗Ｒ１〜Ｒ４が、間に接続端子Ｔ１〜Ｔ４を介して接続され、各接続端子Ｔ１〜Ｔ４は、参照電位ＶＲＥＦ、接地電位、他の抵抗、または、基準電圧出力端子２１のいずれかに接続可能である。

具体的には、たとえば、接続端子Ｔ１は、参照電位ＶＲＥＦに接続するためのスイッチＳＷＶ（４，１）と、基準電圧出力端子２１に接続するためのスイッチＳＷＯ（４，１）と、隣接する抵抗Ｒ４と接続するためのスイッチＳＷＲ（４，１）と、接地電位と接続するためのスイッチＳＷＧ（４，１）とを含む。他の接続端子Ｔ２〜Ｔ４についても同様である。

図４に、図３で示した構成での各スイッチの設定方法について示す。

図４（Ａ）は、回路内部の接続状態を示す図であり、それぞれ、図２の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）の各接続状態を実現するためのスイッチの設定方法を示している。例えば、図２（Ａ）の接続状態を実現するには、接続端子Ｔ１でのスイッチＳＷＶ（４，１）とＳＷＧ（４，１）をオンすることで、参照電位ＶＲＥＦおよび接地電位への接続を行い、ＳＷＲ（４，１）を除くスイッチＳＷＲ（１，２）、ＳＷＲ（２，３）、ＳＷＲ（３，４）をオンすることで、抵抗間の接続を行なう。

図４（Ｂ）は、各測定目標電圧値に対応した基準電圧出力値を選択するためのスイッチの設定方法を、図２の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）の各接続状態について示している。例えば、図２（Ａ）の接続状態で測定目標電圧値（１／４）ＶＲＥＦに対応する電圧を出力するには、ＳＷＯ（３，４）をオンする。

次に較正用に用いる測定目標デジタル値ｅを求める方法について説明する。ここでは、図３に示した４つの抵抗を用いた場合について説明する。図５は、各測定目標電圧（１／４）ＶＲＥＦ〜（４／４）ＶＲＥＦごとの基準電圧発生部２０からのアナログ出力ｃの一例を示す図である。

上記したように、４つの抵抗はほぼ同一の特性を有しているとしても、全く同じというわけではないため、抵抗の接続順によって、アナログ出力ｃの電圧値はばらつく。図５にはこの様子を示している。すなわち、測定目標電圧（１／４）ＶＲＥＦにおいても、４つの抵抗の配列によって、アナログ基準電圧として、ａ１〜ａ４の４つの値を取りうる。このとき、接地電位（０Ｖ）および（４／４）ＶＲＥＦについては、抵抗を介さず接地電位または参照電位ＶＲＥＦそのものを出力するため、複数の値は取り得ない。このようにばらついたアナログ出力ｃを第１Ａ／Ｄ変換器１１に入力してデジタル値に変換し、その平均値を第１演算部１３で演算して、０Ｖから各測定目標電圧（１／４）ＶＲＥＦ〜（４／４）ＶＲＥＦに対応する測定目標デジタル値ｅを得る。

次に、第１演算部１３の演算した測定目標デジタル値ｅの一例について説明する。図６（Ａ）は、各測定目標電圧０Ｖ、（１／４）ＶＲＥＦ、（２／４）ＶＲＥＦ、（３／４）ＶＲＥＦ、（４／４）ＶＲＥＦと、その測定目標デジタル値ｅとの関係を示す図である。図６（Ａ）に示すように、測定目標デジタル値ｅは、必ずしも直線ではなく、図のように折れ線となり、また、その端部も原点を通るとは限らない。

そこで、第２演算部１４は、第１Ａ／Ｄ変換器１１および第２Ａ／Ｄ変換器１２との間に特性の差がないという前提で、図６（Ａ）に示すような測定目標デジタル値ｅの情報を用いて、測定用アナログ信号Ａとそれに対応するデジタル信号ｆの関係が、図６（Ｂ）に示すように、原点を通り所定のゲインを持つ直線となるように補正するための演算を行なう。

次に、第１および第２演算部１３，１４の具体的な動作例について説明する。図７は、制御部３０が、第１演算部１３に対して行なわせる動作を示すフローチャートであり、図８は、その内容を説明するための図である。図８は、測定目標アナログ電圧と、それに基づいてＡ／Ｄ変換器１１で変換された測定目標デジタル値との関係を示す変換線５１と、所定の較正直線（ｆ）５２とを示す図である。

図７および図８を参照して、第１演算部１３は、図３に示すように４つの抵抗の接続を切替えて、図８に示す、測定目標電圧値０に対応する測定目標デジタル値Ｄ０、測定目標電圧値（１／４）ＶＲＥＦに対応する測定目標デジタル値Ｄ１、（２／４）ＶＲＥＦに対応する測定目標デジタル値Ｄ２、（３／４）ＶＲＥＦに対応する測定目標デジタル値Ｄ３および（４／４）ＶＲＥＦに対応する測定目標デジタル値Ｄ４を順に求める（図７においてステップＳ１１〜Ｓ１５、以下ステップを省略する）。各目標電圧値について、４つのアナログ基準電圧に対するデジタル変換値を求め、その４つのデジタル変換値の平均値を測定目標デジタル値とする。

このように、４つの平均値を演算すれば、構成するそれぞれの抵抗値のばらつきの影響を排除できる。

次にこの理由について説明する。たとえば、測定目標電圧（１／４）ＶＲＥＦに対応する４つのアナログ基準電圧値は以下の式（１）〜（４）で表わされる。
Ｖ（３，１）＝（Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４））×ＶＲＥＦ・・・（１）
Ｖ（３，２）＝（Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４））×ＶＲＥＦ・・・（２）
Ｖ（３，３）＝（Ｒ２／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４））×ＶＲＥＦ・・・（３）
Ｖ（３，４）＝（Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４））×ＶＲＥＦ・・・（４）

これら４つのアナログ基準電圧の平均値は、式（１）〜式（４）から
Ｖ（平均値）＝（Ｖ（３，１）＋Ｖ（３，２）＋Ｖ（３，３）＋Ｖ（３，４））／４
＝（（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４））×ＶＲＥＦ×（１／４）
＝（１／４）ＶＲＥＦ
となり、測定目標電圧値（１／４）ＶＲＥＦに一致する。他の測定目標電圧値に対しても同様に、対応する複数のアナログ基準電圧の平均値がその目標値に一致する。

さらに、ばらつく電圧値の各々に対するデジタル変換値の平均値が、測定目標電圧値に対するデジタル変換値にほぼ一致する、とみなせる。

図９は、その内容を説明するためのものである。測定目標電圧値ａＧに対して、基準電圧発生部２０の出力する複数のアナログ基準電圧ａ１，ａ２，ａ３，ａ４（これは図５に示したものと同じである）はそれにほぼ近似の値であり、ばらつく範囲が狭いと考えられるため、そのばらつく範囲内において、Ａ／Ｄ変換器の特性を直線とみなせる。すなわち、グラフ上の点Ｐ１、Ｐ２、Ｐ３、Ｐ４、ＰＧは一直線上に並ぶとみなせる。ａ１，ａ２，ａ３，ａ４の平均値がａＧに等しいこと、および、Ｐ１、Ｐ２、Ｐ３、Ｐ４、ＰＧが一直線上に並ぶことから、デジタル変換値ｄ１，ｄ２，ｄ３，ｄ４の平均値が，測定電圧目標値ａＧに対応するデジタル変換値ｄＧに等しいとみなせる。すなわち、ばらつくアナログ電圧値の各々に対するデジタル変換値の平均値が、測定目標電圧値に対するデジタル変換値に一致する、とみなせる。

次いで、得られた各平均値Ｄ０〜Ｄ４を結ぶ変換線５１を求め、これと、Ａ／Ｄ変換装置１０の有する所定の較正直線５２との差を求める（図７、Ｓ１６）。具体的には、図８に示すΔｄ０〜Δｄ４を演算する。この求めた補正データ線５３を表わすデータ（Δｄ０〜Δｄ４）、および、各平均値のデータ（Ｄ０〜Ｄ４）を記憶部１８に格納する。この実施の形態においては、記憶部１８は２面のデータテーブルＡおよびＢを有し、それを順に切替えて、補正データを格納する（図７、Ｓ１７〜Ｓ１９）。

これらの記憶部１８に格納されたデータを用いて、第２演算部１４において、第２Ａ／Ｄ変換器により得られたデジタル値ｂを補正する。

図１０は、第２演算部１４にて行なう演算を示したフローチャートである。

まず、第２Ａ／Ｄ変換器１２により得られたデジタル値から、測定用アナログ信号Ａの電圧を推定するための演算を行なう（図１０、Ｓ２１）。図１１はこの演算内容を示す図である。図１１は、図８で示した、Ａ／Ｄ変換器の特性を示す図である。図８において説明したように、Ｄ０〜Ｄ４のデータは、記憶部１８に格納されている。このデータを用いて、Ａ／Ｄ変換器１２によって変換されたデジタル値を用いて入力されたアナログ電圧値がどの範囲にあるかを推定する。具体的には、図１１に示すように、測定電圧Ａからデジタル値に変換された変換値Ｄｘを基にそれに対応するアナログ電圧Ａｘの存在する範囲を推定する。ここでは、（１／４）ＶＲＥＦと（２／４）ＶＲＥＦとの間にあることがわかる。

次いで、推定したアナログ電圧Ａｘの存在範囲において、その値が図１１においてＡ／Ｄ変換装置１０としての出力直線ｆに沿った値となるように補正値を計算する（図１０、Ｓ２２）。ここでは、補正値Δｄｘを、記憶部１８にて保持しているΔｄ１、Δｄ２から、Ｄｘ−Ｄ１、Ｄ２−Ｄｘの比を考慮した線形補間により求める。

次に、ＤｘからΔｄｘを減じることにより、変換直線ｆ上の点ｆ（Ａｘ）を求める演算を行なう（図１０（Ａ）、Ｓ２３）。

この実施の形態においては、補間を行なう場合に線形補間を行なう例を示したが、これは、隣接する測定目標電圧値の間隔が十分狭い場合には、Ａ／Ｄ変換器の特性は直線と見なせるためである。また、Ａ／Ｄ変換器の特性が直線と見なせない場合は、それらの特性を予め考慮した補正をデジタル回路等で行なえばよい。

また、このように複数の特定の基準点の間を線形補間しているため、０〜（４／４）ＶＲＥＦの全ての電圧についてのデジタル変換値を得ることができる。

次にこの実施の形態におけるデータテーブルについて説明する。この実施の形態においては、記憶部１８は２面のデータテーブルＡおよびＢを有し、それを順に切替えて、補正データを格納する。このようにデータテーブルを２面有し、これを切替えて使用するため、第２Ａ／Ｄ変換器１２で測定しながら、第１Ａ／Ｄ変換器１１で新たな補正データの作成が可能になる。したがって、第１Ａ／Ｄ変換器１１が新たな補正データを作成中は、第２演算部１４は、その前に作成した補正データを記憶しているデータテーブルを参照して補正を行ない、対応するデジタル値ｆを出力する。

このように、補正用のデータテーブルを２面有するため、測定しながら、補正テーブルの作成が可能になる。また、補正テーブルの作成は短時間で可能であるため、温度変化の影響をほとんど受けない。すなわち、リアルタイムで、直線性、オフセット、ゲインおよび温度の補正が一度に可能になる。

本実施例においては、基準電圧発生部において、参照電位と接地電位の間の電圧を抵抗で分割するようにしたが、任意の異なる二つの所定の電位の間の電圧を抵抗で分割するようにしてもよい。
（２）第２実施の形態
次にこの発明の第２実施の形態について説明する。図１２は、この発明の第２実施の形態に係るＡ／Ｄ変換装置５０を示す図である。この実施の形態においては、第１Ａ／Ｄ変換器１６および第２Ａ／Ｄ変換器１７は、ともに、アナログ入力電圧をパルス信号の周波数に変換し、そのパルス数をカウントしてデジタル信号に変換する、Ｖ−Ｆアナログデジタル変換器である。

ここで、第１Ａ／Ｄ変換器１６と第２Ａ／Ｄ変換器１７は、同じサンプリングクロックで動作し、所定の時間間隔を周期として、アナログ電圧を受けて、それぞれ、対応するデジタル信号を出力する。

この実施の形態においては、第１演算部１３および第２演算部１４は、第１実施の形態と同じ動作を行なうが、第１実施の形態に対して、第２演算部１４によって補正されたデジタル測定値ｈを、第１Ａ／Ｄ変換器のデジタル信号出力値ｄに基づいて補正するための演算を行なう第３演算部１５を含む。ここで、第３演算部１５は、第３演算手段として作動する。

次にこの実施の形態における動作について説明する。この実施形態においては、第１Ａ／Ｄ変換器１６へのアナログ入力電圧は所定の電圧値に固定するものとする。

図１３は、サンプリングタイミングとその時のパルスカウント値を示す図である。パルスカウント値においては、平均値も示している。図１３を参照して、サンプリングクロックのジッタによりサンプリング時間間隔が変動することにより、第１Ａ／Ｄ変換器１６のパルスカウント値がサンプリング毎に変動する様子がわかる。第１Ａ／Ｄ変換器１６へのアナログ入力電圧が所定の値に固定されているため、パルスカウント値は、サンプリング時間間隔に比例するものと考えることができる。そのため、サンプリング時間間隔が長いほど、パルスカウント値は大きくなる。例えば、図１３において、サンプリング時間間隔Ｔ２はＴ６より長いため、対応するパルスカウント値について，Ｄ２はＤ６よりも大きい。

そこで、この実施の形態においては、第１Ａ／Ｄ変換器１６と第２Ａ／Ｄ変換器１７とは同じサンプリング時間間隔でサンプリングを行なっていることから、第１Ａ／Ｄ変換器１６のパルスのカウントの増減割合は、第２Ａ／Ｄ変換器１７においても同じである、という考えに基づいて第２Ａ／Ｄ変換器１７のパルスカウント値の補正を行なう。

まず、スタートアップ時などの、Ａ／Ｄ変換装置５０がアナログ信号入力に対するＡ／Ｄ変換を行わない時点において、第１Ａ／Ｄ変換器１６のパルスカウント値の平均値を基準値として記憶する。例えば、図１０に示す各パルスカウント値Ｄ０〜Ｄ８の平均値が１０であるものとすると、記憶部１８は、この値１０を記憶する。

次に、Ａ／Ｄ変換装置５０がアナログ信号入力に対するＡ／Ｄ変換を行なう際、各サンプリングタイミングにおいて、記憶部１８に記憶したそのパルスカウント値の平均値を用いて、その値を補正する。例えば、あるサンプリングタイミングにおいて、第１Ａ／Ｄ変換器１６のパルスカウント値が１１、第２演算部１４によって補正されたデジタル測定値ｈが１２であったとする。このとき、第３演算部１５は、第２演算部１４によって補正されたデジタル測定値ｈを、第１Ａ／Ｄ変換器１６の測定値を記憶部１８に格納された平均パルスカウント値１０で割った値で除算して補正を行なう。測定値１２を、第１Ａ／Ｄ変換器１６の測定値である１１を平均値１０で割った、１．１で除算した値を補正値として演算する。すなわち、１２／（１１／１０）＝１０．９をデジタル変換値とする。
（３）第３実施の形態
次に、この発明の第３実施の形態について説明する。図１４は、第３実施の形態のＡ／Ｄ変換装置６０の構成を示すブロック図である。上記した実施の形態においては、第１Ａ／Ｄ変換器と第２Ａ／Ｄ変換器とは同一の仕様を有していることを前提としていた。しかしながら、実際に同一の仕様を有しているかは確認できなかった。そこで、この実施の形態においては、両Ａ／Ｄ変換器の特性を比較可能にした。

そのために、この実施の形態においては、第１Ａ／Ｄ変換器１１だけでなく、第２Ａ／Ｄ変換器１２の特性を知るために、図１に示した第１実施の形態における構成に、基準電圧発生部２０からの基準アナログ信号を第２Ａ／Ｄ変換器１２に入力するための第１切替部３３と、第２Ａ／Ｄ変換器１２のデジタル変換値を第１演算部１３に入力するための第２切替部３４と、第１演算部１３の演算した第１Ａ／Ｄ変換器１１の特性と、第２Ａ／Ｄ変換器１２の特性とを比較するためにその差を演算する第４演算部１９とを設けた。この切替部の切替は制御部３０が行なう。なお、この比較のための第１Ａ／Ｄ変換器１１の特性と、第２Ａ／Ｄ変換器１２の特性データは、記憶部１８に格納され、必要に応じて、第４演算部が取出すものとする。ここで、第１切替部３３、第２切替部３４、第４演算部１９は、それぞれ、第１切替手段、第２切替手段および補正手段として作動する。

また、この特性の比較は、第２Ａ／Ｄ変換器１２が使用される前のスタートアップ時や、測定を行なっていないときに行なうのが好ましい。

この実施の形態において、第１および第２切替部３３，３４、および第４演算部１９以外については、先の実施の形態と同様であるので、その説明は省略する。
（４）第４実施の形態
次に、この発明の第４実施の形態について説明する。図１５は、第４実施の形態のＡ／Ｄ変換装置７０の構成を示すブロック図である。この実施の形態においても、両Ａ／Ｄ変換器の特性を比較可能にした。

この実施の形態においては、第３実施の形態と異なり、第１Ａ／Ｄ変換器１１が測定用アナログ信号またはアナログ基準電圧のいずれかを入力するための第３切替部が設けられるとともに、第１演算部１３の演算した第１Ａ／Ｄ変換器１１の特性と、第２Ａ／Ｄ変換器１２の特性とを比較するためにその差を演算する第５演算部とを設けた。この第３切替部の切替は制御部３０が行なう。

また、この特性の比較は、測定用アナログ信号に対するＡ／Ｄ変換時に行なう。

次に、第５演算部にて行なう演算の例について説明する。まず、第２Ａ／Ｄ変換器１２からのデジタル値ｊと第１Ａ／Ｄ変換器１１からのデジタル値ｋとの差を求める。次いで、その差を第２演算部１４からのデジタル値ｌから減じた値を、デジタル値ｍとして出力する。

この実施の形態において、第３切替部３５、および第５演算部３６以外については、先の実施の形態と同様であるので、その説明は省略する。

また、ここで、第３切替部３５、第５演算部３６は、それぞれ、第３切替手段、補正手段として作動する。
（５）第５実施の形態
次に、この発明のさらに他の実施の形態について説明する。上記実施の形態においては、基準電圧発生部として、ほぼ同一の抵抗値を有する複数の抵抗を直列接続し、所定の電圧を任意の位置で抵抗分割して、所定のアナログ基準電圧を取出したが、この実施の形態においては、基準電圧発生部２２は、一方電極が所定の基準電位または接地電位のいずれか一方に接続された、ほぼ同じ電流値を有する複数の定電流源で構成される。複数の定電流源の各々の他方電極は、スイッチを介して一つに結合された後、抵抗を通して、所定の基準電位または接地電位のいずれか他方に接続される。

図１６（Ａ）は、この実施の形態における基準電圧発生部２２の構成例を示す回路図である。図１６（Ａ）を参照して、この実施の形態に係る基準電圧発生部２２は、所定の参照電位ＶＲＥＦと接地電位との間に電源を介して接続された複数の定電流源として、ほぼ同じ特性を有するｐチャネル電界効果トランジスタ（ＦＥＴ）を含む。

具体的には、参照電位ＶＲＥＦと接地電位の間に、所定の定電流源を介して接続されたｐチャネルＦＥＴＦ０と、参照電位ＶＲＥＦと、出力端子２５との間に並列に接続された、ｐチャネルＦＥＴＦ１〜Ｆｎと、ｎ個のｐチャネルＦＥＴＦ１〜Ｆｎを個別にオンオフするためのスイッチング用のトランジスタＩ１〜Ｉｎとを含む。ｎ個のｐチャネルＦＥＴＦ１〜Ｆｎの各々のドレイン電極は、スイッチング用のトランジスタＩ１〜Ｉｎを介して一つに結合された後、抵抗Ｒを通して、接地電位に接続されている。また、ｐチャネルＦＥＴＦ０〜Ｆｎのゲート電極は相互に接続されてＦＥＴＦ０のドレイン電極に接続されている。

この基準電圧発生部２２においては、全てのスイッチング用トランジスタＩ１〜Ｉｎをオンしたときに抵抗Ｒに表れる電圧（＝最大値）が所定の目標値（ＶＲＥＦ）になるように、抵抗Ｒの値は定められている。

このような構成においては、ＦＥＴＦ０〜ＦＥＴＦｎの各トランジスタの特性がほぼ同じであり、且つ、ゲート−ソース間にかかる電圧が同じために、各トランジスタにほぼ同じ電流が流れる。したがって、上記したように、全てのトランジスタを同時にオンすれば、最大の電流が抵抗Ｒを介して流れることになる。

同様に、ｎ個のＦＥＴＦ１〜Ｆｎのいずれか１個又は所定の個数を選択的にオンすることによって、出力端子２５には、異なる組合せの１／ｎ〜ｎ／ｎ等分された電流による出力が得られる。

すなわち、この実施の形態においては、ｎ個のＦＥＴを用い、電流を用いて複数の基準電圧を発生させることができる。

図１７は、４個のＦＥＴＦ１〜Ｆ４およびそれをオン／オフする４個のスイッチング用トランジスタＩ１〜Ｉ４を用いた場合の、スイッチング用トランジスタＩ１〜Ｉ４のオン／オフの設定方法を示す図である。（Ａ）は測定目標電圧値が（１／４）ＶＲＥＦの場合を示し、（Ｂ）は測定目標電圧値が（２／４）ＶＲＥＦの場合を示し、（Ｃ）は測定目標電圧値が（３／４）ＶＲＥＦの場合を示し、（Ｄ）は測定目標電圧値が（４／４）ＶＲＥＦの場合を示す。

各図において、接続（Ａ）〜（Ｄ）は、図２の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）の各接続状態に対応している。

図１６（Ａ）において各スイッチを示す測定目標電圧値が(１／４）ＶＲＥＦの場合、１個のトランジスタのみをオンし、順に切り替える。他の測定目標電圧値に対しても同様に切り替えを行なうことで、それらの電圧のばらつきを排除する。

各測定目標電圧値に対する複数のアナログ基準電圧について、それら電圧のばらつきの範囲があまり大きくない場合、そのばらつきの範囲内で、Ａ／Ｄ変換器の変換特性は直線とみなされるため、Ａ／Ｄ変換後のデジタル値の平均値は、目標値に対するＡ／Ｄ変換後のデジタル値の値にほぼ等しいとみなせる。

なお、上記実施の形態においては、複数のｐチャネルＦＥＴを用いて電流源を構成した場合について説明したが、これに限らず、ｎチャネルＦＥＴを用いて電流源を構成してもよいし、バイポーラトランジスタを用いて構成してもよい。ｎチャネルＦＥＴを用いて電流源を構成した例を図１６（Ｂ）に示す。

図面を参照してこの発明の一実施形態を説明したが、本発明は、図示した実施形態に限定されるものではない。本発明と同一の範囲内において、または均等の範囲内において、図示した実施形態に対して種々の変更を加えることが可能である。

この発明にかかるＡ／Ｄ変換装置は、正確な較正が可能なＡ／Ｄ変換装置として、有利に利用される。

この発明の第１実施の形態に係るＡ／Ｄ変換装置を示すブロック図である。 基準電圧発生部の一例を示す模式図である。 ４つの抵抗を用いた基準電圧発生部の具体的な構成を示す図である。 図３に示した基準電圧発生部における、基準出力電圧ごとの各スイッチの接続状態を示す図である。 各基準電圧（１／４）ＶＲＥＦ〜（４／４）ＶＲＥＦごとの基準電圧発生部からのアナログ出力の一例を示す図である。 各基準電圧とその較正用基準デジタル値との関係を示す図である。 制御部が第１演算部に対して行なわせる動作を示すフローチャートである。 第１演算部が行なう動作内容を説明する図である。 ばらつく電圧値の各々に対するデジタル変換値の平均値が、測定目標電圧値に対するデジタル変換値にほぼ一致するとみなせる理由を示す図である。 第２演算部１４にて行なう演算を示したフローチャートである。 補正手順を示す図である。 この発明の第２実施の形態に係るＡ／Ｄ変換装置を示すブロック図である。 サンプリングクロックのジッタによるパルスのカウント値の変動を示す図である。 この発明の第３実施の形態に係るＡ／Ｄ変換装置を示すブロック図である。 この発明の第４実施の形態に係るＡ／Ｄ変換装置を示すブロック図である。 電流源を用いた基準電圧発生部の構成を示す回路図である。 電流源を用いた基準電圧発生部のスイッチの接続状態を示す図である。

符号の説明

１０、５０，６０，７０ Ａ／Ｄ変換装置、１１，１６ 第１Ａ／Ｄ変換器、１２，１７ 第２Ａ／Ｄ変換器、１３ 第１演算部、１４ 第２演算部、１５ 第３演算部、１８ 記憶部、１９ 第４演算部、２０,２２ 基準電圧発生部、２１，２５ 基準電位出力端子、３０ 制御部、３３ 第１切替部、３４ 第２切替部、３５ 第３切替部、３６ 第５演算部、５１ 変換線、５２ 較正直線。

Claims (8)

1. 複数の測定目標電圧値のそれぞれに対して、その電圧値に近似の複数のアナログの基準電圧を発生する基準電圧発生手段と、
   前記基準電圧発生手段からの複数のアナログ基準電圧を受けて、対応する複数のデジタル信号を出力する第１アナログデジタル変換器と、
   前記第１アナログデジタル変換器からの複数のデジタル信号を基に、前記複数の測定目標電圧値のそれぞれに対応する測定目標デジタル信号を演算する第１演算手段と、
   測定用アナログ電圧を入力して対応するデジタル測定値を出力する第２アナログデジタル変換器と、
   前記測定目標デジタル信号に基づいて、第２アナログデジタル変換器の出力したデジタル測定値に対して、所定の補正のための演算を行なう第２演算手段とを含む、Ａ／Ｄ変換装置。
2. 前記基準電圧発生手段は、二つの異なる基準電位である基準電位１と基準電位２との間に接続されたほぼ同じ抵抗値を有する複数の抵抗と、
   前記複数の抵抗のそれぞれについての抵抗分割値をアナログの基準電圧として出力する基準電圧出力端子とを含み、
   前記複数の抵抗の各々は、間に接続端子を介して接続され、
   前記接続端子は、前記基準電位１、前記基準電位２、他の抵抗、または、前記基準電圧出力端子のいずれかに接続可能である、請求項１に記載のＡ／Ｄ変換装置。
3. 前記基準電圧発生手段は、二つの異なる基準電位である基準電位１と基準電位２との間に接続され、
   一方電極が前記基準電位１に接続された、ほぼ同じ電流値を有する複数の定電流源を含み、
   前記複数の定電流源の各々の他方電極は、スイッチを介して一つに結合された後、抵抗を通して、前記所定の基準電位２に接続される、請求項1に記載のＡ／Ｄ変換装置。
4. 前記第１アナログデジタル変換器と、前記第２アナログデジタル変換器はアナログ入力電圧をパルス信号の周波数に変換し、そのパルス数をカウントしてデジタル信号に変換する、Ｖ−Ｆアナログデジタル変換器であって、
   前記第１アナログデジタル変換器と前記第２アナログデジタル変換器は、同じサンプリングクロックで動作し、所定の時間間隔を周期として、前記アナログ電圧を受けて、それぞれ、対応するデジタル信号を出力し、
   前記第２演算手段によって補正されたデジタル測定値を、前記第１アナログデジタル変換器のデジタル信号出力値に基づいて所定の時間間隔のばらつきを補正するための演算を行なう第３演算手段を含む、請求項１に記載のＡ／Ｄ変換装置。
5. 前記第２アナログデジタル変換器に対して、前記基準電圧発生手段の出力した複数のアナログの基準電圧または、前記測定用アナログ電圧のいずれかを選択的に入力させる第１切替手段と、
   前記第２アナログデジタル変換器の出力または第１アナログデジタル変換器の出力のいずれかを前記第１演算手段に選択的に入力させる第２切替手段と、
   前記第１演算手段の演算した前記測定目標電圧値に対応する、前記第１アナログデジタル変換器および前記第２アナログデジタル変換器からの測定目標デジタル信号に基づいて、前記第１アナログデジタル変換器および前記第２アナログデジタル変換器の特性の差を補正する補正手段とを含む、請求項１に記載のＡ／Ｄ変換装置。
6. 前記第１アナログデジタル変換器に対して、前記基準電圧発生手段の出力した複数のアナログの基準電圧または、前記測定用アナログ電圧のいずれかを選択的に入力させる第３切替手段と、
   前記第１アナログデジタル変換器および前記第２アナログデジタル変換器からのデジタル信号出力値に基づいて、前記第１アナログデジタル変換器および前記第２アナログデジタル変換器の特性の差を補正する補正手段とを含む、請求項１に記載のＡ／Ｄ変換装置。
7. 前記第１演算手段は、前記測定目標電圧値ごとに、前記第１アナログデジタル変換器からの複数のデジタル信号の平均値を演算して、前記測定目標デジタル信号とする、請求項１に記載のＡ／Ｄ変換装置。
8. 前記第２演算手段は、前記第１演算手段の演算した、前記複数の測定目標電圧値に対応する複数の測定目標デジタル信号に基づいて、前記所定の補正として、直線性の補正、オフセットの補正、ゲインの補正または、温度特性の補正されたデジタル測定値を演算する、請求項１に記載のＡ／Ｄ変換装置。

Images