JP5896964B2 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP5896964B2 JP5896964B2 JP2013180860A JP2013180860A JP5896964B2 JP 5896964 B2 JP5896964 B2 JP 5896964B2 JP 2013180860 A JP2013180860 A JP 2013180860A JP 2013180860 A JP2013180860 A JP 2013180860A JP 5896964 B2 JP5896964 B2 JP 5896964B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output voltage
- input
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
- G05B19/0425—Safety, monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24136—Monitor load state of battery
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25338—Microprocessor
Description
この発明は、定電圧電源から給電されるマイクロプロセッサと多チャンネルＡＤ変換器とを備えた電子制御装置、特には定電圧電源の電源異常の有無を常時監視する改良された電子制御装置に関するものである。
自動車用の車載電子制御装置等において、ＡＤ変換器の基準電源端子に給電する電源電圧の監視を行って、デジタル変換値の変動を監視するマイクロプロセッサを備えた電圧監視装置が知られている。
例えば、特開平０９-０２７７４９号公報（特許文献１）（図１参照）に、監視すべきアナログ入力電圧（例えばＶｃｃ）から、それよりも低い値の定電圧Ｖｚを発生させる回路（抵抗１とツェナダイオード２）と、アナログ／デジタル変換器３と、を備え、通常のＡ／Ｄ変換器の使用方法とは逆に、監視すべきアナログ入力電圧を基準電圧端子３ｓに与え、アナログ入力端子３ａに定電圧Ｖｚを与えるように接続し、さらに、前記アナログ／デジタル変換器から出力されるデジタル値の変動を監視するＣＰＵ４を備えた電圧監視装置が開示されている。この電圧監視装置によれば、電圧変動の精密な監視を行なうことが出来ると共に、比較電圧の変更も容易な装置が提供できるとされている。
例えば、特開平０９-０２７７４９号公報（特許文献１）（図１参照）に、監視すべきアナログ入力電圧（例えばＶｃｃ）から、それよりも低い値の定電圧Ｖｚを発生させる回路（抵抗１とツェナダイオード２）と、アナログ／デジタル変換器３と、を備え、通常のＡ／Ｄ変換器の使用方法とは逆に、監視すべきアナログ入力電圧を基準電圧端子３ｓに与え、アナログ入力端子３ａに定電圧Ｖｚを与えるように接続し、さらに、前記アナログ／デジタル変換器から出力されるデジタル値の変動を監視するＣＰＵ４を備えた電圧監視装置が開示されている。この電圧監視装置によれば、電圧変動の精密な監視を行なうことが出来ると共に、比較電圧の変更も容易な装置が提供できるとされている。
また、特開２００９-０２２１５２号公報（特許文献２）（図１４参照）には、複数種類の安定化出力電圧を有し、各出力電圧の異常の有無を検出して、総合的な異常処理を行う車載電子制御装置用の定電圧電源が開示されている。各出力電圧の異常の有無を検出し、総合的な異常処理を行うものとして、定電圧電源は、高精度小容量５Ｖの出力電圧Ｖａｄ、低精度大容量５Ｖの出力電圧Ｖｉｆ、及び低精度大容量３.３Ｖの出力電圧Ｖｃｐを発生し、さらに、低精度小容量２.８Ｖの出力電圧Ｖｕｐと、高精度小容量３．３Ｖの出力電圧Ｖｓｂの少なくとも一方を発生するとともに、判定信号入力回路は、例えば出力電圧Ｖａｄの分圧電圧を基準として、出力電圧Ｖｉｆの分圧電圧と、出力電圧Ｖｃｐの分圧電圧と、出力電圧Ｖｕｐの分圧電圧、出力電圧Ｖｓｂの分圧電圧との比較結果を論理合成して、相対電圧情報ＥＲ２・ＥＲ３・ＥＲ４・ＥＲ５をマイクロプロセッサに入力し、マイクロプロセッサはこれらの相対電圧情報により、比較基準電圧を含めて総合的に判断して異常報知又は異常発生情報の保存を行なうようになっている。なお、前記の各符号は、それぞれの特許文献に記載された符号を示している。
前記特許文献１に開示された電圧監視装置によれば、監視すべきアナログ入力電圧を基準電圧端子に与え、アナログ入力端子に定電圧（基準電圧）を与えるように構成することにより、基準電圧となる定電圧は、監視すべきアナログ入力電圧よりも低い値で済むため、監視すべきアナログ入力電圧（例えば電源電圧Ｖｃｃ）からツェナダイオード等の簡単な回路で容易に発生させることが出来るとされている。
しかし、ツェナダイオードの電圧特性は個々の単品によってバラツキがあり、監視するべき基準電圧にも同様のバラツキがあるので、得られた結果はどちらが正しいと判定することもできない不確定なものとなる。これを確定するためには、ツェナダイオードの現品特性に対応した初期校正を行い、広範囲な環境温度変化に対応する温度特性の補正を行っておく必要があるので、決して安価なものとはならない問題点がある。
しかし、ツェナダイオードの電圧特性は個々の単品によってバラツキがあり、監視するべき基準電圧にも同様のバラツキがあるので、得られた結果はどちらが正しいと判定することもできない不確定なものとなる。これを確定するためには、ツェナダイオードの現品特性に対応した初期校正を行い、広範囲な環境温度変化に対応する温度特性の補正を行っておく必要があるので、決して安価なものとはならない問題点がある。
前記特許文献２に開示された車載電子制御装置は、複数の定電圧電源回路の中の高精度な出力電圧精度を有する定電圧電源回路の出力電圧を比較基準電圧として、複数の定電圧電源回路の出力電圧が許容変動幅内にあるかどうかの帯域比較を行なって個別異常の有無を検出するようになっているので、比較基準となった高精度電圧に脈動変動があると相対比較が困難となり、正確な異常判定が行えなくなるとともに、脈動変動の大きさを定量的に把握することができない問題点がある。
この発明の第一の目的は、定電圧電源の出力電圧の異常を判定するために、判定基準となる高精度な基準電圧、又はその初期校正処理を必要としない安価な構成の電子制御装置を得ることである。
また、この発明の第二の目的は、電源異常の兆候となる電圧リップルの発生を検出するために、出力電圧の脈動成分を定量的に検出することができる安価な構成の電子制御装置を得ることである。
この発明による電子制御装置は、外部電源から給電された入力電源電圧によって、給電対象が異なる複数の出力電圧の中から第１の出力電圧及び第２の出力電圧を分配給電又は分割給電する定電圧制御回路部を有する定電圧電源と、前記複数の出力電圧の中で最も高精度の第１の出力電圧によって給電される多チャンネルＡＤ変換器と前記第２の出力電圧によって給電されるマイクロプロセッサ、プログラムメモリ、及びＲＡＭメモリとが協働してスイッチセンサ群とアナログセンサ群の動作状態に応動し、電気負荷群を駆動制御する主制御回路部と、を備え、
前記多チャンネルＡＤ変換器は、基準電圧端子に印加された基準電圧と入力信号電圧との比率に比例したデジタル出力を発生し、前記比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力２ｎ−１を発生するようになっている。
前記多チャンネルＡＤ変換器は、基準電圧端子に印加された基準電圧と入力信号電圧との比率に比例したデジタル出力を発生し、前記比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力２ｎ−１を発生するようになっている。
また、前記基準電圧端子には、前記第１の出力電圧が基準電圧として印加されるとともに、前記多チャンネルＡＤ変換器の入力信号電圧の一つとして、平滑化電源モニタ信号が電源監視電圧として入力されるか、若しくは、前記第１の出力電圧から基準電源フィルタを介して脈動成分を抑制した電圧が基準電圧として印加されるとともに、前記多チャンネルＡＤ変換器の入力信号電圧の一つとして、不平滑電源モニタ信号が電源監視電圧として入力され、
前記平滑化電源モニタ信号は、前記第１の出力電圧の分圧電圧から、第１電源フィルタを介して脈動成分を抑制した平滑電圧であって、前記平滑電圧は前記基準電圧の脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記基準電源フィルタ及び前記第１電源フィルタは、前記第１の出力電圧が異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
前記不平滑電源モニタ信号は、前記第１の出力電圧の分圧電圧であって、前記分圧電圧は前記基準電圧の脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記マイクロプロセッサは、前記プログラムメモリと協働し、前記平滑化電源モニタ信号若しくは前記不平滑電源モニタ信号のデジタル変換値を、前記ＲＡＭメモリで構成されたシフトレジスタに定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると前記定電圧電源の異常であると判定するようになっている。
前記平滑化電源モニタ信号は、前記第１の出力電圧の分圧電圧から、第１電源フィルタを介して脈動成分を抑制した平滑電圧であって、前記平滑電圧は前記基準電圧の脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記基準電源フィルタ及び前記第１電源フィルタは、前記第１の出力電圧が異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
前記不平滑電源モニタ信号は、前記第１の出力電圧の分圧電圧であって、前記分圧電圧は前記基準電圧の脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記マイクロプロセッサは、前記プログラムメモリと協働し、前記平滑化電源モニタ信号若しくは前記不平滑電源モニタ信号のデジタル変換値を、前記ＲＡＭメモリで構成されたシフトレジスタに定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると前記定電圧電源の異常であると判定するようになっている。
この発明による電子制御装置は、多チャンネルＡＤ変換器の基準電圧端子とアナログ入力端子の一方に対して、定電圧電源による複数の出力電圧の中で最も高精度な出力電圧である第１の出力電圧又はその分圧電圧を印加し、他方に対して前記第１の出力電圧の平滑電圧又はその分圧電圧を印加し、どちらか一方を平滑電圧とし他方を不平滑電圧とすることによって、得られたデジタル変換値から前記第１の出力電圧の脈動偏差電圧を算出し、前記定電圧電源の異常の有無を判定するようになっている。
なお，高精度な出力電圧の精度が適正であるかどうかを判定するためには、より高精度な比較基準電圧を必要とし、安価な比較基準電圧を得ることが困難となるが、初品の出荷検査で正常であった定電圧電源に異常が発生すると、通常は出力電圧に脈動変動が発生することに着目し、この脈動変動の発生を検出するとで定電圧電源の異常発生が検出できるものである。
従って、脈動成分を含む基準電圧又は電源監視電圧と、脈動成分が平滑化された電源監視電圧又は基準電圧とに基づいてデジタル変換することによって、得られたデジタル変換値が脈動し、前記第１の出力電圧の脈動成分をデジタル値として手軽に検出することができ、所定の閾値との対比によって前記定電圧電源の異常の有無を常時監視し、異常発生を速やかに検出することができる効果がある。
また、比較基準電圧と電源監視電圧とは、一方を平滑化して他方を生成したものであり、新たに高精度な比較基準電圧を用意する必要がないので、安価な構成で正確に異常判定を行うことができる効果がある。
なお，高精度な出力電圧の精度が適正であるかどうかを判定するためには、より高精度な比較基準電圧を必要とし、安価な比較基準電圧を得ることが困難となるが、初品の出荷検査で正常であった定電圧電源に異常が発生すると、通常は出力電圧に脈動変動が発生することに着目し、この脈動変動の発生を検出するとで定電圧電源の異常発生が検出できるものである。
従って、脈動成分を含む基準電圧又は電源監視電圧と、脈動成分が平滑化された電源監視電圧又は基準電圧とに基づいてデジタル変換することによって、得られたデジタル変換値が脈動し、前記第１の出力電圧の脈動成分をデジタル値として手軽に検出することができ、所定の閾値との対比によって前記定電圧電源の異常の有無を常時監視し、異常発生を速やかに検出することができる効果がある。
また、比較基準電圧と電源監視電圧とは、一方を平滑化して他方を生成したものであり、新たに高精度な比較基準電圧を用意する必要がないので、安価な構成で正確に異常判定を行うことができる効果がある。
以下、この発明による電子制御装置の好適な実施の形態について図面を用いて説明する。なお、各図において同一または相当部分については同一符号を付して説明する。
実施の形態１．
まず、この発明の実施の形態１による電子制御装置の構成の詳細について、図１に示す全体構成図と図２に示す部分詳細回路図により説明する。
図１において、電子制御装置１００Ａには、例えば車載バッテリである外部電源１０１から、電源リレーの出力接点１０２ａを介して入力電源電圧Ｖｂが印加されると共に、出力接点１０２ａが開路しているときであっても外部電源１０１から微小電力用の補助電源電圧Ｖｂｂが直接印加されている。
電源リレーの励磁コイル１０２ｂは、電源スイッチ１０３に応動する電源スイッチ信号ＰＷＳによって、図示しないベース回路を介して付勢トランジスタ１１２ａが導通駆動されることによって付勢される。付勢トランジスタ１１２ａは、電源スイッチ１０３が開路されても、後述のマイクロプロセッサ１２１が発生する自己保持指令信号ＤＲＶによって、付勢抵抗１１２ｂを介して持続通電し、所定時間をおいて遅延消勢されるように電子制御装置１００Ａによって制御されている。
まず、この発明の実施の形態１による電子制御装置の構成の詳細について、図１に示す全体構成図と図２に示す部分詳細回路図により説明する。
図１において、電子制御装置１００Ａには、例えば車載バッテリである外部電源１０１から、電源リレーの出力接点１０２ａを介して入力電源電圧Ｖｂが印加されると共に、出力接点１０２ａが開路しているときであっても外部電源１０１から微小電力用の補助電源電圧Ｖｂｂが直接印加されている。
電源リレーの励磁コイル１０２ｂは、電源スイッチ１０３に応動する電源スイッチ信号ＰＷＳによって、図示しないベース回路を介して付勢トランジスタ１１２ａが導通駆動されることによって付勢される。付勢トランジスタ１１２ａは、電源スイッチ１０３が開路されても、後述のマイクロプロセッサ１２１が発生する自己保持指令信号ＤＲＶによって、付勢抵抗１１２ｂを介して持続通電し、所定時間をおいて遅延消勢されるように電子制御装置１００Ａによって制御されている。
電子制御装置１００Ａには、第１アナログセンサ１０４と第２アナログセンサ１０５と、スイッチセンサ群１０６と電気負荷群１０７とが接続されている。なお、アナログセンサ群１０８は、後述の第１の出力電圧Ｖａｄを電源として動作し、例えばポテンショメータのようにセンサとしての検出信号電圧が、当該第１の出力電圧Ｖａｄの値に比例して変動する第１アナログセンサ１０４と、入力電源電圧Ｖｂ又は第１の出力電圧Ｖａｄを電源として動作し、センサ内部に高精度な定電圧制御回路部又は定電流制御回路部を有することによって、センサとしての検出信号電圧が、当該第１の出力電圧Ｖａｄの脈動変動に影響されない第２アナログセンサ１０５とによって構成されている。
電子制御装置１００Ａに内蔵された定電圧電源１１０は、入力電源電圧Ｖｂから降圧された安定化電圧である第１、第２、第３の出力電圧Ｖａｄ、Ｖｃｐ、Ｖｉｆを発生すると共に、補助電源電圧Ｖｂｂから降圧された安定化電圧である第４の出力電圧Ｖｕｐを発生するようになっている。
主制御回路部１２０Ａは、マイクロプロセッサ１２１、プログラムメモリ１２２Ａ、演算処理用のＲＡＭメモリ１２３、多チャンネルＡＤ変換器１２４Ａ、入力インタフェース回路１２５、出力インタフェース回路１２６によって構成され、これ等の構成要素はデータバスによって互いに接続されている。
主制御回路部１２０Ａは、マイクロプロセッサ１２１、プログラムメモリ１２２Ａ、演算処理用のＲＡＭメモリ１２３、多チャンネルＡＤ変換器１２４Ａ、入力インタフェース回路１２５、出力インタフェース回路１２６によって構成され、これ等の構成要素はデータバスによって互いに接続されている。
マイクロプロセッサ１２１と協働するプログラムメモリ１２２Ａには、図４において後述する校正処理手段４０３ｂと、異常判定手段４０８と、異常判定対象更新手段４０９となる制御プログラムが書込まれている。
ＲＡＭメモリ１２３は後述のシフトレジスタＳＲＧｉとＳＦＴｊを包含し、第２、第４の出力電圧Ｖｃｐ、Ｖｕｐからダイオード１１３ａ、１１３ｂを介して給電されている。多チャンネルＡＤ変換器１２４Ａには、図２で後述する電源監視回路１３０Ａから電源モニタ信号Ｍａ１、Ｍｂ２、Ｍｂ３が入力されるとともに、第１アナログセンサ１０４から、ノイズフィルタ１４０を介して入力された第１アナログ信号Ａ１ｋと、第２アナログセンサ１０５から、ノイズフィルタ１５０を介して入力された第２アナログ信号Ａ２ｊとが入力されている。
ＲＡＭメモリ１２３は後述のシフトレジスタＳＲＧｉとＳＦＴｊを包含し、第２、第４の出力電圧Ｖｃｐ、Ｖｕｐからダイオード１１３ａ、１１３ｂを介して給電されている。多チャンネルＡＤ変換器１２４Ａには、図２で後述する電源監視回路１３０Ａから電源モニタ信号Ｍａ１、Ｍｂ２、Ｍｂ３が入力されるとともに、第１アナログセンサ１０４から、ノイズフィルタ１４０を介して入力された第１アナログ信号Ａ１ｋと、第２アナログセンサ１０５から、ノイズフィルタ１５０を介して入力された第２アナログ信号Ａ２ｊとが入力されている。
入力インタフェース回路１２５には、スイッチセンサ群１０６から、前段入力インタフェース回路１６０を介してオン／オフ信号が入力される。なお、入力電源電圧Ｖｂによって動作する前段入力インタフェース回路１６０は、信号電圧レベルの変換回路とノイズフィルタ回路によって構成されている。出力インタフェース回路１２６には、後段出力インタフェース回路１７０を介して電気負荷群１０７が接続されている。入力電源電圧Ｖｂによって動作する後段出力インタフェース回路１７０は、信号電圧レベルの変換を行なうパワートランジスタ回路によって構成されている。
第１の出力電圧Ｖａｄは例えばＤＣ５Ｖ±２０ｍＶ／２０ｍＡの高精度小容量の電源となっていて、多チャンネルＡＤ変換器１２４Ａ、ノイズフィルタ１４０、１５０、第１、第２アナログセンサ１０４、１０５の一部に対して給電するようになっている。但し、第１、第２アナログセンサ１０４、１０５に対する給電回路には短絡保護のためのバッファアンプ１１４が直列接続されており、第２アナログセンサ１０５の一部は、入力電源電圧Ｖｂによって作動するようになっている。
第２の出力電圧Ｖｃｐは例えばＤＣ３．３Ｖ±０．３Ｖ／５００ｍＡの低精度大容量の電源となっていて、マイクロプロセッサ１２１、プログラムメモリ１２２Ａ、ＲＡＭメモリ１２３に給電するようになっている。
第３の出力電圧Ｖｉｆは例えばＤＣ５Ｖ±０．２Ｖ／２００ｍＡの低精度大容量の電源となっていて、入力インタフェース回路１２５と出力インタフェース回路１２６に給電するようになっている。
第２の出力電圧Ｖｃｐは例えばＤＣ３．３Ｖ±０．３Ｖ／５００ｍＡの低精度大容量の電源となっていて、マイクロプロセッサ１２１、プログラムメモリ１２２Ａ、ＲＡＭメモリ１２３に給電するようになっている。
第３の出力電圧Ｖｉｆは例えばＤＣ５Ｖ±０．２Ｖ／２００ｍＡの低精度大容量の電源となっていて、入力インタフェース回路１２５と出力インタフェース回路１２６に給電するようになっている。
第４の出力電圧Ｖｕｐは例えばＤＣ３．３Ｖ±０．３Ｖ／２０ｍＡの低精度小容量の電源となっていて、電源リレーの出力接点１０２ａが開路されているときに、ＲＡＭメモリ１２３に給電するようになっている。これ等の出力電圧は定電圧電源１１０内に設けられた図示しない複数の定電圧制御回路部から、それぞれに分割して給電するようになっている。第１の出力電圧Ｖａｄと第３の出力電圧Ｖｉｆは、出力電圧の精度が異なってはいるが、同一の定格電圧であるから、出力電圧精度を高精度にしておけば一つの定電圧制御回路部から分配給電することも可能である。
また、マイクロプロセッサ１２１が低速動作で小容量メモリである場合には、第２の出力電圧ＶｃｐとしてＤＣ５Ｖが使用され、この場合には第１の出力電圧Ｖａｄと第２の出力電圧Ｖｃｐと第３の出力電圧Ｖｉｆとを一つの定電圧制御回路部から分配給電することも可能である。
また、マイクロプロセッサ１２１が低速動作で小容量メモリである場合には、第２の出力電圧ＶｃｐとしてＤＣ５Ｖが使用され、この場合には第１の出力電圧Ｖａｄと第２の出力電圧Ｖｃｐと第３の出力電圧Ｖｉｆとを一つの定電圧制御回路部から分配給電することも可能である。
図２において、多チャンネルＡＤ変換器１２４Ａには、その電源電圧Ｖｃｃと基準電圧Ｖｒｅｆとして、第１の出力電圧Ｖａｄがそのまま印加されている。また、多チャンネルＡＤ変換器１２４Ａの入力信号として、電源監視回路１３０Ａによって生成される平滑化電源モニタ信号Ｍａ１と、第２の電源モニタ信号Ｍｂ２と、第３の電源モニタ信号Ｍｂ３、及びノイズフィルタ１４０、１５０から出力される第１アナログ信号Ａ１ｋと、第２アナログ信号Ａ２ｊが入力されている。
平滑化電源モニタ信号Ｍａ１は、第１の出力電圧Ｖａｄから分圧抵抗１１５ａ、１１６ａと、第１電源フィルタ１１９を介して得られる信号であり、第１電源フィルタ１１９は平滑抵抗１１７と平滑コンデンサ１１８によって構成されている。
第２の電源モニタ信号Ｍｂ２は、第２の出力電圧Ｖｃｐがそのまま接続されている。第３の電源モニタ信号Ｍｂ３は、第３の出力電圧Ｖｉｆから、分圧抵抗１１５ｃ、１１６ｃを介して得られる信号である。
平滑化電源モニタ信号Ｍａ１は、第１の出力電圧Ｖａｄから分圧抵抗１１５ａ、１１６ａと、第１電源フィルタ１１９を介して得られる信号であり、第１電源フィルタ１１９は平滑抵抗１１７と平滑コンデンサ１１８によって構成されている。
第２の電源モニタ信号Ｍｂ２は、第２の出力電圧Ｖｃｐがそのまま接続されている。第３の電源モニタ信号Ｍｂ３は、第３の出力電圧Ｖｉｆから、分圧抵抗１１５ｃ、１１６ｃを介して得られる信号である。
第１アナログ信号Ａ１ｋは、第１アナログセンサ１０４からノイズフィルタ１４０を介して得られる複数のアナログ信号であり、ノイズフィルタ１４０は外来高周波ノイズを遮断するためのバイパスコンデンサ１４２と、入力抵抗１４１と出力側コンデンサ１４３によって構成されている。
第２アナログ信号Ａ２ｊは、第２アナログセンサ１０５からノイズフィルタ１５０を介して得られる複数のアナログ信号であり、ノイズフィルタ１５０は外来高周波ノイズを遮断するためのバイパスコンデンサ１５２と、入力抵抗１５１と出力側コンデンサ１５３によって構成されている。なお、多チャンネルＡＤ変換器１２４Ａは基準電圧端子に印加された基準電圧Ｖｒｅｆと、平滑化電源モニタ信号Ｍａ１、第２の電源モニタ信号Ｍｂ２、第３の電源モニタ信号Ｍｂ３、第１アナログ信号Ａ１ｋ、第２アナログ信号Ａ２ｊ等の入力信号電圧Ｖｉｎとの比率Ｖｉｎ／Ｖｒｅｆに比例したデジタル出力を発生し、Ｖｉｎ／Ｖｒｅｆ＝１のときに、所定ビット数ｎの分解能に基づくフルスケールのデジタル出力Ｄｏｕｔ＝２ｎ−１を発生するようになっている。従って、分解能が１０ビットであればＤｏｕｔ＝１０２３となるので、基準電圧ＶｒｅｆがＤＣ５Ｖであれば、入力信号電圧Ｖｉｎの最小単位として５ｍＶを識別することができるようになっている。
第２アナログ信号Ａ２ｊは、第２アナログセンサ１０５からノイズフィルタ１５０を介して得られる複数のアナログ信号であり、ノイズフィルタ１５０は外来高周波ノイズを遮断するためのバイパスコンデンサ１５２と、入力抵抗１５１と出力側コンデンサ１５３によって構成されている。なお、多チャンネルＡＤ変換器１２４Ａは基準電圧端子に印加された基準電圧Ｖｒｅｆと、平滑化電源モニタ信号Ｍａ１、第２の電源モニタ信号Ｍｂ２、第３の電源モニタ信号Ｍｂ３、第１アナログ信号Ａ１ｋ、第２アナログ信号Ａ２ｊ等の入力信号電圧Ｖｉｎとの比率Ｖｉｎ／Ｖｒｅｆに比例したデジタル出力を発生し、Ｖｉｎ／Ｖｒｅｆ＝１のときに、所定ビット数ｎの分解能に基づくフルスケールのデジタル出力Ｄｏｕｔ＝２ｎ−１を発生するようになっている。従って、分解能が１０ビットであればＤｏｕｔ＝１０２３となるので、基準電圧ＶｒｅｆがＤＣ５Ｖであれば、入力信号電圧Ｖｉｎの最小単位として５ｍＶを識別することができるようになっている。
図３は、電子制御装置１００Ａの異常電圧波形の特性線図を示し、この図３において、縦軸は異常発生状態における第１の出力電圧Ｖａｄの出力電圧、横軸は経過時間を示しており、この異常特性波形によれば異常発生時の第１の出力電圧Ｖａｄは脈動周波数５０ＫＨｚで、脈動振幅±７０ｍＶの脈動成分を含んでいることがわかる。
正常状態における第１の出力電圧Ｖａｄは、ＤＣ５Ｖ±２０ｍＶの精度を維持し、そのうちで、脈動成分は±５ｍＶ以下であって脈動周波数も数Ｈｚ以下の低振幅低周波数の安定した出力電圧となっている。
正常状態における第１の出力電圧Ｖａｄは、ＤＣ５Ｖ±２０ｍＶの精度を維持し、そのうちで、脈動成分は±５ｍＶ以下であって脈動周波数も数Ｈｚ以下の低振幅低周波数の安定した出力電圧となっている。
このように、定電圧電源１１０の出力電圧波形は、正常状態では低振幅低周波数の脈動出力電圧であるが、異常状態になるとその度合いに応じて脈動振幅が増大し、脈動振幅の増大に伴って脈動周波数も高くなる傾向がある。
一方、多チャンネルＡＤ変換器１２４Ａが一つの入力信号電圧Ｖｉｎのデジタル変換を行うのに必要とする変換所用時間は例えば３μｓｅｃであり、脈動周波数が大きくなるとデジタル変換精度が低下することになる。
しかし、脈動周波数が大きいときには脈動振幅も大きくなっているので、分解能５ｍＶの多チャンネルＡＤ変換器１２４Ａであれば、確実に異常発生状態を検知することができるものとなっている。
一方、多チャンネルＡＤ変換器１２４Ａが一つの入力信号電圧Ｖｉｎのデジタル変換を行うのに必要とする変換所用時間は例えば３μｓｅｃであり、脈動周波数が大きくなるとデジタル変換精度が低下することになる。
しかし、脈動周波数が大きいときには脈動振幅も大きくなっているので、分解能５ｍＶの多チャンネルＡＤ変換器１２４Ａであれば、確実に異常発生状態を検知することができるものとなっている。
第１及び第２アナログセンサ１０４、１０５の入力回路に設けられたノイズフィルタ１４０、１５０は、アナログ入力回路で発生する数１０Ｈｚ〜数ＫＨｚ以上のノイズ信号を抑制するとともに、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するためのバイパスコンデンサ１４２、１５２を包含している。なお、ノイズフィルタとしては、出来る限り平滑時定数を大きく（即ち折点周波数を小さく）したほうがノイズの抑制効果が向上する一方で、平滑時定数を過大（即ち折点周波数を過小）にすると、センサとしての応答性が悪化することになる。このため、センサとしての応答性が許せる範囲で出来る限り大きな平滑時定数（即ち出来る限り小さな折点周波数）のものが適用される。従って、少なくとも第１アナログセンサ１０４に対するノイズフィルタ１４０の場合には、例えば２０Ｈｚの第１の折点周波数を有するローパスフィルタとなっており、第２アナログセンサ１０５に対するノイズフィルタ１５０も同様であればよい。
第１電源フィルタ１１９のフィルタ定数は、第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑するためのものであって、例えば１０Ｈｚである第２の折点周波数を有するローパスフィルタとなっている。これは、第１の出力電圧Ｖａｄに脈動成分が発生した場合に、速やかに異常検出を行うことができるようにするためであって、少なくとも、ノイズフィルタ１４０による平滑時定数は、第１電源フィルタ１１９による平滑時定数よりも小さく、第１電源フィルタ１１９の方が平滑特性に勝っている状態になっていることが肝要である。
実施の形態１による電子制御装置１００Ａは前記のように構成されており、次に動作並びに作用について図４の動作説明用フローチャートに基づいて詳細に説明する。
まず、図１、図２において、電源スイッチ１０３が閉路されて、電源リレーの出力接点１０２ａが閉路すると、１個又は複数個の定電圧制御回路部を有する定電圧電源１１０は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ、又は第２の出力電圧Ｖｃｐ、又は第３の出力電圧Ｖｉｆを分配給電又は分割給電する。
マイクロプロセッサ１２１は第２の出力電圧Ｖｃｐの立ち上がりによって動作を開始し、プログラムメモリ１２２Ａ及び多チャンネルＡＤ変換器１２４Ａと協働して、スイッチセンサ群１０６とアナログセンサ群１０８の動作状態に応動して、電気負荷群１０７を駆動制御する。なお、多チャンネルＡＤ変換器１２４Ａの電源端子と基準電圧端子には第１の出力電圧Ｖａｄがそのまま印加されている。
まず、図１、図２において、電源スイッチ１０３が閉路されて、電源リレーの出力接点１０２ａが閉路すると、１個又は複数個の定電圧制御回路部を有する定電圧電源１１０は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ、又は第２の出力電圧Ｖｃｐ、又は第３の出力電圧Ｖｉｆを分配給電又は分割給電する。
マイクロプロセッサ１２１は第２の出力電圧Ｖｃｐの立ち上がりによって動作を開始し、プログラムメモリ１２２Ａ及び多チャンネルＡＤ変換器１２４Ａと協働して、スイッチセンサ群１０６とアナログセンサ群１０８の動作状態に応動して、電気負荷群１０７を駆動制御する。なお、多チャンネルＡＤ変換器１２４Ａの電源端子と基準電圧端子には第１の出力電圧Ｖａｄがそのまま印加されている。
ここで、平滑化電源モニタ信号Ｍａ１は第１の出力電圧Ｖａｄを第１電源フィルタ１１９によって平滑したものであり、多チャンネルＡＤ変換器１２４Ａの基準電圧Ｖｒｅｆは第１の出力電圧Ｖａｄそのものであるから、第１の出力電圧Ｖａｄが正常であれば、平滑化電源モニタ信号Ｍａ１のデジタル変換値は分圧抵抗１１５ａ、１１６ａによる分圧比に比例した一定の値となる。しかし、第１の出力電圧Ｖａｄが異常となって脈動成分が発生すると、基準電圧Ｖｒｅｆが脈動するのに対して平滑化電源モニタ信号Ｍａ１は第１電源フィルタ１１９によって平滑化されて脈動が抑制されているので、平滑化電源モニタ信号Ｍａ１のデジタル変換値は増減脈動することになる。
マイクロプロセッサ１２１は、図４で後述するとおり、この脈動振幅を検出して、第１の出力電圧Ｖａｄの異常の有無を判定するようになっている。なお、平滑化電源モニタ信号Ｍａ１による平滑出力電圧は、脈動する第１の出力電圧Ｖａｄの最小値以下となるように分圧抵抗１１５ａ、１１６ａによる分圧比が定められている。
マイクロプロセッサ１２１は、図４で後述するとおり、この脈動振幅を検出して、第１の出力電圧Ｖａｄの異常の有無を判定するようになっている。なお、平滑化電源モニタ信号Ｍａ１による平滑出力電圧は、脈動する第１の出力電圧Ｖａｄの最小値以下となるように分圧抵抗１１５ａ、１１６ａによる分圧比が定められている。
第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３は、正常動作している高精度な第１の出力電圧Ｖａｄを基準として、低精度な第２、第３の出力電圧Ｖｃｐ、Ｖｉｆの異常の有無を判定するための電源監視入力であり、マイクロプロセッサ１２１は図４において後述するとおり、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３の平均値と脈動振幅とを監視して第２、第３の出力電圧Ｖｃｐ、Ｖｉｆの異常の有無を判定するようになっている。
第１アナログ信号Ａ１ｋは、基準電圧Ｖｒｅｆが正常であるか、又は低周波で脈動している場合であっても、ノイズフィルタ１４０の影響がない低周波領域であれば、第１アナログ信号Ａ１ｋ自体が第１の出力電圧Ｖａｄの脈動に比例して脈動しているので、そのデジタル変換値は脈動せず、ポテンショメータである第１アナログセンサ１０４による分圧比に比例した値が得られることになる。第１の出力電圧Ｖａｄの脈動周波数がもっと大きくなると、第１アナログ信号Ａ１ｋはノイズフィルタ１４０によって平滑され、基準電圧Ｖｒｅｆは平滑されていないので、第１アナログ信号Ａ１ｋのデジタル変換値は増減脈動して正確な分圧比が得られないことになる。しかし、このような状態では平滑化電源モニタ信号Ｍａ１の監視によって異常判定が先に行われているようになっている。
第２アナログ信号Ａ２ｊは、第１の出力電圧Ｖａｄの変動とは無関係にセンサとしての信号電圧が得られるものであるが、多チャンネルＡＤ変換器１２４Ａの基準電圧Ｖｒｅｆが変動すると、そのデジタル変換値は基準電圧Ｖｒｅｆに反比例して変動する問題がある。そのためこの実施の形態においては、図４で後述するとおりデジタル変換値の移動平均値を算出して脈動成分を除去したデジタル変換値を得るようになっている。
図４において、工程４００はマイクロプロセッサ１２１が例えば少なくとも１０ｍｓｅｃ以下の周期で定期的にアナログ信号処理を実行開始するステップである。
続く工程４０１は、多チャンネルＡＤ変換器１２４Ａ内に設けられ、様々の入力信号電圧Ｖｉｎのデジタル変換値が格納されているバッファメモリＢＦＭの内容を読み出して、ＲＡＭメモリ１２３の所定領域に転送するステップである。
続く工程４０２は、平滑化電源モニタ信号Ｍａ１と第２の電源モニタ信号Ｍｂ２と第３の電源モニタ信号Ｍｂ３のデジタル変換値をシフトレジスタＳＲＧｉ＝ＳＲＧ０、ＳＲＧ２、ＳＲＧ３によって構成された第１から第３の先入れ先出しテーブルに格納するとともに、第２アナログ信号Ａ２ｊ（ｊ＝１・２・・・・）のデジタル変換値をシフトレジスタＳＦＴｊ＝ＳＦＴ１、ＳＦＴ２、・・・によって構成された複数の先入れ先出しテーブルに格納するステップであり、一つの先入れ先出しテーブルには例えば１０ビットのデジタル変換値が１６点格納され、１６点を超えると古いデータから順次排出されるようになっている。
続く工程４０１は、多チャンネルＡＤ変換器１２４Ａ内に設けられ、様々の入力信号電圧Ｖｉｎのデジタル変換値が格納されているバッファメモリＢＦＭの内容を読み出して、ＲＡＭメモリ１２３の所定領域に転送するステップである。
続く工程４０２は、平滑化電源モニタ信号Ｍａ１と第２の電源モニタ信号Ｍｂ２と第３の電源モニタ信号Ｍｂ３のデジタル変換値をシフトレジスタＳＲＧｉ＝ＳＲＧ０、ＳＲＧ２、ＳＲＧ３によって構成された第１から第３の先入れ先出しテーブルに格納するとともに、第２アナログ信号Ａ２ｊ（ｊ＝１・２・・・・）のデジタル変換値をシフトレジスタＳＦＴｊ＝ＳＦＴ１、ＳＦＴ２、・・・によって構成された複数の先入れ先出しテーブルに格納するステップであり、一つの先入れ先出しテーブルには例えば１０ビットのデジタル変換値が１６点格納され、１６点を超えると古いデータから順次排出されるようになっている。
続く工程４０３ａは工程４０２においてシフトレジスタＳＲＧ２、ＳＲＧ３のそれぞれに格納された最新所定点数のデジタル変換値について、各シフトレジスタ毎の総和を加算点数で割って移動平均値を算出するステップである。
続く工程４０３ｂは工程４０２においてシフトレジスタＳＦＴ１、ＳＦＴ２、・・・のそれぞれに格納された最新所定点数のデジタル変換値について、各シフトレジスタ毎の総和を加算点数で割って移動平均値を算出するステップであり、これは第２アナログ信号Ａ２ｊに対するデジタル変換値の脈動成分を除去するための校正処理手段となっている。
続く工程４０３ｂは工程４０２においてシフトレジスタＳＦＴ１、ＳＦＴ２、・・・のそれぞれに格納された最新所定点数のデジタル変換値について、各シフトレジスタ毎の総和を加算点数で割って移動平均値を算出するステップであり、これは第２アナログ信号Ａ２ｊに対するデジタル変換値の脈動成分を除去するための校正処理手段となっている。
続く工程４０４は、異常判定時期であるかどうかの判定ステップであり、運転開始時又は運転中の例えば１００ｍｓｅｃ以下の周期で定期的ＹＥＳの判定を行って工程４０５へ移行し、異常判定を行わないときにはＮＯの判定を行って工程４０９へ移行するようになっている。工程４０５は工程４０２においてシフトレジスタＳＲＧ０、ＳＲＧ２、ＳＲＧ３のそれぞれに格納された最新所定点数のデジタル変換値のいずれかについて、最大値と最小値の偏差である最大偏差を算出するステップであるが、実際の最大値と最小値は除外して、２番目の最大値と ２番目の最小値との偏差を最大偏差とする等の確からしい統計処理を施すことが望ましい。
続く工程４０６ａは、平滑化電源モニタ信号Ｍａ１と第２の電源モニタ信号Ｍｂ２と第３の電源モニタ信号Ｍｂ３のデジタル変換値のいずれかについて、予め設定されている最大偏差の判定閾値と対比して、工程４０５で算出された最大偏差が過大であるかどうかを判定し、過大であればＹＥＳの判定を行って工程４０７ａへ移行し、正常であればＮＯの判定を行って工程４０６ｂへ移行する判定ステップである。
工程４０７ａでは異常報知又は少なくとも異常発生情報をＲＡＭメモリ１２３の所定領域に書込みしてから工程４０６ｂへ移行する。工程４０６ｂは、第２の電源モニタ信号Ｍｂ２と第３の電源モニタ信号Ｍｂ３のデジタル変換値のいずれかについて、予め設定されている目標帯域値と対比して、工程４０３ａで算出された移動平均値が過大又は過小であるかどうかを判定し、過大又は過小であればＹＥＳの判定を行って工程４０７ｂへ移行し、正常であればＮＯの判定を行って工程４０９へ移行する判定ステップである。工程４０７ｂでは異常報知又は少なくとも異常発生情報をＲＡＭメモリ１２３の所定領域に書込みしてから工程４０９へ移行する。なお、工程４０５から工程４０７ｂによって構成された工程ブロック４０８は、異常判定手段となるものである。
工程４０９は工程４０５で選択されるシフトレジスタ番号をＳＲＧ０からＳＲＧ２、ＳＲＧ２からＳＲＧ３、ＳＲＧ３からＳＲＧ０へと順次更新する異常判定対象更新手段となるステップである。続く動作終了工程４１０では、マイクロプロセッサ１２１は他の制御プログラムを実行し、例えば１０ｍｓｅｃの期間内には動作開始工程４００へ復帰移行するようになっている。なお、工程４０９は、工程４００から工程４１０への移行時間を短縮するために、同一演算サイクルの中では一つの監視信号電圧に限定して異常判定を行うようにするためのものとなっている。
以上の説明で明らかなとおり、実施の形態１による電子制御装置は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ、又は第２の出力電圧Ｖｃｐ、又は第３の出力電圧Ｖｉｆを分配給電、又は分割給電する１個又は複数個の定電圧制御回路部を有する定電圧電源１１０と、第２の出力電圧Ｖｃｐによって給電されるマイクロプロセッサ１２１と、プログラムメモリ１２２Ａと、ＲＡＭメモリ１２３と、第１の出力電圧Ｖａｄによって給電される多チャンネルＡＤ変換器１２４Ａとが協働して、スイッチセンサ群１０６とアナログセンサ群１０８の動作状態に応動して、電気負荷群１０７を駆動制御する主制御回路部１２０Ａを備えた電子制御装置１００Ａであって、
多チャンネルＡＤ変換器１２４Ａは、基準電圧端子に印加された基準電圧Ｖｒｅｆと入力信号電圧Ｖｉｎとの比率（Ｖｉｎ／Ｖｒｅｆ）に比例したデジタル出力を発生し、当該比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力Ｄｏｕｔ＝２ｎ−１を発生するようになっている。
多チャンネルＡＤ変換器１２４Ａは、基準電圧端子に印加された基準電圧Ｖｒｅｆと入力信号電圧Ｖｉｎとの比率（Ｖｉｎ／Ｖｒｅｆ）に比例したデジタル出力を発生し、当該比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力Ｄｏｕｔ＝２ｎ−１を発生するようになっている。
前記基準電圧端子には、前記複数の出力電圧の中で最も高精度である第１の出力電圧Ｖａｄが基準電圧Ｖｒｅｆとして印加されるとともに、多チャンネルの入力信号電圧Ｖｉｎの一つとして、平滑化電源モニタ信号Ｍａ１が電源監視電圧として入力され、平滑化電源モニタ信号Ｍａ１は、第１の出力電圧Ｖａｄの分圧電圧から、第１電源フィルタ１１９を介して脈動成分を抑制した平滑電圧であって、当該平滑電圧は基準電圧Ｖｒｅｆの脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記第１電源フィルタ１１９は、前記第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
マイクロプロセッサ１２１はプログラムメモリ１２２Ａと協働して、平滑化電源モニタ信号Ｍａ１のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ０に定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると定電圧電源１１０の異常であると判定するようになっている。
前記第１電源フィルタ１１９は、前記第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
マイクロプロセッサ１２１はプログラムメモリ１２２Ａと協働して、平滑化電源モニタ信号Ｍａ１のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ０に定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると定電圧電源１１０の異常であると判定するようになっている。
第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆの一方又は両方が、第１の出力電圧Ｖａｄを生成する前記定電圧制御回路部とは分割された、第２又は第３の定電圧制御回路部によって生成されたものにおいて、
多チャンネルＡＤ変換器１２４Ａの多チャンネルの入力信号電圧Ｖｉｎの一つとして、電源監視電圧となる第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一つが入力され、
第２の電源モニタ信号Ｍｂ２は、第２の出力電圧Ｖｃｐの値であり、当該第２の出力電圧Ｖｃｐの最大値は基準電圧Ｖｒｅｆの最小値以下の値となっており、
第３の電源モニタ信号Ｍｂ３は、主制御回路部１２０Ａに設けられた入力インタフェース回路１２５と出力インタフェース回路１２６に給電する第３の出力電圧Ｖｉｆの分圧電圧であって、当該分圧電圧の最大値は基準電圧Ｖｒｅｆの最小値以下の値となるように前記分圧電圧の分圧比が定められている。
マイクロプロセッサ１２１はプログラムメモリ１２２Ａと協働して、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３のデジタル変換値を、ＲＡＭメモリ１２３で構成されたシフトレジスタＳＲＧ２、ＳＲＧ３に定期的に入力して、最新の所定点数の前記デジタル変換値の平均値と、最大値と最小値との偏差である最大偏差とを算出し、算出された最大偏差、又は最大偏差と平均値とがそれぞれ所定の閾値を超過しているか、所定の帯域値を逸脱していると定電圧電源１１０の異常であると判定するようになっている。
多チャンネルＡＤ変換器１２４Ａの多チャンネルの入力信号電圧Ｖｉｎの一つとして、電源監視電圧となる第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一つが入力され、
第２の電源モニタ信号Ｍｂ２は、第２の出力電圧Ｖｃｐの値であり、当該第２の出力電圧Ｖｃｐの最大値は基準電圧Ｖｒｅｆの最小値以下の値となっており、
第３の電源モニタ信号Ｍｂ３は、主制御回路部１２０Ａに設けられた入力インタフェース回路１２５と出力インタフェース回路１２６に給電する第３の出力電圧Ｖｉｆの分圧電圧であって、当該分圧電圧の最大値は基準電圧Ｖｒｅｆの最小値以下の値となるように前記分圧電圧の分圧比が定められている。
マイクロプロセッサ１２１はプログラムメモリ１２２Ａと協働して、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３のデジタル変換値を、ＲＡＭメモリ１２３で構成されたシフトレジスタＳＲＧ２、ＳＲＧ３に定期的に入力して、最新の所定点数の前記デジタル変換値の平均値と、最大値と最小値との偏差である最大偏差とを算出し、算出された最大偏差、又は最大偏差と平均値とがそれぞれ所定の閾値を超過しているか、所定の帯域値を逸脱していると定電圧電源１１０の異常であると判定するようになっている。
以上のように、この発明の請求項２に関連し、定電圧電源１１０が発生する複数の出力電圧のうち、最も高精度な第１の出力電圧Ｖａｄを基準電圧Ｖｒｅｆとし、第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆの少なくとも一方を電源監視電圧として入力して、電源監視電圧のデジタル変換値の平均値、又は脈動最大偏差を算出し、定電圧電源１１０の異常の有無を判定するようになっている。
従って、第１の出力電圧Ｖａｄが正常判定であった場合、高精度な第１の出力電圧Ｖａｄを基準電圧Ｖｒｅｆとして、その他の出力電圧の異常の有無、又は異常発生の兆候となる脈動変動の有無が正確に判定される特徴がある。
従って、第１の出力電圧Ｖａｄが正常判定であった場合、高精度な第１の出力電圧Ｖａｄを基準電圧Ｖｒｅｆとして、その他の出力電圧の異常の有無、又は異常発生の兆候となる脈動変動の有無が正確に判定される特徴がある。
マイクロプロセッサ１２１はプログラムメモリ１２２Ａと協働して、平滑化電源モニタ信号Ｍａ１と、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一方に関する異常判定を定期的に交代して実行し、同一制御フローの中では複数の異常判定を行わないようになっている。
以上のように、この発明の請求項３に関連し、複数種類の電源モニタ信号に対する異常判定処理は、時分割処理するようになっている。
従って、同一演算サイクルで複数の異常判定を行わないので、マイクロプロセッサの高速制御負担を軽減し、複数の出力電圧に対する異常判定を個別に行うことができる特徴がある。
以上のように、この発明の請求項３に関連し、複数種類の電源モニタ信号に対する異常判定処理は、時分割処理するようになっている。
従って、同一演算サイクルで複数の異常判定を行わないので、マイクロプロセッサの高速制御負担を軽減し、複数の出力電圧に対する異常判定を個別に行うことができる特徴がある。
前記基準電圧端子には、前記複数の出力電圧の中で最も高精度である第１の出力電圧Ｖａｄが基準電圧Ｖｒｅｆとして印加されるとともに、多チャンネルの入力信号電圧Ｖｉｎの一つとして、平滑化電源モニタ信号Ｍａ１が電源監視電圧として入力され、アナログセンサ群１０８は第１の出力電圧Ｖａｄを電源として動作し、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの値に比例して変動する第１アナログセンサ１０４と、入力電源電圧Ｖｂ又は第１の出力電圧Ｖａｄを電源として動作し、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの脈動変動に影響されない第２アナログセンサ１０５と、を包含し、
第１及び第２アナログセンサ１０４、１０５の入力回路には、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するためのバイパスコンデンサ１４２、１５２を含み、当該入力回路内で発生する数１０Ｈzから数ＫＨｚ以上のノイズ成分を抑制するためのノイズフィルタ１４０、１５０が接続されているとともに、
ノイズフィルタ１４０、１５０のうち、少なくとも第１のアナログセンサ１０４に接続されるノイズフィルタ１４０は、第１の折点周波数を有するローパスフィルタであるのに対し、第１電源フィルタ１１９のフィルタ定数は、第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑し、前記第１の折点周波数よりも小さな第２の折点周波数を有するローパスフィルタとなっている。
第１及び第２アナログセンサ１０４、１０５の入力回路には、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するためのバイパスコンデンサ１４２、１５２を含み、当該入力回路内で発生する数１０Ｈzから数ＫＨｚ以上のノイズ成分を抑制するためのノイズフィルタ１４０、１５０が接続されているとともに、
ノイズフィルタ１４０、１５０のうち、少なくとも第１のアナログセンサ１０４に接続されるノイズフィルタ１４０は、第１の折点周波数を有するローパスフィルタであるのに対し、第１電源フィルタ１１９のフィルタ定数は、第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑し、前記第１の折点周波数よりも小さな第２の折点周波数を有するローパスフィルタとなっている。
以上のように、この発明の請求項４に関連し、アナログセンサ群１０８の入力回路には外来サージ電圧を抑制するとともに、入力回路で発生するノイズ成分を抑制するためのノイズフィルタ１４０、１５０が接続されており、このノイズフィルタ１４０、１５０は第１の出力電圧Ｖａｄの脈動成分を抑制するための電源フィルタよりも高い周波数領域で有効となっている。
従って、第１の出力電圧Ｖａｄの脈動周波数が小さいときには、第１の出力電圧Ｖａｄの脈動振幅及びその中心値そのものが変動しても、第１アナログセンサ１０４による第１アナログ信号Ａ１ｋは、第１の出力電圧Ｖａｄの変動に連動して変動しているので高精度なデジタル変換を行うことができるとともに、第１の出力電圧Ｖａｄが異常状態になって、脈動周波数が高くなると第１アナログ信号Ａ１ｋはノイズフィルタ１４０、１５０によって平滑化されているので第１の出力電圧Ｖａｄとは連動しなくなって、デジタル変換精度は低下するが、この場合には平滑化電源モニタ信号を監視しているマイクロプロセッサ１２１によって、異常発生を検出することができる特徴がある。
同様に、第２アナログセンサ１０５による第２アナログ信号Ａ２ｊの場合には、第１の出力電圧Ｖａｄが正常状態にあるときには低周波で許容される低振幅の脈動成分を包含していても、第２アナログ信号Ａ２ｊは許容される誤差範囲でデジタル変換が行われるとともに、脈動振幅が大きくなると第２アナログ信号Ａ２ｊのデジタル変換精度は低下するが、この場合にはマイクロプロセッサ１２１によって異常発生を検出することができる特徴がある。
従って、第１の出力電圧Ｖａｄの脈動周波数が小さいときには、第１の出力電圧Ｖａｄの脈動振幅及びその中心値そのものが変動しても、第１アナログセンサ１０４による第１アナログ信号Ａ１ｋは、第１の出力電圧Ｖａｄの変動に連動して変動しているので高精度なデジタル変換を行うことができるとともに、第１の出力電圧Ｖａｄが異常状態になって、脈動周波数が高くなると第１アナログ信号Ａ１ｋはノイズフィルタ１４０、１５０によって平滑化されているので第１の出力電圧Ｖａｄとは連動しなくなって、デジタル変換精度は低下するが、この場合には平滑化電源モニタ信号を監視しているマイクロプロセッサ１２１によって、異常発生を検出することができる特徴がある。
同様に、第２アナログセンサ１０５による第２アナログ信号Ａ２ｊの場合には、第１の出力電圧Ｖａｄが正常状態にあるときには低周波で許容される低振幅の脈動成分を包含していても、第２アナログ信号Ａ２ｊは許容される誤差範囲でデジタル変換が行われるとともに、脈動振幅が大きくなると第２アナログ信号Ａ２ｊのデジタル変換精度は低下するが、この場合にはマイクロプロセッサ１２１によって異常発生を検出することができる特徴がある。
マイクロプロセッサ１２１はプログラムメモリ１２２Ａと協働して、第２アナログセンサ１０５の中の少なくとも一つである第２アナログ信号Ａ２ｊのデジタル変換値を、ＲＡＭメモリ１２１によって構成されたシフトレジスタＳＦＴｊに定期的に入力して、最新の所定点数の前記デジタル変換値の平均値である移動平均値を算出し、算出された移動平均値を第２アナログ信号Ａ２ｊに対するデジタル変換値であると特定するようになっている。
以上のように、この発明の請求項５に関連し、定電圧電源１１０による第１の出力電圧Ｖａｄを基準電圧Ｖｒｅｆとして動作する多チャンネルＡＤ変換器１２４Ａの入力信号として、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの値が脈動しても安定している第２アナログセンサ１０５による第２アナログ信号Ａ２ｊが入力された場合、そのデジタル変換値の移動平均値を当該第２アナログ信号Ａ２ｊに対するデジタル変換値として特定するようになっている。
従って、第１の出力電圧Ｖａｄの変動が影響しない入力信号電圧を、脈動成分を含む基準電圧Ｖｒｅｆに基づいてデジタル変換することによって、得られたデジタル変換値が脈動しても、当該デジタル変換値の移動平均値を算出することによって手軽に正確なデジタル変換値を得ることができる特徴がある。
なお、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの値に比例して変動する第１アナログセンサ１０４の場合には、多チャンネルＡＤ変換器１２４Ａの基準電圧Ｖｒｅｆが低周波で脈動しても正確なデジタル変換値が得られるので、アナログセンサ群１０８として第１アナログセンサ１０４が多い場合には有利となる特徴がある。
また、第２アナログセンサ１０５であっても、検出信号電圧が小さくて、高精度なデジタル変換値を必要とするものに限って校正処理を行うようにすれば、マイクロプロッセサ１２１に対して過度な制御負担をかけないようにすることができるものである。
従って、第１の出力電圧Ｖａｄの変動が影響しない入力信号電圧を、脈動成分を含む基準電圧Ｖｒｅｆに基づいてデジタル変換することによって、得られたデジタル変換値が脈動しても、当該デジタル変換値の移動平均値を算出することによって手軽に正確なデジタル変換値を得ることができる特徴がある。
なお、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの値に比例して変動する第１アナログセンサ１０４の場合には、多チャンネルＡＤ変換器１２４Ａの基準電圧Ｖｒｅｆが低周波で脈動しても正確なデジタル変換値が得られるので、アナログセンサ群１０８として第１アナログセンサ１０４が多い場合には有利となる特徴がある。
また、第２アナログセンサ１０５であっても、検出信号電圧が小さくて、高精度なデジタル変換値を必要とするものに限って校正処理を行うようにすれば、マイクロプロッセサ１２１に対して過度な制御負担をかけないようにすることができるものである。
実施の形態２．
次に、この発明の実施の形態２による電子制御装置の構成の詳細について、図５に示す全体構成図と図６に示す部分詳細回路図により、実施の形態１との相違点を中心にして説明する。実施の形態１は、多チャンネルＡＤ変換器１２４Ａの基準電圧端子に第１の出力電圧Ｖａｄがそのまま印加され、入力信号電圧Ｖｉｎとして第１の出力電圧Ｖａｄを第１電源フィルタ１１９によって平滑した平滑化電源モニタ信号Ｍａ１が入力されるようになっているのに対し、実施の形態２は、多チャンネルＡＤ変換器１２４Ｂの基準電圧端子に第１の出力電圧Ｖａｄを基準電源フィルタ１２９によって平滑した電圧が印加され、入力信号電圧Ｖｉｎとして第１の出力電圧Ｖａｄを分圧した不平滑電源モニタ信号Ｍｂ１が入力されているのが主な相違点となっている。なお、各図において同一符号は同一又は相当部分を示している。
次に、この発明の実施の形態２による電子制御装置の構成の詳細について、図５に示す全体構成図と図６に示す部分詳細回路図により、実施の形態１との相違点を中心にして説明する。実施の形態１は、多チャンネルＡＤ変換器１２４Ａの基準電圧端子に第１の出力電圧Ｖａｄがそのまま印加され、入力信号電圧Ｖｉｎとして第１の出力電圧Ｖａｄを第１電源フィルタ１１９によって平滑した平滑化電源モニタ信号Ｍａ１が入力されるようになっているのに対し、実施の形態２は、多チャンネルＡＤ変換器１２４Ｂの基準電圧端子に第１の出力電圧Ｖａｄを基準電源フィルタ１２９によって平滑した電圧が印加され、入力信号電圧Ｖｉｎとして第１の出力電圧Ｖａｄを分圧した不平滑電源モニタ信号Ｍｂ１が入力されているのが主な相違点となっている。なお、各図において同一符号は同一又は相当部分を示している。
図５において、電子制御装置１００Ｂには実施の形態１と同様に、外部電源１０１と電源リレーの出力接点１０２ａ、励磁コイル１０２ｂ、電源スイッチ１０３、第１アナログセンサ１０４と第２アナログセンサ１０５によって構成されたアナログセンサ群１０８、スイッチセンサ群１０６、及び電気負荷群１０７が接続され、入力電源電圧Ｖｂと補助電源電圧Ｖｂｂが印加されている。
電子制御装置１００Ｂ内には、実施の形態１と同様に、定電圧電源１１０、給電ダイオード１１３ａ、１１３ｂ、バッファアンプ１１４、主制御回路部１２０Ｂ、図６で後述する電源監視回路１３０Ｂ、ノイズフィルタ１４０、１５０、前段入力インタフェース回路１６０、及び後段出力インタフェース回路１７０が設けられている。
主制御回路部１２０Ｂはマイクロプロセッサ１２１、プログラムメモリ１２２Ｂ、演算処理用のＲＡＭメモリ１２３、多チャンネルＡＤ変換器１２４Ｂ、入力インタフェース回路１２５、出力インタフェース回路１２６によって構成され、これ等の構成要素はデータバスによって互いに接続されている。なお、多チャンネルＡＤ変換器１２４Ｂの基準電圧端子は、第１の出力電圧Ｖａｄから平滑抵抗１２７と平滑コンデンサ１２８とのよって構成された基準電源フィルタ１２９を介して給電されるようになっている。
主制御回路部１２０Ｂはマイクロプロセッサ１２１、プログラムメモリ１２２Ｂ、演算処理用のＲＡＭメモリ１２３、多チャンネルＡＤ変換器１２４Ｂ、入力インタフェース回路１２５、出力インタフェース回路１２６によって構成され、これ等の構成要素はデータバスによって互いに接続されている。なお、多チャンネルＡＤ変換器１２４Ｂの基準電圧端子は、第１の出力電圧Ｖａｄから平滑抵抗１２７と平滑コンデンサ１２８とのよって構成された基準電源フィルタ１２９を介して給電されるようになっている。
マイクロプロセッサ１２１と協働するプログラムメモリ１２２Ｂには、図７において後述する異常判定手段７０８と、異常判定対象更新手段７０９となる制御プログラムが書込まれている。ＲＡＭメモリ１２３は後述のシフトレジスタＳＲＧｉを包含し、第２、第４の出力電圧Ｖｃｐ、Ｖｕｐからダイオード１１３ａ、１１３ｂを介して給電されている。
多チャンネルＡＤ変換器１２４Ｂには、図６で後述する電源監視回路１３０Ｂから不平滑電源モニタ信号Ｍｂ１、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３が入力されるとともに、第１アナログセンサ１０４から、ノイズフィルタ１４０を介して入力された第１アナログ信号Ａ１ｋと、第２アナログセンサ１０５から、ノイズフィルタ１５０を介して入力された第２アナログ信号Ａ２ｊとが入力されている。
多チャンネルＡＤ変換器１２４Ｂには、図６で後述する電源監視回路１３０Ｂから不平滑電源モニタ信号Ｍｂ１、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３が入力されるとともに、第１アナログセンサ１０４から、ノイズフィルタ１４０を介して入力された第１アナログ信号Ａ１ｋと、第２アナログセンサ１０５から、ノイズフィルタ１５０を介して入力された第２アナログ信号Ａ２ｊとが入力されている。
第１から第４の出力電圧を発生する定電圧電源１１０は、図１の場合と同様に、定電圧電源１１０内に設けられた図示しない複数の定電圧制御回路部から、これらの出力電圧をそれぞれに分割して給電するようになっている。第１の出力電圧Ｖａｄと第３の出力電圧Ｖｉｆは、出力電圧の精度が異なってはいるが、同一の定格電圧であるから、出力電圧精度を高精度にしておけば一つの定電圧制御回路部から分配給電することも可能である。また、マイクロプロセッサ１２１が低速動作で小容量メモリである場合には、第２の出力電圧ＶｃｐとしてＤＣ５Ｖが使用され、この場合には第１の出力電圧Ｖａｄと第２の出力電圧Ｖｃｐと第３の出力電圧Ｖｉｆとを一つの定電圧制御回路部から分配給電することも可能である。
図６において、多チャンネルＡＤ変換器１２４Ｂには、その電源電圧Ｖｃｃと基準電圧Ｖｒｅｆとして、第１の出力電圧Ｖａｄを基準電源フィルタ１２９によって平滑した電圧が印加されている。
また、多チャンネルＡＤ変換器１２４Ｂの入力信号として、電源監視回路１３０Ｂによって生成される不平滑電源モニタ信号Ｍｂ１と、図２で前述した第２の電源モニタ信号Ｍｂ２、及び第３の電源モニタ信号Ｍｂ３、及びノイズフィルタ１４０、１５０から出力される第１アナログ信号Ａ１ｋ、及び第２アナログ信号Ａ２ｊが接続されている。なお、不平滑電源モニタ信号Ｍｂ１は、第１の出力電圧Ｖａｄを分圧抵抗１１５ａ、１１６ａによって分圧して得られる信号である。
また、多チャンネルＡＤ変換器１２４Ｂの入力信号として、電源監視回路１３０Ｂによって生成される不平滑電源モニタ信号Ｍｂ１と、図２で前述した第２の電源モニタ信号Ｍｂ２、及び第３の電源モニタ信号Ｍｂ３、及びノイズフィルタ１４０、１５０から出力される第１アナログ信号Ａ１ｋ、及び第２アナログ信号Ａ２ｊが接続されている。なお、不平滑電源モニタ信号Ｍｂ１は、第１の出力電圧Ｖａｄを分圧抵抗１１５ａ、１１６ａによって分圧して得られる信号である。
第１及び第２アナログセンサ１０４、１０５の入力回路に設けられたノイズフィルタ１４０、１５０は、アナログ入力回路で発生する数１０Ｈｚ〜数ＫＨｚ以上のノイズ信号を抑制するとともに、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するためのバイパスコンデンサ１４２、１５２を包含している。なお、ノイズフィルタ１４０、１５０としては、実施の形態１で前述したとおり、出来る限り平滑時定数を大きく（即ち折点周波数を小さく）したほうがノイズの抑制効果が向上する一方で、平滑時定数を過大（即ち折点周波数を過小）にすると、センサとしての応答性が悪化することになるので、センサとしての応答性が許せる範囲で出来る限り大きな平滑時定数（即ち出来る限り小さな折点周波数）のものが適用される。従って、少なくとも第１アナログセンサ１０４に対するノイズフィルタ１４０の場合には、例えば２０Ｈｚの第１の折点周波数を有するローパスフィルタとなっており、ノイズフィルタ１５０も同様であればよい。
これに対し、基準電源フィルタ１２９のフィルタ定数は、第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈz〜数１０ＫＨz以上の脈動成分を平滑するためのものであって、ノイズフィルタ１４０と同等の折点周波数を有するローパスフィルタとなっている。これは、第１の出力電圧Ｖａｄに脈動成分が発生した場合に、第１アナログ信号Ａ１ｋが基準電源フィルタ１２９によって平滑されている基準電圧Ｖｒｅｆの脈動と連動して脈動することによって高精度なデジタル変換精度を維持するために肝要となる。なお、同一特性のフィルタ定数としては、ローパスフィルタを構成する抵抗とコンデンサの特性には、それぞれ固体バラツキ変動があるので、平滑時定数が大きい一方の最小値が、平滑時定数が小さい他方の最大値以下となるような重なり範囲を有する関係であればよい。
実施の形態２による電子制御装置１００Ｂは前記のように構成されており、次に動作並びに作用について図７の動作説明用フローチャートに基づいて詳細に説明する。なお、図７の中で、４００番台で示された工程は、図４の４００番台で示された工程に対応しており、ここでは図４とは異なる７００番台の符号について説明する。
まず、図５、図６において、電源スイッチ１０３が閉路されて、電源リレーの出力接点１０２ａが閉路すると、１個又は複数個の定電圧制御回路部を有する定電圧電源１１０は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ、又は第２の出力電圧Ｖｃｐ、又は第３の出力電圧Ｖｉｆを分配給電又は分割給電する。
マイクロプロセッサ１２１は第２の出力電圧Ｖｃｐの立ち上がりによって動作を開始し、プログラムメモリ１２２Ｂ及び多チャンネルＡＤ変換器１２４Ｂと協働して、スイッチセンサ群１０６とアナログセンサ群１０８の動作状態に応動して、電気負荷群１０７を駆動制御する。なお、多チャンネルＡＤ変換器１２４Ｂの電源端子と基準電圧端子には第１の出力電圧Ｖａｄを基準電源フィルタ１２９によって平滑した電圧が印加されている。
まず、図５、図６において、電源スイッチ１０３が閉路されて、電源リレーの出力接点１０２ａが閉路すると、１個又は複数個の定電圧制御回路部を有する定電圧電源１１０は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ、又は第２の出力電圧Ｖｃｐ、又は第３の出力電圧Ｖｉｆを分配給電又は分割給電する。
マイクロプロセッサ１２１は第２の出力電圧Ｖｃｐの立ち上がりによって動作を開始し、プログラムメモリ１２２Ｂ及び多チャンネルＡＤ変換器１２４Ｂと協働して、スイッチセンサ群１０６とアナログセンサ群１０８の動作状態に応動して、電気負荷群１０７を駆動制御する。なお、多チャンネルＡＤ変換器１２４Ｂの電源端子と基準電圧端子には第１の出力電圧Ｖａｄを基準電源フィルタ１２９によって平滑した電圧が印加されている。
ここで、不平滑電源モニタ信号Ｍｂ１は第１の出力電圧Ｖａｄの分圧電圧であり、多チャンネルＡＤ変換器１２４の基準電圧Ｖｒｅｆは第１の出力電圧Ｖａｄを平滑したものであるから、第１の出力電圧Ｖａｄが正常であれば、不平滑電源モニタ信号Ｍｂ１のデジタル変換値は分圧抵抗１１５ａ、１１６ａによる分圧比に比例した一定の値となる。しかし、第１の出力電圧Ｖａｄが異常となって脈動成分が発生すると、基準電圧Ｖｒｅｆは脈動抑制されているのに対して不平滑電源モニタ信号Ｍｂ１は脈動しているので、不平滑電源モニタ信号Ｍｂ１のデジタル変換値は増減脈動することになる。
マイクロプロセッサ１２１は、図７で後述するとおりこの脈動振幅を検出して、第１の出力電圧Ｖａｄの異常の有無を判定するようになっている。なお、不平滑電源モニタ信号Ｍｂ１による分圧電圧の最大値は、脈動抑制された基準電圧Ｖｒｅｆ以下となるように分圧抵抗１１５ａ、１１６ａによる分圧比が定められている。
マイクロプロセッサ１２１は、図７で後述するとおりこの脈動振幅を検出して、第１の出力電圧Ｖａｄの異常の有無を判定するようになっている。なお、不平滑電源モニタ信号Ｍｂ１による分圧電圧の最大値は、脈動抑制された基準電圧Ｖｒｅｆ以下となるように分圧抵抗１１５ａ、１１６ａによる分圧比が定められている。
第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３は、正常動作している高精度な第１の出力電圧Ｖａｄを基準電源フィルタ１２９によって平滑した基準電圧Ｖｒｅｆを基準として、低精度な第２、第３の出力電圧Ｖｃｐ、Ｖｉｆの異常の有無を判定するための電源監視入力であり、マイクロプロセッサ１２１は図７において後述するとおり、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３の平均値と脈動振幅とを監視して第２、第３の出力電圧Ｖｃｐ、Ｖｉｆの異常の有無を判定するようになっている。
第１アナログ信号Ａ１ｋは、第１の出力電圧Ｖａｄが脈動していたり、平均値が変動した場合であっても、第１アナログ信号Ａ１ｋ自体が第１の出力電圧Ｖａｄの変動に比例して変動し、しかも基準電源フィルタ１２９と同じ特性のノイズフィルタ１４０が接続されているので、そのデジタル変換値は脈動せず、ポテンショメータである第１アナログセンサ１０４による分圧比に比例した値が得られることになる。
但し、第１アナログ信号Ａ１ｋの一部について、基準電源フィルタ１２９よりも大きな折点周波数のノイズフィルタを使用した場合には、当該大きな折点周波数と基準電源フィルタ１２９の折点周波数との間でデジタル変換値が脈動することになるが、この状態は不平滑電源モニタ信号Ｍｂ１によって異常判定が行われることになる。
これに対し、第２アナログ信号Ａ２ｊは、第１の出力電圧Ｖａｄの変動とは無関係にセンサとしての信号電圧が得られるものであり、第１の出力電圧Ｖａｄの平均値が所定の精度内にあって、脈動成分を含んでいる場合には、多チャンネルＡＤ変換器１２４Ａの基準電圧Ｖｒｅｆが基準電源フィルタ１２９によって平滑されているので、図４の工程４０３ｂで示したようなデジタル変換値の移動平均値を算出する校正処理手段が不要となっている。
これに対し、第２アナログ信号Ａ２ｊは、第１の出力電圧Ｖａｄの変動とは無関係にセンサとしての信号電圧が得られるものであり、第１の出力電圧Ｖａｄの平均値が所定の精度内にあって、脈動成分を含んでいる場合には、多チャンネルＡＤ変換器１２４Ａの基準電圧Ｖｒｅｆが基準電源フィルタ１２９によって平滑されているので、図４の工程４０３ｂで示したようなデジタル変換値の移動平均値を算出する校正処理手段が不要となっている。
図７において、工程４０１に続く工程７０２は、不平滑電源モニタ信号Ｍｂ１と第２の電源モニタ信号Ｍｂ２と第３の電源モニタ信号Ｍｂ３のデジタル変換値をシフトレジスタＳＲＧｉ＝ＳＲＧ１、ＳＲＧ２、ＳＲＧ３によって構成された第１から第３の先入れ先出しテーブルに格納するステップである。
続く工程４０３ａは工程７０２においてシフトレジスタＳＲＧ２、ＳＲＧ３のそれぞれに格納された最新所定点数のデジタル変換値について、各シフトレジスタ毎の総和を加算点数で割って移動平均値を算出するステップであるが、続く工程４０３ｂは削除されて工程４０４へ移行するようになっている。
続く工程４０３ａは工程７０２においてシフトレジスタＳＲＧ２、ＳＲＧ３のそれぞれに格納された最新所定点数のデジタル変換値について、各シフトレジスタ毎の総和を加算点数で割って移動平均値を算出するステップであるが、続く工程４０３ｂは削除されて工程４０４へ移行するようになっている。
工程４０４の判定がＹＥＳであったときに作用する工程７０５は、工程７０２においてシフトレジスタＳＲＧ１、ＳＲＧ２、ＳＲＧ３のそれぞれに格納された最新所定点数のデジタル変換値のいずれかについて、最大値と最小値の偏差である最大偏差を算出するステップであるが、実際の最大値と最小値は除外して、２番目の最大値と２番目の最小値との偏差を最大偏差とする等の確からしい統計処理を施すことが望ましい。
続く工程７０６ａは、不平滑電源モニタ信号Ｍｂ１と第２の電源モニタ信号Ｍｂ２と第３の電源モニタ信号Ｍｂ３のデジタル変換値のいずれかについて、予め設定されている最大偏差の判定閾値と対比して、工程７０５で算出された最大偏差が過大であるかどうかを判定し、過大であればＹＥＳの判定を行って工程４０７ａへ移行し、正常であればＮＯの判定を行って工程４０６ｂへ移行する判定ステップである。なお、工程７０５から工程４０７ｂによって構成された工程ブロック７０８は、異常判定手段となるものである。
工程４０４又は工程４０６ｂがＮＯの判定を行ったとき、或いは工程４０７ｂに続いて作用する工程７０９は工程７０５で選択されるシフトレジスタ番号をＳＲＧ１からＳＲＧ２、ＳＲＧ２からＳＲＧ３、ＳＲＧ３からＳＲＧ１へと順次更新する異常判定対象更新手段となるステップである。
工程４０４又は工程４０６ｂがＮＯの判定を行ったとき、或いは工程４０７ｂに続いて作用する工程７０９は工程７０５で選択されるシフトレジスタ番号をＳＲＧ１からＳＲＧ２、ＳＲＧ２からＳＲＧ３、ＳＲＧ３からＳＲＧ１へと順次更新する異常判定対象更新手段となるステップである。
以上の説明で明らかなとおり、実施の形態２による電子制御装置は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ、又は第２の出力電圧Ｖｃｐ、又は第３の出力電圧Ｖｉｆを分配給電又は分割給電する１個又は複数個の定電圧制御回路部を有する定電圧電源１１０と、第２の出力電圧Ｖｃｐによって給電されるマイクロプロセッサ１２１と、プログラムメモリ１２２Ｂと、ＲＡＭメモリ１２３と、第１の出力電圧Ｖａｄによって給電される多チャンネルＡＤ変換器１２４Ｂとが協働して、スイッチセンサ群１０６とアナログセンサ群１０８の動作状態に応動して、電気負荷群１０７を駆動制御する主制御回路部１２０Ｂを備えた電子制御装置１００Ｂであって、
前記多チャンネルＡＤ変換器１２４Ｂは、基準電圧端子に印加された基準電圧Ｖｒｅｆと入力信号電圧Ｖｉｎとの比率（Ｖｉｎ／Ｖｒｅｆ）に比例したデジタル出力を発生し、当該比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力Ｄｏｕｔ＝２ｎ−１を発生するようになっている。
前記多チャンネルＡＤ変換器１２４Ｂは、基準電圧端子に印加された基準電圧Ｖｒｅｆと入力信号電圧Ｖｉｎとの比率（Ｖｉｎ／Ｖｒｅｆ）に比例したデジタル出力を発生し、当該比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力Ｄｏｕｔ＝２ｎ−１を発生するようになっている。
前記基準電圧端子には、前記複数の出力電圧の中で最も高精度である第１の出力電圧Ｖａｄから基準電源フィルタ１２９を介して脈動成分を抑制した電圧が基準電圧Ｖｒｅｆとして印加されるとともに、多チャンネルの入力信号電圧Ｖｉｎの一つとして、不平滑電源モニタ信号Ｍｂ１が電源監視電圧として入力され、不平滑電源モニタ信号Ｍｂ１は、第１の出力電圧Ｖａｄの分圧電圧であって、当該分圧電圧は基準電圧Ｖｒｅｆの脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記基準電源フィルタ１２９は、前記第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
マイクロプロセッサ１２１はプログラムメモリ１２２Ｂと協働して、不平滑電源モニタ信号Ｍｂ１のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ１に定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると定電圧電源１１０の異常であると判定するようになっている。
前記基準電源フィルタ１２９は、前記第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
マイクロプロセッサ１２１はプログラムメモリ１２２Ｂと協働して、不平滑電源モニタ信号Ｍｂ１のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ１に定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると定電圧電源１１０の異常であると判定するようになっている。
第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆの一方又は両方が、第１の出力電圧Ｖａｄを生成する前記定電圧制御回路部とは分割された、第２又は第３の定電圧制御回路部によって生成されたものにおいて、
多チャンネルＡＤ変換器１２４Ｂの多チャンネルの入力信号電圧Ｖｉｎの一つとして、電源監視電圧となる第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一つが入力され、
第２の電源モニタ信号Ｍｂ２は、第２の出力電圧Ｖｃｐの値であり、当該第２の出力電圧Ｖｃｐの最大値は基準電圧Ｖｒｅｆの最小値以下の値となっており、第３の電源モニタ信号Ｍｂ３は、主制御回路部１２０Ｂに設けられた入力インタフェース回路１２５と出力インタフェース回路１２６に給電する第３の出力電圧Ｖｉｆの分圧電圧であって、当該分圧電圧の最大値は基準電圧Ｖｒｅｆの最小値以下の値となるように前記分圧電圧の分圧比が定められており、
マイクロプロセッサ１２１はプログラムメモリ１２２Ｂと協働して、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ２、ＳＲＧ３に定期的に入力して、最新の所定点数の前記デジタル変換値の平均値と、最大値と最小値との偏差である最大偏差とを算出し、算出された最大偏差、又は最大偏差と平均値とがそれぞれ所定の閾値を超過しているか、所定の帯域値を逸脱していると定電圧電源１１０の異常であると判定するようになっている。
多チャンネルＡＤ変換器１２４Ｂの多チャンネルの入力信号電圧Ｖｉｎの一つとして、電源監視電圧となる第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一つが入力され、
第２の電源モニタ信号Ｍｂ２は、第２の出力電圧Ｖｃｐの値であり、当該第２の出力電圧Ｖｃｐの最大値は基準電圧Ｖｒｅｆの最小値以下の値となっており、第３の電源モニタ信号Ｍｂ３は、主制御回路部１２０Ｂに設けられた入力インタフェース回路１２５と出力インタフェース回路１２６に給電する第３の出力電圧Ｖｉｆの分圧電圧であって、当該分圧電圧の最大値は基準電圧Ｖｒｅｆの最小値以下の値となるように前記分圧電圧の分圧比が定められており、
マイクロプロセッサ１２１はプログラムメモリ１２２Ｂと協働して、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ２、ＳＲＧ３に定期的に入力して、最新の所定点数の前記デジタル変換値の平均値と、最大値と最小値との偏差である最大偏差とを算出し、算出された最大偏差、又は最大偏差と平均値とがそれぞれ所定の閾値を超過しているか、所定の帯域値を逸脱していると定電圧電源１１０の異常であると判定するようになっている。
以上のように、この発明の請求項２に関連し、定電圧電源１１０が発生する複数の出力電圧のうち、最も高精度な第１の出力電圧Ｖａｄの平滑電圧を基準電圧Ｖｒｅｆとし、第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆの少なくとも一方を電源監視電圧として入力して、電源監視電圧のデジタル変換値の平均値、又は脈動最大偏差を算出し、定電圧電源１１０の異常の有無を判定するようになっている。
従って、第１の出力電圧Ｖａｄが正常判定であった場合、高精度な第１の出力電圧Ｖａｄを基準電圧Ｖｒｅｆとして、その他の出力電圧の異常の有無、又は異常発生の兆候となる脈動変動の有無が正確に判定される特徴がある。
従って、第１の出力電圧Ｖａｄが正常判定であった場合、高精度な第１の出力電圧Ｖａｄを基準電圧Ｖｒｅｆとして、その他の出力電圧の異常の有無、又は異常発生の兆候となる脈動変動の有無が正確に判定される特徴がある。
マイクロプロセッサ１２１はプログラムメモリ１２２Ｂと協働して、不平滑電源モニタ信号Ｍｂ１と、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一方に関する異常判定を定期的に交代して実行し、同一制御フローの中では複数の異常判定を行わないようになっている。
以上のように、この発明の請求項３に関連し、複数種類の電源モニタ信号に対する異常判定処理は、時分割処理するようになっている。
従って、実施の形態１と同様に、同一演算サイクルで複数の異常判定を行わないので、マイクロプロセッサ１２１の高速制御負担を軽減し、複数の出力電圧に対する異常判定を個別に行うことができる特徴がある。
以上のように、この発明の請求項３に関連し、複数種類の電源モニタ信号に対する異常判定処理は、時分割処理するようになっている。
従って、実施の形態１と同様に、同一演算サイクルで複数の異常判定を行わないので、マイクロプロセッサ１２１の高速制御負担を軽減し、複数の出力電圧に対する異常判定を個別に行うことができる特徴がある。
前記基準電圧端子には、第１の出力電圧Ｖａｄから基準電源フィルタ１２９を介して脈動成分を抑制した電圧が基準電圧Ｖｒｅｆとして印加されるとともに、多チャンネルの入力信号電圧Ｖｉｎの一つとして、不平滑電源モニタ信号Ｍｂ１が電源監視電圧として入力され、
アナログセンサ群１０８は第１の出力電圧Ｖａｄを電源として動作し、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの値に比例して変動する第１アナログセンサ１０４と、入力電源電圧Ｖｂ又は第１の出力電圧Ｖａｄを電源として動作し、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの脈動変動に影響されない第２アナログセンサ１０５とを包含し、
第１及び第２アナログセンサ１０４、１０５の入力回路には、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するためのバイパスコンデンサ１４２、１５２を含み、当該入力回路内で発生する数１０Ｈｚから数ＫＨｚ以上のノイズ成分を抑制するためのノイズフィルタ１４０、１５０が接続されているとともに、
ノイズフィルタ１４０、１５０のうち、少なくとも第１のアナログセンサ１０４に接続されるノイズフィルタ１４０は、第１の折点周波数を有するローパスフィルタであるのに対し、基準電源フィルタ１２９のフィルタ定数は、第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑し、前記第１の折点周波数と同等の折点周波数を有するローパスフィルタとなっている。
アナログセンサ群１０８は第１の出力電圧Ｖａｄを電源として動作し、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの値に比例して変動する第１アナログセンサ１０４と、入力電源電圧Ｖｂ又は第１の出力電圧Ｖａｄを電源として動作し、センサとしての検出信号電圧が、第１の出力電圧Ｖａｄの脈動変動に影響されない第２アナログセンサ１０５とを包含し、
第１及び第２アナログセンサ１０４、１０５の入力回路には、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するためのバイパスコンデンサ１４２、１５２を含み、当該入力回路内で発生する数１０Ｈｚから数ＫＨｚ以上のノイズ成分を抑制するためのノイズフィルタ１４０、１５０が接続されているとともに、
ノイズフィルタ１４０、１５０のうち、少なくとも第１のアナログセンサ１０４に接続されるノイズフィルタ１４０は、第１の折点周波数を有するローパスフィルタであるのに対し、基準電源フィルタ１２９のフィルタ定数は、第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑し、前記第１の折点周波数と同等の折点周波数を有するローパスフィルタとなっている。
以上のように、この発明の請求項６に関連し、アナログセンサ群１０８の入力回路には外来サージ電圧を抑制するとともに、入力回路で発生するノイズ成分を抑制するためのノイズフィルタ１４０、１５０が接続されており、このノイズフィルタ１４０、１５０は基準電圧Ｖｒｅｆに使用される基準電源フィルタ１２９と同じ特性のフィルタとなっている。
従って、第１の出力電圧Ｖａｄが正常状態であるときには、第１の出力電圧Ｖａｄが低周波の脈動を行っていても、第１アナログセンサ１０４による第１アナログ信号Ａ１ｋは、第１の出力電圧Ｖａｄの脈動に連動して脈動し、更に基準電源フィルタ１２９と同じ特性のノイズフィルタ１４０、１５０を介して多チャンネルＡＤ変換器１２４Ｂに入力されるので、高精度なデジタル変換を行うことができる特徴がある。
同様に、第２アナログセンサ１０５による第２アナログ信号Ａ２ｊの場合には、第１の出力電圧Ｖａｄが正常状態にあるときには低周波で許容される低振幅の脈動成分を包含していても、第２アナログ信号Ａ２ｊは許容される誤差範囲でデジタル変換が行われるとともに、脈動周波数が高くなっても基準電圧Ｖｒｅｆが平滑化されているので、第１の出力電圧Ｖａｄの平均値が変動していなければ第２アナログ信号Ａ２ｊのデジタル変換精度は低下しない特徴がある。
従って、第１の出力電圧Ｖａｄが正常状態であるときには、第１の出力電圧Ｖａｄが低周波の脈動を行っていても、第１アナログセンサ１０４による第１アナログ信号Ａ１ｋは、第１の出力電圧Ｖａｄの脈動に連動して脈動し、更に基準電源フィルタ１２９と同じ特性のノイズフィルタ１４０、１５０を介して多チャンネルＡＤ変換器１２４Ｂに入力されるので、高精度なデジタル変換を行うことができる特徴がある。
同様に、第２アナログセンサ１０５による第２アナログ信号Ａ２ｊの場合には、第１の出力電圧Ｖａｄが正常状態にあるときには低周波で許容される低振幅の脈動成分を包含していても、第２アナログ信号Ａ２ｊは許容される誤差範囲でデジタル変換が行われるとともに、脈動周波数が高くなっても基準電圧Ｖｒｅｆが平滑化されているので、第１の出力電圧Ｖａｄの平均値が変動していなければ第２アナログ信号Ａ２ｊのデジタル変換精度は低下しない特徴がある。
実施の形態３．
次に、この発明の実施の形態３による電子制御装置の構成の詳細について、図８に示す全体構成図と図９に示す部分詳細回路図により、実施の形態１あるいは実施の形態２との相違点を中心にして説明する。実施の形態１は、多チャンネルＡＤ変換器１２４Ａの基準電圧端子に第１の出力電圧Ｖａｄがそのまま印加され、入力信号電圧Ｖｉｎとして第１の出力電圧Ｖａｄを第１電源フィルタ１１９によって平滑した平滑化電源モニタ信号Ｍａ１が入力されるようになっており、また、実施の形態２は、多チャンネルＡＤ変換器１２４Ｂの基準電圧端子に第１の出力電圧Ｖａｄを基準電源フィルタ１２９によって平滑した電圧が印加され、入力信号電圧Ｖｉｎとして第１の出力電圧Ｖａｄを分圧した不平滑電源モニタ信号Ｍｂ１が入力されている。
これに対し、実施の形態３は、多チャンネルＡＤ変換器１２４Ｃが一対の多チャンネルＡＤ変換器１２４Ａと多チャンネルＡＤ変換器１２４Ｂによって構成されていて、実施の形態１と実施の形態２とを合併したものとなっているのが主な相違点となっている。なお、各図において同一符号は同一又は相当部分を示している。
次に、この発明の実施の形態３による電子制御装置の構成の詳細について、図８に示す全体構成図と図９に示す部分詳細回路図により、実施の形態１あるいは実施の形態２との相違点を中心にして説明する。実施の形態１は、多チャンネルＡＤ変換器１２４Ａの基準電圧端子に第１の出力電圧Ｖａｄがそのまま印加され、入力信号電圧Ｖｉｎとして第１の出力電圧Ｖａｄを第１電源フィルタ１１９によって平滑した平滑化電源モニタ信号Ｍａ１が入力されるようになっており、また、実施の形態２は、多チャンネルＡＤ変換器１２４Ｂの基準電圧端子に第１の出力電圧Ｖａｄを基準電源フィルタ１２９によって平滑した電圧が印加され、入力信号電圧Ｖｉｎとして第１の出力電圧Ｖａｄを分圧した不平滑電源モニタ信号Ｍｂ１が入力されている。
これに対し、実施の形態３は、多チャンネルＡＤ変換器１２４Ｃが一対の多チャンネルＡＤ変換器１２４Ａと多チャンネルＡＤ変換器１２４Ｂによって構成されていて、実施の形態１と実施の形態２とを合併したものとなっているのが主な相違点となっている。なお、各図において同一符号は同一又は相当部分を示している。
図８において、電子制御装置１００Ｃには実施の形態１あるいは実施の形態２と同様に、外部電源１０１、電源リレーの出力接点１０２ａ、励磁コイル１０２ｂ、電源スイッチ１０３、第１アナログセンサ１０４と第２アナログセンサ１０５によって構成されたアナログセンサ群１０８、スイッチセンサ群１０６、及び電気負荷群１０７が接続され、入力電源電圧Ｖｂと補助電源電圧Ｖｂｂが印加されている。
電子制御装置１００Ｃ内には、実施の形態１あるいは実施の形態２と同様に、定電圧電源１１０、給電ダイオード１１３ａ、１１３ｂ、バッファアンプ１１４、主制御回路部１２０Ｃ、図９で後述する電源監視回路１３０Ｃ、ノイズフィルタ１４０、１５０、前段入力インタフェース回路１６０、及び後段出力インタフェース回路１７０が設けられている。
主制御回路部１２０Ｃはマイクロプロセッサ１２１、プログラムメモリ１２２Ｃ、演算処理用のＲＡＭメモリ１２３、多チャンネルＡＤ変換器１２４Ｃ、入力インタフェース回路１２５、出力インタフェース回路１２６によって構成され、これ等の構成要素はデータバスによって互いに接続されている。なお、多チャンネルＡＤ変換器１２４Ｃを構成する一方の多チャンネルＡＤ変換器１２４Ａの基準電圧端子は、第１の出力電圧Ｖａｄがそのまま基準電圧Ｖｒｅｆとして印加されているのに対し、他方の多チャンネルＡＤ変換器１２４Ｂの基準電圧端子は、第１の出力電圧Ｖａｄから平滑抵抗１２７と平滑コンデンサ１２８で構成された基準電源フィルタ１２９を介して給電されるようになっている。
主制御回路部１２０Ｃはマイクロプロセッサ１２１、プログラムメモリ１２２Ｃ、演算処理用のＲＡＭメモリ１２３、多チャンネルＡＤ変換器１２４Ｃ、入力インタフェース回路１２５、出力インタフェース回路１２６によって構成され、これ等の構成要素はデータバスによって互いに接続されている。なお、多チャンネルＡＤ変換器１２４Ｃを構成する一方の多チャンネルＡＤ変換器１２４Ａの基準電圧端子は、第１の出力電圧Ｖａｄがそのまま基準電圧Ｖｒｅｆとして印加されているのに対し、他方の多チャンネルＡＤ変換器１２４Ｂの基準電圧端子は、第１の出力電圧Ｖａｄから平滑抵抗１２７と平滑コンデンサ１２８で構成された基準電源フィルタ１２９を介して給電されるようになっている。
マイクロプロセッサ１２１と協働するプログラムメモリ１２２Ｃには、図１０において後述する異常判定手段１００８と、異常判定対象更新手段１００９となる制御プログラムが書込まれている。ＲＡＭメモリ１２３は後述のシフトレジスタＳＲＧｉを包含し、第２、第４の出力電圧Ｖｃｐ、Ｖｕｐからダイオード１１３ａ、１１３ｂを介して給電されている。第１から第４の出力電圧を発生する定電圧電源１１０は、実施の形態１あるいは実施の形態２と同様に、定電圧電源１１０内に設けられた図示しない複数の定電圧制御回路部から、これらの出力電圧をそれぞれに分割して給電するようになっている。第１の出力電圧Ｖａｄと第３の出力電圧Ｖｉｆは、出力電圧の精度が異なってはいるが、同一の定格電圧であるから、出力電圧精度を高精度にしておけば一つの定電圧制御回路部から分配給電することも可能である。
また、マイクロプロセッサ１２１が低速動作で小容量メモリである場合には、第２の出力電圧ＶｃｐとしてＤＣ５Ｖが使用され、この場合には第１の出力電圧Ｖａｄと第２の出力電圧Ｖｃｐと第３の出力電圧Ｖｉｆとを一つの定電圧制御回路部から分配給電することも可能である。
図９において、多チャンネルＡＤ変換器１２４Ａには、電源監視回路１３０Ｃから図２で前述した平滑化電源モニタ信号Ｍａ１が入力されるとともに、第１アナログセンサ１０４から、ノイズフィルタ１４０を介して入力された第１アナログ信号Ａ１ｋが入力されている。
多チャンネルＡＤ変換器１２４Ｂには、電源監視回路１３０Ｃから図６で前述した不平滑電源モニタ信号Ｍｂ１、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３が入力されるとともに、第２アナログセンサ１０５から、ノイズフィルタ１５０を介して入力された第２アナログ信号Ａ２ｊとが入力されている。
多チャンネルＡＤ変換器１２４Ｂには、電源監視回路１３０Ｃから図６で前述した不平滑電源モニタ信号Ｍｂ１、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３が入力されるとともに、第２アナログセンサ１０５から、ノイズフィルタ１５０を介して入力された第２アナログ信号Ａ２ｊとが入力されている。
第１及び第２アナログセンサ１０４、１０５の入力回路に設けられたノイズフィルタ１４０、１５０は、図２で前述したとおり、アナログ入力回路で発生する数１０Ｈｚ〜数ＫＨｚ以上のノイズ信号を抑制するとともに、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するためのバイパスコンデンサ１４２、１５２を包含している。そして、少なくとも第１アナログセンサ１０４に対するノイズフィルタ１４０の場合には、例えば２０Ｈｚの第１の折点周波数を有するローパスフィルタとなっており、第２アナログセンサ１０５に対するノイズフィルタ１５０も同様であればよい。
第１電源フィルタ１１９のフィルタ定数は、第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑するためのものであって、例えば１０Ｈｚである第２の折点周波数を有するローパスフィルタとなっている。
第１電源フィルタ１１９のフィルタ定数は、第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑するためのものであって、例えば１０Ｈｚである第２の折点周波数を有するローパスフィルタとなっている。
これに対し、基準電源フィルタ１２９のフィルタ定数は、図６の場合と同様に第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑するためのものであって、ノイズフィルタ１５０と同等の折点周波数を有するローパスフィルタとなっている。
これは、第１の出力電圧Ｖａｄに脈動成分が発生した場合に、第２アナログ信号Ａ２ｊが基準電源フィルタ１２９によって平滑されている基準電圧Ｖｒｅｆの脈動と連動して脈動することによって高精度なデジタル変換精度を維持するために肝要となる。なお、同一特性のフィルタ定数としては、ローパスフィルタを構成する抵抗とコンデンサの特性には、それぞれ固体バラツキ変動があるので、平滑時定数が大きい一方の最小値が、平滑時定数が小さい他方の最大値以下となるような重なり範囲を有する関係であればよい。
これは、第１の出力電圧Ｖａｄに脈動成分が発生した場合に、第２アナログ信号Ａ２ｊが基準電源フィルタ１２９によって平滑されている基準電圧Ｖｒｅｆの脈動と連動して脈動することによって高精度なデジタル変換精度を維持するために肝要となる。なお、同一特性のフィルタ定数としては、ローパスフィルタを構成する抵抗とコンデンサの特性には、それぞれ固体バラツキ変動があるので、平滑時定数が大きい一方の最小値が、平滑時定数が小さい他方の最大値以下となるような重なり範囲を有する関係であればよい。
実施の形態３による電子制御装置１００Ｃは前記のように構成されており、次に動作並びに作用について図１０の動作説明用フローチャートに基づいて詳細に説明する。なお、図１０の中で、４００番台で示された工程は、図４の４００番台で示された工程に対応しており、ここでは図４とは異なる１０００番台の符号について説明する。
まず、図８、図９において、電源スイッチ１０３が閉路されて、電源リレーの出力接点１０２ａが閉路すると、１個又は複数個の定電圧制御回路部を有する定電圧電源１１０は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ又は第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆを分配給電又は分割給電する。
まず、図８、図９において、電源スイッチ１０３が閉路されて、電源リレーの出力接点１０２ａが閉路すると、１個又は複数個の定電圧制御回路部を有する定電圧電源１１０は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ又は第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆを分配給電又は分割給電する。
マイクロプロセッサ１２１は第２の出力電圧Ｖｃｐの立ち上がりによって動作を開始し、プログラムメモリ１２２Ｃ及び多チャンネルＡＤ変換器１２４Ｃと協働して、スイッチセンサ群１０６とアナログセンサ群１０８の動作状態に応動して、電気負荷群１０７を駆動制御する。
多チャンネルＡＤ変換器１２４Ｃを構成する一方の多チャンネルＡＤ変換器１２４Ａでは、その基準電圧端子に第１の出力電圧Ｖａｄが印加され、電源監視信号として平滑化電源モニタ信号Ｍａ１が印加されている。
他方の多チャンネルＡＤ変換器１２４Ｂでは、その基準電圧端子に基準電源フィルタ１２９の出力電圧が印加され、電源監視信号として不平滑電源モニタ信号Ｍｂ１が印加されている。従って、平滑化電源モニタ信号Ｍａ１と不平滑電源モニタ信号Ｍｂ１のデジタル変換値は、いずれも第１の出力電圧Ｖａｄの脈動成分を抽出するために使用される二重系の監視信号として使用されており、平滑化電源モニタ信号Ｍａ１又は不平滑電源モニタ信号Ｍｂ１のいずれかについては省略することもできる。
他方の多チャンネルＡＤ変換器１２４Ｂでは、その基準電圧端子に基準電源フィルタ１２９の出力電圧が印加され、電源監視信号として不平滑電源モニタ信号Ｍｂ１が印加されている。従って、平滑化電源モニタ信号Ｍａ１と不平滑電源モニタ信号Ｍｂ１のデジタル変換値は、いずれも第１の出力電圧Ｖａｄの脈動成分を抽出するために使用される二重系の監視信号として使用されており、平滑化電源モニタ信号Ｍａ１又は不平滑電源モニタ信号Ｍｂ１のいずれかについては省略することもできる。
なお、多チャンネルＡＤ変換器１２４Ｂに入力されている第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３は、多チャンネルＡＤ変換器１２４Ａ側に入力するようにしてもよい。
図９のとおり、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３を、多チャンネルＡＤ変換器１２４Ｂ側に接続した場合には、図６の場合と同様に第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３の脈動振幅を検出するうえで、第１の出力電圧Ｖａｄの脈動変動の影響をうけない利点がある。
図９のとおり、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３を、多チャンネルＡＤ変換器１２４Ｂ側に接続した場合には、図６の場合と同様に第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３の脈動振幅を検出するうえで、第１の出力電圧Ｖａｄの脈動変動の影響をうけない利点がある。
第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３を多チャンネルＡＤ変換器１２４Ａ側に入力した場合には、図２の場合と同様に第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３の脈動振幅を検出するうえで、第１の出力電圧Ｖａｄの脈動変動が加算され、どちらに異常があっても合併した異常判定が行われる特性がある。
ここで、第１アナログ信号Ａ１ｋが多チャンネルＡＤ変換器１２４Ａ側に入力されているのは、第１アナログセンサ１０４の場合には、第１の出力電圧Ｖａｄの平均値や脈動振幅が変動しても、そのデジタル変換精度に影響がない特性を有効活用するための措置となっている。但し、第１の出力電圧Ｖａｄの脈動周波数が大きくなってノイズフィルタ１４０による脈動抑制が開始すると、第１アナログ信号Ａ１ｋと基準電圧Ｖｒｅｆとが連動しなくなるのでデジタル変換精度は悪化し、この状態は多チャンネルＡＤ変換器１２４Ａ側の平滑化電源モニタ信号Ｍａ１の監視、又は多チャンネルＡＤ変換器１２４Ｂ側の不平滑電源モニタ信号Ｍｂ１の監視によって異常判定が行われるようになっている。
ここで、第１アナログ信号Ａ１ｋが多チャンネルＡＤ変換器１２４Ａ側に入力されているのは、第１アナログセンサ１０４の場合には、第１の出力電圧Ｖａｄの平均値や脈動振幅が変動しても、そのデジタル変換精度に影響がない特性を有効活用するための措置となっている。但し、第１の出力電圧Ｖａｄの脈動周波数が大きくなってノイズフィルタ１４０による脈動抑制が開始すると、第１アナログ信号Ａ１ｋと基準電圧Ｖｒｅｆとが連動しなくなるのでデジタル変換精度は悪化し、この状態は多チャンネルＡＤ変換器１２４Ａ側の平滑化電源モニタ信号Ｍａ１の監視、又は多チャンネルＡＤ変換器１２４Ｂ側の不平滑電源モニタ信号Ｍｂ１の監視によって異常判定が行われるようになっている。
また、第２アナログ信号Ａ２ｊが多チャンネルＡＤ変換器１２４Ｂ側に入力されているのは、第２アナログセンサ１０５の場合には、第１の出力電圧Ｖａｄの平均値や脈動振幅が変動しても、センサの検出出力自体は変動せず、従って多チャンネルＡＤ変換器１２４Ｂの基準電圧Ｖｒｅｆの平均値が所定の精度を維持しておれば、脈動成分を平滑化しておくことによって正確なデジタル変換が行える特性を有効活用するための措置となっている。
但し、第１の出力電圧Ｖａｄの脈動平均値が変動するとデジタル変換精度が低下するので、この状態は多チャンネルＡＤ変換器１２４Ａ側の平滑化電源モニタ信号Ｍａ１の監視、又は多チャンネルＡＤ変換器１２４Ｂ側の不平滑電源モニタ信号Ｍｂ１の監視によって脈動成分の大きさによって異常判定が行われるようになっている。
但し、第１の出力電圧Ｖａｄの脈動平均値が変動するとデジタル変換精度が低下するので、この状態は多チャンネルＡＤ変換器１２４Ａ側の平滑化電源モニタ信号Ｍａ１の監視、又は多チャンネルＡＤ変換器１２４Ｂ側の不平滑電源モニタ信号Ｍｂ１の監視によって脈動成分の大きさによって異常判定が行われるようになっている。
図１０において、工程４０１に続く工程１００２は、平滑化電源モニタ信号Ｍａ１と不平滑電源モニタ信号Ｍｂ１と第２の電源モニタ信号Ｍｂ２と第３の電源モニタ信号Ｍｂ３のデジタル変換値をシフトレジスタＳＲＧｉ＝ＳＲＧ０、ＳＲＧ１、ＳＲＧ２、ＳＲＧ３によって構成された第１から第４の先入れ先出しテーブルに格納するステップである。続く工程４０３ａは工程１００２においてシフトレジスタＳＲＧ２、ＳＲＧ３のそれぞれに格納された最新所定点数のデジタル変換値について、各シフトレジスタ毎の総和を加算点数で割って移動平均値を算出するステップであるが、続く工程４０３ｂは削除されて工程４０４へ移行するようになっている。
工程４０４の判定がＹＥＳであったときに作用する工程１００５は、工程１００２においてシフトレジスタＳＲＧ０、ＳＲＧ１、ＳＲＧ２、ＳＲＧ３のそれぞれに格納された最新所定点数のデジタル変換値のいずれかについて、最大値と最小値の偏差である最大偏差を算出するステップであるが、実際の最大値と最小値は除外して、２番目の最大値と２番目の最小値との偏差を最大偏差とする等の確からしい統計処理を施すことが望ましい。
続く工程１００６ａは、平滑化電源モニタ信号Ｍａ１と不平滑電源モニタ信号Ｍｂ１と第２の電源モニタ信号Ｍｂ２と第３の電源モニタ信号Ｍｂ３のデジタル変換値のいずれかについて、予め設定されている最大偏差の判定閾値と対比して、工程１００５で算出された最大偏差が過大であるかどうかを判定し、過大であればＹＥＳの判定を行って工程４０７ａへ移行し、正常であればＮＯの判定を行って工程４０６ｂへ移行する判定ステップである。なお、工程１００５から工程４０７ｂによって構成された工程ブロック１００８は、異常判定手段となるものである。
工程４０４又は工程４０６ｂがＮＯの判定を行ったとき、或いは工程４０７ｂに続いて作用する工程１００９は工程１００５で選択されるシフトレジスタ番号をＳＲＧ０からＳＲＧ１、ＳＲＧ１からＳＲＧ２、ＳＲＧ２からＳＲＧ３、ＳＲＧ３からＳＲＧ０へと順次更新する異常判定対象更新手段となるステップである。
工程４０４又は工程４０６ｂがＮＯの判定を行ったとき、或いは工程４０７ｂに続いて作用する工程１００９は工程１００５で選択されるシフトレジスタ番号をＳＲＧ０からＳＲＧ１、ＳＲＧ１からＳＲＧ２、ＳＲＧ２からＳＲＧ３、ＳＲＧ３からＳＲＧ０へと順次更新する異常判定対象更新手段となるステップである。
以上の説明では、第２類のアナログセンサ１０５に関し、第１の出力電圧Ｖａｄの平均値の変動に伴うデジタル変換誤差の補正については論及しなかったが、第１の出力電圧Ｖａｄは製品の出荷検査段階において基準環境温度のもとで所定の出力電圧となるように校正しておくようになっている。更に、望ましくは、多数の製品サンプルを用いて予め実験測定された、定電圧電源１１０の近傍温度対第１の出力電圧Ｖａｄとの平均相間特性である標準データが、プログラムメモリの一部領域である不揮発データメモリに格納保存されている。定電圧電源１１０には望ましくは図示しない温度センサが設けられていて、電子制御装置１００Ｃの運転中において、マイクロプロセッサ１２１は定電圧電源１１０の近傍温度を監視して、現状温度における第１の出力電圧Ｖａｄの値を推定し、補正係数Ｋ＝（推定電圧／校正された第１の出力電圧）を算出し、第２アナログ信号Ａ２ｊのデジタル変換値Ｄ２jを補正係数Ｋで割ったＤ２j／Ｋによって校正されたデジタル変換値を得るようになっている。
第１の出力電圧Ｖａｄの値が、目標とされる許容誤差以内であるかどうかを判定することは、より高精度であると信じられる他の基準電圧がなければ困難であるが、定電圧制御を行う負帰還制御系に何らかの異常が発生した場合には、前述した平滑化電源モニタ信号Ｍａ１又は不平滑電源モニタ信号Ｍｂ１を監視することによって異常判定を行うことができる。
第１の出力電圧Ｖａｄの値が、目標とされる許容誤差を大幅に逸脱した異常状態が発生すると、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３のデジタル変換値の平均値が異常値となるので、多数決論理によって第１の出力電圧Ｖａｄ、第２の出力電圧Ｖｃｐ、第３の出力電圧Ｖｉｆのどれが異常であるかを推定することができる。
第１の出力電圧Ｖａｄの値が、目標とされる許容誤差を大幅に逸脱した異常状態が発生すると、第２、第３の電源モニタ信号Ｍｂ２、Ｍｂ３のデジタル変換値の平均値が異常値となるので、多数決論理によって第１の出力電圧Ｖａｄ、第２の出力電圧Ｖｃｐ、第３の出力電圧Ｖｉｆのどれが異常であるかを推定することができる。
以上の説明で明らかなとおり、実施の形態３による電子制御装置は、外部電源１０１から給電された入力電源電圧Ｖｂによって、給電対象が異なる第１の出力電圧Ｖａｄ又は第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆを分配給電又は分割給電する１個又は複数個の定電圧制御回路部を有する定電圧電源１１０と、第２の出力電圧Ｖｃｐによって給電されるマイクロプロセッサ１２１と、プログラムメモリ１２２Ｃと、ＲＡＭメモリ１２３と、第１の出力電圧ａｄによって給電される多チャンネルＡＤ変換器１２４Ｃとが協働して、スイッチセンサ群１０６とアナログセンサ群１０８の動作状態に応動して、電気負荷群１０７を駆動制御する主制御回路部１２０Ｃを備えた電子制御装置１００Ｃであって、
多チャンネルＡＤ変換器１２４Ｃは、基準電圧端子に印加された基準電圧Ｖｒｅｆと入力信号電圧Ｖｉｎとの比率（Ｖｉｎ／Ｖｒｅｆ）に比例したデジタル出力を発生し、当該比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力Ｄｏｕｔ＝２ｎ−１を発生するようになっている。
多チャンネルＡＤ変換器１２４Ｃは、基準電圧端子に印加された基準電圧Ｖｒｅｆと入力信号電圧Ｖｉｎとの比率（Ｖｉｎ／Ｖｒｅｆ）に比例したデジタル出力を発生し、当該比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力Ｄｏｕｔ＝２ｎ−１を発生するようになっている。
前記基準電圧端子には、前記複数の出力電圧の中で最も高精度である第１の出力電圧Ｖａｄが基準電圧Ｖｒｅｆとして印加されるとともに、多チャンネルの入力信号電圧Ｖｉｎの一つとして、平滑化電源モニタ信号Ｍａ１が電源監視電圧として入力されるか、若しくは、第１の出力電圧Ｖａｄから基準電源フィルタ１２９を介して脈動成分を抑制した電圧が基準電圧Ｖｒｅｆとして印加されるとともに、多チャンネルの入力信号電圧Ｖｉｎの一つとして、不平滑電源モニタ信号Ｍｂ１が電源監視電圧として入力され、
平滑化電源モニタ信号Ｍａ１は、第１の出力電圧Ｖａｄの分圧電圧から、第１電源フィルタ１１９を介して脈動成分を抑制した平滑電圧であって、当該平滑電圧は基準電圧Ｖｒｅｆの脈動最低値以下となるように前記分圧電圧の分圧比が定められており、不平滑電源モニタ信号Ｍｂ１は、第１の出力電圧Ｖａｄの分圧電圧であって、当該分圧電圧は前記基準電圧Ｖｒｅｆの脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記基準電源フィルタ１２９及び前記第１電源フィルタ１１９は、前記第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
マイクロプロセッサ１２１はプログラムメモリ１２２Ｃと協働して、平滑化電源モニタ信号Ｍａ１若しくは不平滑電源モニタ信号Ｍｂ１のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ０、ＳＲＧ１に定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると定電圧電源１１０の異常であると判定するようになっている。
平滑化電源モニタ信号Ｍａ１は、第１の出力電圧Ｖａｄの分圧電圧から、第１電源フィルタ１１９を介して脈動成分を抑制した平滑電圧であって、当該平滑電圧は基準電圧Ｖｒｅｆの脈動最低値以下となるように前記分圧電圧の分圧比が定められており、不平滑電源モニタ信号Ｍｂ１は、第１の出力電圧Ｖａｄの分圧電圧であって、当該分圧電圧は前記基準電圧Ｖｒｅｆの脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記基準電源フィルタ１２９及び前記第１電源フィルタ１１９は、前記第１の出力電圧Ｖａｄが異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
マイクロプロセッサ１２１はプログラムメモリ１２２Ｃと協働して、平滑化電源モニタ信号Ｍａ１若しくは不平滑電源モニタ信号Ｍｂ１のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ０、ＳＲＧ１に定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると定電圧電源１１０の異常であると判定するようになっている。
第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆの一方又は両方が、第１の出力電圧Ｖａｄを生成する前記定電圧制御回路部とは分割された、第２又は第３の定電圧制御回路部によって生成されたものにおいて、
多チャンネルＡＤ変換器１２４Ｂの多チャンネルの入力信号電圧Ｖｉｎの一つとして、電源監視電圧となる第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一つが入力され、
第２の電源モニタ信号Ｍｂ２は、第２の出力電圧Ｖｃｐの値であり、当該第２の出力電圧Ｖｃｐの最大値は基準電圧Ｖｒｅｆの最小値以下の値となっており、
第３の電源モニタ信号Ｍｂ３は、主制御回路部１２０Ｂに設けられた入力インタフェース回路１２５と出力インタフェース回路１２６に給電する第３の出力電圧Ｖｉｆの分圧電圧であって、当該分圧電圧の最大値は基準電圧Ｖｒｅｆの最小値以下の値となるように前記分圧電圧の分圧比が定められており、
マイクロプロセッサ１２１はプログラムメモリ１２２Ｂと協働して、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ２、ＳＲＧ３に定期的に入力して、最新の所定点数の前記デジタル変換値の平均値と、最大値と最小値との偏差である最大偏差とを算出し、算出された最大偏差、又は最大偏差と平均値とがそれぞれ所定の閾値を超過しているか、所定の帯域値を逸脱していると定電圧電源１１０の異常であると判定するようになっている。
多チャンネルＡＤ変換器１２４Ｂの多チャンネルの入力信号電圧Ｖｉｎの一つとして、電源監視電圧となる第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一つが入力され、
第２の電源モニタ信号Ｍｂ２は、第２の出力電圧Ｖｃｐの値であり、当該第２の出力電圧Ｖｃｐの最大値は基準電圧Ｖｒｅｆの最小値以下の値となっており、
第３の電源モニタ信号Ｍｂ３は、主制御回路部１２０Ｂに設けられた入力インタフェース回路１２５と出力インタフェース回路１２６に給電する第３の出力電圧Ｖｉｆの分圧電圧であって、当該分圧電圧の最大値は基準電圧Ｖｒｅｆの最小値以下の値となるように前記分圧電圧の分圧比が定められており、
マイクロプロセッサ１２１はプログラムメモリ１２２Ｂと協働して、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３のデジタル変換値を、ＲＡＭメモリ１２３によって構成されたシフトレジスタＳＲＧ２、ＳＲＧ３に定期的に入力して、最新の所定点数の前記デジタル変換値の平均値と、最大値と最小値との偏差である最大偏差とを算出し、算出された最大偏差、又は最大偏差と平均値とがそれぞれ所定の閾値を超過しているか、所定の帯域値を逸脱していると定電圧電源１１０の異常であると判定するようになっている。
以上のように、この発明の請求項２に関連し、定電圧電源１１０が発生する複数の出力電圧のうち、最も高精度な第１の出力電圧Ｖａｄ又はその平滑電圧を基準電圧Ｖｒｅｆとし、第２の出力電圧Ｖｃｐ又は第３の出力電圧Ｖｉｆの少なくとも一方を電源監視電圧として入力して、電源監視電圧のデジタル変換値の平均値、又は脈動最大偏差を算出し、定電圧電源１１０の異常の有無を判定するようになっている。
従って、第１の出力電圧Ｖａｄが正常判定であった場合、高精度な第１の出力電圧Ｖａｄを基準電圧Ｖｒｅｆとして、その他の出力電圧の異常の有無、又は異常発生の兆候となる脈動変動の有無が正確に判定される特徴がある。
従って、第１の出力電圧Ｖａｄが正常判定であった場合、高精度な第１の出力電圧Ｖａｄを基準電圧Ｖｒｅｆとして、その他の出力電圧の異常の有無、又は異常発生の兆候となる脈動変動の有無が正確に判定される特徴がある。
マイクロプロセッサ１２１はプログラムメモリ１２２Ｃと協働して、平滑化電源モニタ信号Ｍａ１又は不平滑電源モニタ信号Ｍｂ１の少なくとも一方と、第２の電源モニタ信号Ｍｂ２又は第３の電源モニタ信号Ｍｂ３の少なくとも一方に関する異常判定を定期的に交代して実行し、同一制御フローの中では複数の異常判定を行わないようにするようになっている。
以上のように、この発明の請求項３に関連し、複数種類の電源モニタ信号に対する異常判定処理は、時分割処理するようになっている。
従って、同一演算サイクルで複数の異常判定を行わないので、マイクロプロセッサ１２１の高速制御負担を軽減し、複数の出力電圧に対する異常判定を個別に行うことができる特徴がある。
従って、同一演算サイクルで複数の異常判定を行わないので、マイクロプロセッサ１２１の高速制御負担を軽減し、複数の出力電圧に対する異常判定を個別に行うことができる特徴がある。
多チャンネルＡＤ変換器１２４Ｃは複数の多チャンネルＡＤ変換器１２４Ａ、１２４Ｂに分割されており、一方の多チャンネルＡＤ変換器１２４Ａの基準端子には、第１の出力電圧Ｖａｄが基準電圧Ｖｒｅｆとして印加され、他方の多チャンネルＡＤ変換器１２４Ｂの前記基準端子には、第１の出力電圧Ｖａｄから基準電源フィルタ１２９を介して脈動成分を抑制した電圧が基準電圧Ｖｒｅｆとして印加され、第１アナログセンサ１０４から得られた入力信号は、第１アナログ信号Ａ１ｋとして一方の多チャンネルＡＤ変換器１２４Ａのアナログ入力端子に優先して入力され、第２アナログセンサ１０５から得られた入力信号は、第２アナログ信号Ａ２ｊとして他方の多チャンネルＡＤ変換器１２４Ｂのアナログ入力端子に優先して入力されるようになっている。
以上のように、この発明の請求項７に関連し、検出信号電圧が第１の出力電圧Ｖａｄの値に比例して変動する第１アナログセンサ１０４からの第１アナログ信号は、定電圧電源１０１による安定化制御電圧を基準電圧Ｖｒｅｆとして動作する一方の多チャンネルＡＤ変換器１２４Ａに入力され、検出信号電圧が第１の出力電圧Ｖａｄの値が変動しても安定している第２アナログセンサ１０５からの第２アナログ信号は、定電圧電源１０１による第１の出力電圧Ｖａｄから脈動成分を平滑化した電圧を基準電圧Ｖｒｅｆとして動作する他方の多チャンネルＡＤ変換器１２４Ｂに入力されている。
従って、第１の出力電圧Ｖａｄが正常状態にあって、低周波の脈動がある場合でも、第１、第２アナログセンサ１０４、１０５共に正確なデジタル変換を行うことができる特徴がある。なお、第１と第２のアナログセンサ１０４、１０５の点数に過不足があって、一方又は他方の多チャンネルＡＤ変換器１２４Ａ、１２４Ｂの入出力点数に過不足が生じる場合には、第１と第２のアナログセンサ１０４、１０５のうち、検出信号電圧が大きくて高精度なデジタル変換値を必要としないものについては、一方又は他方のどちらの多チャンネルＡＤ変換器１２４Ａ、１２４Ｂに入力してもよいので、全体として多チャンネルＡＤ変換器１２４Ａ、１２４Ｂの入力点数が過剰となって、不経済となるのを抑制することが可能である。
以上、この発明の実施の形態１から３について説明したが、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１００Ａ〜１００Ｃ 電子制御装置、１０１ 外部電源、１０４ 第１アナログセンサ、１０５ 第２アナログセンサ、１０６ スイッチセンサ群、１０７ 電気負荷群、１０８ アナログセンサ群、１１０ 定電圧電源、１１９ 第１電源フィルタ、１２０Ａ〜１２０Ｃ 主制御回路部、１２１ マイクロプロセッサ、１２２Ａ〜１２２Ｃ プログラムメモリ、１２３ ＲＡＭメモリ、１２４Ａ〜１２４Ｃ 多チャンネルＡＤ変換器、１２５ 入力インタフェース回路、１２６ 出力インタフェース回路、１２９ 基準電源フィルタ、１４０、１５０ ノイズフィルタ、１４２、１５２ バイパスコンデンサ、Ａ１ｋ 第１アナログ信号、Ａ２ｊ 第２アナログ信号、Ｍａ１ 平滑化電源モニタ信号、Ｍｂ１ 不平滑電源モニタ信号、Ｍｂ２ 第２の電源モニタ信号、Ｍｂ３ 第３の電源モニタ信号、ＳＲＧｉ シフトレジスタ、ＳＦＴｊ シフトレジスタ、Ｖａｄ 第１の出力電圧、Ｖｂ 入力電源電圧、Ｖｃｐ 第２の出力電圧、Ｖｉｆ 第３の出力電圧、Ｖｉｎ 入力信号電圧、Ｖｒｅｆ 基準電圧。
Claims (7)
- 外部電源から給電された入力電源電圧によって、給電対象が異なる複数の出力電圧の中から第１の出力電圧及び第２の出力電圧を分配給電又は分割給電する定電圧制御回路部を有する定電圧電源と、
前記複数の出力電圧の中で最も高精度の第１の出力電圧によって給電される多チャンネルＡＤ変換器と前記第２の出力電圧によって給電されるマイクロプロセッサ、プログラムメモリ、及びＲＡＭメモリとが協働してスイッチセンサ群とアナログセンサ群の動作状態に応動し、電気負荷群を駆動制御する主制御回路部と、を備え、
前記多チャンネルＡＤ変換器は、基準電圧端子に印加された基準電圧と入力信号電圧との比率に比例したデジタル出力を発生し、前記比率が１のときに、所定ビット数ｎの分解能に基づく最大デジタル出力２ｎ−１を発生するとともに、
前記基準電圧端子には、前記第１の出力電圧が基準電圧として印加されるとともに、前記多チャンネルＡＤ変換器の入力信号電圧の一つとして、平滑化電源モニタ信号が電源監視電圧として入力されるか、
若しくは、前記第１の出力電圧から基準電源フィルタを介して脈動成分を抑制した電圧が基準電圧として印加されるとともに、前記多チャンネルＡＤ変換器の入力信号電圧の一つとして、不平滑電源モニタ信号が電源監視電圧として入力され、
前記平滑化電源モニタ信号は、前記第１の出力電圧の分圧電圧から、第１電源フィルタを介して脈動成分を抑制した平滑電圧であって、前記平滑電圧は前記基準電圧の脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記基準電源フィルタ及び前記第１電源フィルタは、前記第１の出力電圧が異常状態であるときの脈動周波数以上の脈動成分を平滑するローパスフィルタであり、
前記不平滑電源モニタ信号は、前記第１の出力電圧の分圧電圧であって、前記分圧電圧は前記基準電圧の脈動最低値以下となるように前記分圧電圧の分圧比が定められており、
前記マイクロプロセッサは、前記プログラムメモリと協働し、前記平滑化電源モニタ信号若しくは前記不平滑電源モニタ信号のデジタル変換値を、前記ＲＡＭメモリで構成されたシフトレジスタに定期的に入力して、最新の所定点数の前記デジタル変換値の最大値と最小値との偏差である最大偏差を算出し、算出された最大偏差が所定の閾値を超過していると前記定電圧電源の異常であると判定することを特徴とする電子制御装置。 - 前記第２の出力電圧又は前記複数の出力電圧の中の第３の出力電圧の一方又は両方が、前記第１の出力電圧を生成する前記定電圧制御回路部とは分割された第２又は第３の定電圧制御回路部によって生成され、
前記多チャンネルＡＤ変換器の入力信号電圧の一つとして、前記電源監視電圧となる第２の電源モニタ信号又は第３の電源モニタ信号の少なくとも一つが入力され、
前記第２の電源モニタ信号は、前記第２の出力電圧の値であり、前記第２の出力電圧の最大値は前記基準電圧の最小値以下の値となっており、
前記第３の電源モニタ信号は、前記主制御回路部に設けられた入力インタフェース回路と出力インタフェース回路に給電する前記第３の出力電圧の分圧電圧であって、前記分圧電圧の最大値は前記基準電圧の最小値以下の値となるように前記分圧電圧の分圧比が定められており、
前記マイクロプロセッサは、前記プログラムメモリと協働して、前記第２の電源モニタ信号又は前記第３の電源モニタ信号のデジタル変換値を、前記ＲＡＭメモリによって構成されたシフトレジスタに定期的に入力して、最新の所定点数の前記デジタル変換値の平均値と、最大値と最小値との偏差である最大偏差とを算出し、算出された最大偏差、又は最大偏差と平均値とがそれぞれ所定の閾値を超過しているか、所定の帯域値を逸脱していると前記定電圧電源の異常であると判定することを特徴とする請求項１に記載の電子制御装置。 - 前記マイクロプロセッサは、前記プログラムメモリと協働して、前記平滑化電源モニタ信号又は前記不平滑電源モニタ信号の少なくとも一方と、前記第２の電源モニタ信号又は前記第３の電源モニタ信号の少なくとも一方に関する異常判定を定期的に交代して実行し、同一制御フローの中では複数の異常判定を行わないようにすることを特徴とする請求項２に記載の電子制御装置。
- 前記基準電圧端子には、前記第１の出力電圧が基準電圧として印加されるとともに、前記多チャンネルＡＤ変換器の入力信号電圧の一つとして、前記平滑化電源モニタ信号が電源監視電圧として入力され、
前記アナログセンサ群は前記第１の出力電圧を電源として動作し、センサとしての検出信号電圧が、前記第１の出力電圧の値に比例して変動する第１アナログセンサと、前記入力電源電圧又は前記第１の出力電圧を電源として動作し、センサとしての検出信号電圧が、前記第１の出力電圧の脈動変動に影響されない第２アナログセンサとを包含し、
前記第１アナログセンサ及び前記第２アナログセンサの入力回路には、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するバイパスコンデンサを含み、前記入力回路で発生する数１０Ｈｚから数ＫＨｚ以上のノイズ成分を抑制するノイズフィルタが接続されているとともに、
前記ノイズフィルタのうち、少なくとも前記第１アナログセンサに接続されるノイズフィルタは、第１の折点周波数を有するローパスフィルタであるのに対し、
前記第１電源フィルタは、前記第１の出力電圧が異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑し、前記第１の折点周波数よりも小さな第２の折点周波数を有するローパスフィルタであることを特徴とする請求項１から３のいずれか一項に記載の電子制御装置。 - 前記マイクロプロセッサは、前記プログラムメモリと協働して、前記第２アナログセンサの中の少なくとも一つである第２アナログ信号のデジタル変換値を、前記ＲＡＭメモリによって構成されたシフトレジスタに定期的に入力して、最新の所定点数の前記デジタル変換値の平均値である移動平均値を算出し、算出された移動平均値を前記第２アナログ信号に対するデジタル変換値であると特定することを特徴とする請求項４に記載の電子制御装置。
- 前記基準電圧端子には、前記第１の出力電圧から基準電源フィルタを介して脈動成分を抑制した電圧が基準電圧として印加されるとともに、前記多チャンネルＡＤ変換器の入力信号電圧の一つとして、前記不平滑電源モニタ信号が前記電源監視電圧として入力され、前記アナログセンサ群は前記第１の出力電圧を電源として動作し、センサとしての検出信号電圧が、前記第１の出力電圧の値に比例して変動する第１アナログセンサと、前記入力電源電圧又は前記第１の出力電圧を電源として動作し、センサとしての検出信号電圧が、前記第１の出力電圧の脈動変動に影響されない第２アナログセンサと、を包含し、
前記第１アナログセンサ及び前記第２アナログセンサの入力回路には、数ＭＨｚ〜数１０ＭＨｚ帯域の外来高周波ノイズを抑制するバイパスコンデンサを含み、前記入力回路内で発生する数１０Ｈｚから数ＫＨｚ以上のノイズ成分を抑制するノイズフィルタが接続されているとともに、
前記ノイズフィルタのうち、少なくとも前記第１アナログセンサに接続されるノイズフィルタは、第１の折点周波数を有するローパスフィルタであるのに対し、
前記基準電源フィルタは、前記第１の出力電圧が異常状態であるときの脈動周波数である数１０Ｈｚ〜数１０ＫＨｚ以上の脈動成分を平滑し、前記第１の折点周波数と同等の折点周波数を有するローパスフィルタであることを特徴とする請求項１から３のいずれか一項に記載の電子制御装置。 - 前記多チャンネルＡＤ変換器は、複数の多チャンネルＡＤ変換器に分割されており、一方の多チャンネルＡＤ変換器の基準端子には、前記第１の出力電圧が基準電圧として印加され、他方の多チャンネルＡＤ変換器の前記基準端子には、前記第１の出力電圧から前記基準電源フィルタを介して脈動成分を抑制した電圧が基準電圧として印加され、
前記第１アナログセンサから得られた入力信号は、第１アナログ信号として前記一方の多チャンネルＡＤ変換器のアナログ入力端子に優先して入力され、
前記第２アナログセンサから得られた入力信号は、第２アナログ信号として前記他方の多チャンネルＡＤ変換器のアナログ入力端子に優先して入力されていることを特徴とする請求項４から６のいずれか一項に記載の電子制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013180860A JP5896964B2 (ja) | 2013-09-02 | 2013-09-02 | 電子制御装置 |
| US14/155,839 US9601927B2 (en) | 2013-09-02 | 2014-01-15 | Electronic control device |
| DE102014206292.6A DE102014206292B4 (de) | 2013-09-02 | 2014-04-02 | Elektroniksteuervorrichtung |
| CN201410195933.0A CN104423300B (zh) | 2013-09-02 | 2014-05-09 | 电子控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013180860A JP5896964B2 (ja) | 2013-09-02 | 2013-09-02 | 電子制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015049704A JP2015049704A (ja) | 2015-03-16 |
| JP5896964B2 true JP5896964B2 (ja) | 2016-03-30 |
Family
ID=52470648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013180860A Active JP5896964B2 (ja) | 2013-09-02 | 2013-09-02 | 電子制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9601927B2 (ja) |
| JP (1) | JP5896964B2 (ja) |
| CN (1) | CN104423300B (ja) |
| DE (1) | DE102014206292B4 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104640059A (zh) * | 2015-01-23 | 2015-05-20 | 小米科技有限责任公司 | 数据传输方法、装置及设备 |
| KR20170114579A (ko) * | 2016-04-05 | 2017-10-16 | 주식회사 만도 | 전압 제어 방법 및 그 제어 시스템 |
| US10298251B2 (en) | 2016-04-08 | 2019-05-21 | Infineon Technologies Ag | Electronic switching and protection circuit |
| JP2019109056A (ja) * | 2017-12-15 | 2019-07-04 | アイシン精機株式会社 | 電子制御ユニット及び電子制御ユニットの異常診断装置 |
| JP7385383B2 (ja) * | 2019-06-21 | 2023-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置、システムおよび制御方法 |
| CN111722059A (zh) * | 2020-06-28 | 2020-09-29 | 国电南瑞科技股份有限公司 | 用于继电保护的电源监视方法、装置 |
| CN114333656B (zh) * | 2021-12-10 | 2023-12-12 | 北京镁伽科技有限公司 | 电源自检系统、可调电压源及图像信号发生器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3050065B2 (ja) * | 1994-10-18 | 2000-06-05 | 三菱自動車工業株式会社 | 電源故障検出装置 |
| JPH0927749A (ja) | 1995-07-12 | 1997-01-28 | Nissan Motor Co Ltd | 電圧監視装置 |
| JPH11215686A (ja) * | 1998-01-23 | 1999-08-06 | Mitsubishi Electric Corp | 給電装置 |
| JP4108695B2 (ja) * | 2005-07-15 | 2008-06-25 | 三菱電機株式会社 | 車載電子制御装置 |
| US7719134B2 (en) * | 2007-06-12 | 2010-05-18 | Mitsubishi Electric Corporation | In-vehicle mount electronic controller |
| JP4463306B2 (ja) * | 2007-06-12 | 2010-05-19 | 三菱電機株式会社 | 車載電子制御装置 |
| JP4507125B2 (ja) * | 2007-09-10 | 2010-07-21 | 三菱電機株式会社 | プログラマブルコントローラ |
| JP4573884B2 (ja) * | 2008-06-18 | 2010-11-04 | 三菱電機株式会社 | 車載電子制御装置の電源異常検出回路 |
| JP5051103B2 (ja) * | 2008-11-18 | 2012-10-17 | 株式会社デンソー | モニタ電圧補正回路および電圧モニタ回路 |
| JP5381229B2 (ja) * | 2009-03-30 | 2014-01-08 | 株式会社富士通ゼネラル | コンデンサの劣化検出回路及びこれを備えた電子機器 |
| JP2010259178A (ja) * | 2009-04-23 | 2010-11-11 | Seiko Epson Corp | 電源装置及び電源装置の制御方法 |
| JP5501070B2 (ja) * | 2010-03-31 | 2014-05-21 | 本田技研工業株式会社 | 電源電圧保護装置、及び、電源電圧保護方法 |
| JP5373850B2 (ja) * | 2011-05-17 | 2013-12-18 | 三菱電機株式会社 | 車載電子制御装置 |
| JP5351234B2 (ja) * | 2011-10-18 | 2013-11-27 | 三菱電機株式会社 | 車載電子制御装置 |
| JP5583244B1 (ja) * | 2013-06-10 | 2014-09-03 | 三菱電機株式会社 | 集積回路素子を有する電子制御装置及びその集積回路素子の単品検査装置 |
-
2013
- 2013-09-02 JP JP2013180860A patent/JP5896964B2/ja active Active
-
2014
- 2014-01-15 US US14/155,839 patent/US9601927B2/en active Active
- 2014-04-02 DE DE102014206292.6A patent/DE102014206292B4/de active Active
- 2014-05-09 CN CN201410195933.0A patent/CN104423300B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104423300A (zh) | 2015-03-18 |
| DE102014206292B4 (de) | 2017-07-27 |
| JP2015049704A (ja) | 2015-03-16 |
| DE102014206292A1 (de) | 2015-03-05 |
| US20150061391A1 (en) | 2015-03-05 |
| CN104423300B (zh) | 2017-05-24 |
| US9601927B2 (en) | 2017-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5896964B2 (ja) | 電子制御装置 | |
| JP4466618B2 (ja) | 電力変換装置及び電力変換方法 | |
| US8970203B2 (en) | Field device for process automation | |
| US20170028521A1 (en) | Machine learning device, screw fastening system, and control device thereof | |
| JP2007240450A (ja) | 平滑コンデンサの劣化検出回路及びこれを備えた電子機器 | |
| US20060184256A1 (en) | Controller | |
| US20040034509A1 (en) | Trouble detection method, trouble detection apparatus, and temperature controller | |
| KR102294575B1 (ko) | 컨버터를 위한 센서 고장 진단 시스템 | |
| US20110018580A1 (en) | Power supply apparatus, power supply unit diagnostic apparatus, and method for controlling power supply apparatus | |
| JP6299740B2 (ja) | 過電流保護回路 | |
| JP2019115100A (ja) | 電源電圧安定化方法、半導体装置および電源システム | |
| DK178660B1 (da) | Fremgangsmåde til udnyttelse af dobbelte komparatorer for at lette en præcisionssignalrektificering og timing-system uden signalfeedback | |
| JP2011063404A (ja) | エレベータのドア制御装置 | |
| JP6817881B2 (ja) | 電力変換装置、及び異常検出方法 | |
| US10797512B2 (en) | Uninterruptible power supply | |
| JP2013172543A (ja) | 電動機制御装置 | |
| KR20160069341A (ko) | 전류 검출 회로 | |
| JP6391402B2 (ja) | Ｄｃｄｃコンバータ故障診断装置及び故障診断方法 | |
| JP2009027900A (ja) | インバータの出力電圧検出誤差補正方法および誤差補正回路 | |
| JP4096717B2 (ja) | 電源装置及びそれに用いるｄｃ／ｄｃコンバータ制御方法 | |
| JP6598928B1 (ja) | 電子制御装置 | |
| CN114008907B (zh) | 电力转换装置和劣化诊断系统 | |
| WO2015029549A1 (ja) | 電子制御装置 | |
| KR20150055223A (ko) | 전자 제어 서스펜션 운용을 위한 신호 처리 방법 및 이를 위한 장치 | |
| JP5509943B2 (ja) | 電流出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160301 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5896964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |