JPH11215686A

JPH11215686A - 給電装置

Info

Publication number: JPH11215686A
Application number: JP10011396A
Authority: JP
Inventors: Masabumi Horimoto; 正文堀本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-01-23
Filing date: 1998-01-23
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】欠相の検出と平滑用の容量素子の不良の検出
とを、低廉な価格で実現する。【解決手段】二本の基準電位線Ｖ_G，Ｖ_ccの間に、互
いに直列に接続された抵抗素子２２，２３が介挿され、
その接続部３２と正直流母線Ｐとの間に容量素子２４が
介挿される。容量素子２４は正直流母線Ｐの電位の直流
成分を遮断し、交流成分としてのリプル電圧のみを、接
続部３２へ伝える。このため、接続部３２には、基準電
位線Ｖ_G，Ｖ_ccの電位を抵抗素子２２，２３で分圧して
成る直流電位に、直流母線Ｐ，Ｎの間のリプル電圧が重
畳する。欠相または平滑用の容量素子１２の異常が発生
すると、リプル電圧の振幅が異常に大きくなるので、接
続部３２の電位にもとづいて、これらの異常の有無を判
定することが可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、給電装置に関
し、特に、交流電源電圧の欠相とともに平滑用の容量素
子の不良を、低廉な価格で実現するための改良に関す
る。

【０００２】

【従来の技術】図６は、この発明の背景となる従来の給
電装置の構成を示す回路図である。この装置１５１で
は、電源配線Ｒ，Ｓ，Ｔを通じて、三相の交流電源電圧
がコンバータ５１へ入力される。コンバータ５１は、入
力された交流電源電圧を整流し、直流電源電圧へと変換
し、正および負の直流母線Ｐ，Ｎへと出力する。直流母
線Ｐ，Ｎには、平滑用の容量素子５２が介挿されてい
る。

【０００３】電源配線Ｒ，Ｓ，Ｔのそれぞれには、ダイ
オード５３のアノードが接続され、それらのカソード
は、抵抗素子５４の一端に共通に接続されている。ま
た、抵抗素子５４の他端は、検出回路５５へと接続され
ている。すなわち、電源配線Ｒ，Ｓ，Ｔを通じて供給さ
れる交流電源電圧のそれぞれは、ダイオード５３を通じ
て、整流された上で、検出回路５５へと入力されてい
る。

【０００４】検出回路５５には、図示しないフォトカプ
ラが備わっており、整流された各相の電圧によって、こ
のフォトカプラが駆動される。その結果、フォトカプラ
は、デジタル信号としてのパルスを、入力された交流電
源電圧の３倍の周波数で出力する。このパルスは、図示
しないインバータなどを制御するCPU（例えば、マイク
ロコンピュータ）へと送出される。

【０００５】CPUは、検出回路５５から送られるデジタ
ル信号を、割り込み信号として受信し、このデジタル信
号にもとづいて、交流電源電圧に生じる不測の欠相を検
出する。すなわち、CPUは、フォトカプラからのパルス
を受信するごとに、通常の制御処理を中断して割り込み
処理を実行し、この割り込み処理の中で、入力されたパ
ルスを計数することにより、欠相の有無を判定する。

【０００６】

【発明が解決しようとする課題】しかしながら、装置１
５１では、正確に欠相を検出できるという利点がある反
面、緊急性を必要としない欠相の検出のために、割り込
み処理をCPUに課すこととなるので、CPUの負荷が重くな
るという問題点があった。その結果、欠相の検出を行わ
ない給電装置と比較して、通常の制御処理に関して同等
の機能を実現するためには、より高性能で、より高価な
CPUを用いなければならず、装置がより高価となるとい
う問題点があった。さらに、検出回路５５に高価なフォ
トカプラが用いられることも、装置１５１の価格を高め
る要因となっていた。

【０００７】また、給電装置において、容量素子５２に
いわゆる「容量抜け」が生じると、装置１５１から直流
電源電圧の供給を受ける図示しないモータなどの負荷に
対して、悪影響を及ぼす恐れがあるため、欠相だけでな
く、「容量抜け」の原因となる容量素子５２の不良につ
いても、発見する必要がある。しかしながら、装置１５
１では、欠相の検出は可能であるが、容量素子５２の不
良については、検出ができないという問題点があった。

【０００８】なお、給電装置を開示する先行技術文献と
して、特開平7-222436号公報、特開平4-156222号公報、
特開平6-335155号公報、特開平6-54550号公報、特開平6
-335154号公報、特開平6-209583号公報、特開平6-16552
3号公報、および、特開平7-135732号公報が挙げられる
が、これらの文献のいずれにおいても、容量素子５２の
不良の検出につながるコンバータ５１の直流電源電圧の
検出や容量素子５２の不良の判断に関する具体的技術に
ついては開示が認められない。

【０００９】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、交流電源電圧
の欠相の検出とともに、直流母線に介挿される平滑用の
容量素子の不良の検出をも可能にし、しかも、低廉な価
格でこれらを実現する給電装置を得ることを目的する。

【００１０】

【課題を解決するための手段】第１の発明の装置は、給
電装置において、外部から入力される交流電源電圧を整
流することにより、二本の直流母線に直流電源電圧を出
力するコンバータと、前記直流電源電圧を平滑化するた
めに前記二本の直流母線の間に介挿される第１容量素子
と、前記直流電源電圧のリプル電圧を検出する検出部
と、前記検出部で検出されたリプル電圧にもとづいて、
直流電源電圧における異常の有無を判定する制御部と、
を備えている。そして、前記検出部は、直流電位が供給
される二本の基準電位線の間に介挿され、互いに直列に
接続された二本の抵抗素子と、当該二本の抵抗素子の接
続部と前記二本の直流母線のいずれか一方との間に介挿
された第２容量素子と、を備え、前記接続部の電位が、
検出された前記リプル電圧として、前記制御部へと入力
される。

【００１１】第２の発明の装置は、第１の発明の給電装
置において、前記直流電源電圧を新たな交流電源電圧へ
と変換し、外部の負荷へと供給するインバータを、さら
に備え、前記制御部は、CPUと、Ａ／Ｄコンバータと、
メモリとを備え、前記メモリには、前記CPUの動作を規
定するプログラムが格納されており、当該プログラムに
は、前記インバータが前記負荷を駆動する通常の動作を
規定する通常制御プログラムと、検出された前記リプル
電圧にもとづいて前記異常の有無を判定する動作を規定
する異常検出プログラムとが含まれており、検出された
前記リプル電圧は、前記Ａ／Ｄコンバータによってデジ
タル信号に変換されて、前記CPUへと入力される。

【００１２】第３の発明の装置は、第２の発明の給電装
置において、前記CPUが、前記異常検出プログラムを実
行する時期は、前記通常制御プログラムの中に規定され
ている。

【００１３】第４の発明の装置は、第２または第３の発
明の給電装置において、前記異常検出プログラムが、検
出された前記リプル電圧の振幅を、あらかじめ与えられ
た規定値と比較し、あらかじめ与えられた指定期間にわ
たって継続的に、前記振幅が前記規定値よりも大きいと
きに、前記異常が存在する旨の判定を行うように、前記
CPUの動作を規定する。

【００１４】

【発明の実施の形態】図１は、この発明の実施の形態の
給電装置の構成を示すブロック図である。この装置１０
１には、コンバータ１１、平滑用の容量素子１２、イン
バータ１３、検出部１４、および、制御部１８が備わっ
ている。装置１０１には、外部負荷としての負荷１９が
接続されている。すなわち、装置１０１は、制御された
電源電圧を負荷１９へ供給することにより、負荷１９を
駆動する装置として構成されている。

【００１５】コンバータ１１には、電源配線Ｒ，Ｓ，Ｔ
を通じて、三相の交流電源電圧が入力される。コンバー
タ１１は、入力された交流電源電圧を整流し、直流電源
電圧へと変換し、直流母線Ｐ，Ｎへと出力する。容量素
子１２は、直流母線Ｐ，Ｎに介挿され、コンバータ１１
から出力される直流電源電圧を平滑する。容量素子１２
によって平滑された直流電源電圧は、インバータ１３へ
と入力される。

【００１６】インバータ１３は、入力された直流電源電
圧を、制御部１８からの制御にもとづいて、交流電源電
圧へと変換して出力する。インバータ１３には、出力配
線Ｕ，Ｖ，Ｗを通じて、例えばモータなどの負荷１９が
接続される。すなわち、インバータ１３は、制御部１８
からの制御にもとづいて、負荷１９を駆動する。

【００１７】検出部１４は、直流母線Ｐに接続されてお
り、検出部１４の電圧を検出し、検出結果としての検出
信号Ｖａを制御部１８へと送出する。制御部１８には、
マイクロコンピュータなどのCPU１５、Ａ／Ｄコンバー
タ１６、および、半導体記憶素子などのメモリ１７が備
わっている。検出部１４が出力する検出信号Ｖａは、Ａ
／Ｄコンバータ１６へと入力される。

【００１８】Ａ／Ｄコンバータ１６は、アナログ信号と
しての検出信号Ｖａを、デジタル信号へと変換する。デ
ジタル化された検出信号Ｖｄは、CPU１５へと入力され
る。CPU１５は、メモリ１７にあらかじめ格納されるプ
ログラム（ソフトウェア）にしたがって、処理を実行す
る。通常時におけるCPU１５の役割は、負荷１９の駆動
を制御すべく、インバータ１３へ制御信号を送出するこ
とである。

【００１９】例えば、負荷１９が動力を伝えるべき対象
の負荷の重さ等の動作状態、あるいは、駆動・定常・停
止等の動作条件に相応して、負荷１９に供給すべき交流
電源電圧の高さ、周波数などが、CPU１５によって制御
される。インバータ１３は、この制御信号にもとづい
て、制御された交流電源電圧を、出力配線Ｕ，Ｖ，Ｗへ
と出力する。

【００２０】図２は、検出部１４の内部構成を示す回路
図である。検出部１４には低電位（接地）基準線Ｖ_Gと
高電位基準線Ｖ_ccとの間に、互いに直列に接続された二
本の抵抗素子２２，２３が介挿されている。低電位基準
線Ｖ_Gおよび高電位基準線Ｖ_ccは、Ａ／Ｄコンバータ１
６に対する直流の基準電位を与える信号配線と共通化さ
れており、それらの電位は、例えば、制御部１８の低電
位電源線Ｖ_Gおよび高電位電源線Ｖ_ccの電位と、それぞ
れ共通する。

【００２１】抵抗素子２２，２３は、低電位基準線Ｖ_G
と高電位基準線Ｖ_ccの間の直流電圧を分圧すべく機能す
る。すなわち、抵抗素子２２と抵抗素子２３との間の接
続部３２の電位の直流成分には、低電位基準線Ｖ_Gと高
電位基準線Ｖ_ccの間の直流電圧を抵抗素子２２，２３の
抵抗の比で分圧した電位が現れる。

【００２２】接続部３２には、容量素子２４を通じて正
直流母線Ｐが接続されている。容量素子２４は、正直流
母線Ｐの電位を、その直流成分を遮断した上で、接続部
３２へと伝える機能を果たす。したがって、接続部３２
には、抵抗素子２２，２３で分圧されて得られる直流電
位成分に、正直流母線Ｐの交流電位成分が重畳する。接
続部３２の電位は、検出信号Ｖａとして、信号線３３を
通じて、Ａ／Ｄコンバータ１６へと入力される。

【００２３】すなわち、検出部１４は、正直流母線Ｐに
おける交流電位成分、言い換えると、直流母線Ｐ，Ｎに
現れるリプル電圧を検出し、しかも、直流母線Ｐの直流
電圧レベルを、Ａ／Ｄコンバータ１６への検出に適した
直流電圧レベルへと、変換すべく機能する。検出信号Ｖ
ａの波形の例を、図３および図４のグラフに示す。

【００２４】図３は、欠相や、容量素子１２の不良がな
く、直流母線Ｐ，Ｎに正常な直流電源電圧が得られてい
るときの検出信号Ｖａの波形を例示している。図３に示
すように、検出信号Ｖａでは、約２Ｖの直流電位に、直
流母線Ｐ，Ｎのリプル電圧が重なり合っている。そし
て、直流母線Ｐ，Ｎの直流電源電圧が正常であることを
反映して、検出信号Ｖａの振幅、すなわち、リプル電圧
の振幅は、約４Ｖ程度の低い値にとどまっている。

【００２５】一方、図４は、欠相または容量素子１２の
不良が生じたときの検出信号Ｖａの波形を例示してい
る。図４に示すように、このときの検出信号Ｖａの振
幅、すなわち、リプル電圧の振幅は、直流母線Ｐ，Ｎの
直流電源電圧が異常であること反映して、１２Ｖ程度の
高さに達している。CPU１５は、この検出信号Ｖａを、
デジタル形式の検出信号Ｖｄとして受け取り、その振幅
の大きさにもとづいて、異常の有無を判定する。

【００２６】図５は、CPU１５によって、直流電源電圧
の異常を検出するために実行されるプログラムの流れを
示すフローチャートである。この異常検出プログラム
は、負荷１９を駆動するための通常の制御を行うプログ
ラム（通常制御プログラム）とともに、メモリ１７へ格
納されている。そして、CPU１５は、通常制御プログラ
ムを実行する中で、例えば、一定周期ごとに異常検出プ
ログラムを実行する。異常検出プログラムを実行する時
期は、通常制御プログラムの中に規定されている。

【００２７】例えば、リプル電圧の周波数（リプル周波
数）からサンプリング定理にもとづいて定められた周
期、すなわち、リプル電圧をサンプリングするのに必要
かつ十分な周波数が、上記一定周期として採用される。
あるいは、欠相の検出や容量素子１２の異常の検出は、
緊急性を要しないことから、それよりも、粗い（長い）
周期が採用されてもよい。

【００２８】異常検出プログラムの実行が開始される
と、まずステップＳ１において、Ａ／Ｄコンバータ１６
が出力する検出信号Ｖｄが読み込まれる。つぎに、ステ
ップＳ２において、検出信号Ｖｄの時間変化率、すなわ
ち時間に対する微分計数が算出される。微分計数は、例
えば、先に読み取られた最も新しい検出信号Ｖｄと、現
在の検出信号Ｖｄとの差を算出することによって得られ
る。

【００２９】つづいて、ステップＳ３において、微分係
数の変化が判定される。その結果、微分係数が、正の値
から非正（０または負）の値へと変化すると判定される
と、処理は、ステップＳ４へと移行する。また、微分係
数が、負の値から非負（０または正）の値へと変化する
と判定されると、処理は、ステップＳ５へと移行する。
さらに、微分係数の変化が、それらのいずれでもないと
きには、処理はステップＳ１０へと移行する。微分係数
の変化の判定は、例えば、先に算出された微分係数の値
と、現在の値とを比較することによって、遂行される。

【００３０】ステップＳ４では、現在の検出信号Ｖｄ
を。最大値として記憶する。最大値は、メモリ１７に保
存されてもよく、また、CPU１５に備わるレジスタに保
存されてもよい。その後、処理は、ステップＳ６へと移
行する。ステップＳ５では、検出信号Ｖｄが最小値とし
て保存される。この最小値も、メモリ１７へ保存されて
もよく、CPU１５に備わる別のレジスタに保存されても
よい。その後、処理は、ステップＳ６へと移行する。

【００３１】ステップＳ６では、保存されている中で最
新の最大値と最新の最小値とが比較される。すなわち、
双方の差が算出される。つづくステップＳ７では、算出
された差が、あらかじめ与えられている規定値よりも大
きいか否かが判定される。差が規定値よりも大きいと判
定されると、処理はステップＳ８へと移行し、逆に大き
くないと判定されると、ステップＳ１０へと移行する。

【００３２】ステップＳ８では、差が規定値よりも大き
いという状態が、あらかじめ与えられた指定期間以上の
永さで継続しているか否かが判定される。指定期間以上
の永さでの継続が認められるときには、処理は、ステッ
プＳ９へと移行し、逆に、指定期間以上の永さでの継続
が認められないときには、処理は、ステップＳ１０へと
移行する。規定値および指定期間は、例えば、メモリ１
７などへ、あらかじめ格納される。

【００３３】ステップＳ９では、直流母線Ｐ，Ｎの直流
電源電圧に異常が生じているとの判定、言い換えると、
欠相または容量素子１２の異常が生じているとの判定が
下される。この判定にともなって、例えば、負荷１９へ
の交流電源電圧の供給を停止する、あるいは、所定の報
知信号を外部へ出力するなどの処理が行われる。その
後、処理は、ステップＳ１１へと移行する。

【００３４】これに対して、ステップＳ１０では、直流
母線Ｐ，Ｎの直流電源電圧は正常であるとの判定、言い
換えると、欠相も容量素子１２の異常も生じてはいない
との判定が下される。この判定が得られるときには、異
常の判定にともなう処理は実行されない。その後、処理
は、ステップＳ１１へと移行する。

【００３５】ステップＳ１１では、処理を終了して通常
制御プログラムの処理に戻るべきか否かが判定される。
例えば、異常検出プログラムの処理が開始された後、一
定期間が経過しているときには、処理を終了すべきと判
定される。処理を終了すべきでないと判定されると、処
理は、ステップＳ１へと戻る。すなわち、ステップＳ１
１において、処理を終了すべきと判定されるまで、ステ
ップＳ１〜ステップＳ１１までの処理が反復して実行さ
れる。

【００３６】以上の処理によって、検出信号Ｖｄの最大
値と最小値の差、すなわち、リプル電圧のピーク間振幅
（ピーク・ツー・ピーク）が規定値を超えて大きいか否
かに応じて、直流電源電圧の異常の有無を判断する。し
たがって、規定値を、適切な大きさに設定することによ
って、直流電源電圧の異常と正常とを適切に判定するこ
とが可能となる。

【００３７】なお、上記では、容量素子２４の一端が正
直流母線Ｐに接続される例を示したが、低電位基準線Ｖ
_Gおよび高電位基準線Ｖ_ccを基準として、直流母線Ｐ，
Ｎの間のリプル電圧が検出できるのであれば、直流母線
Ｐ，Ｎのいずれに接続されてもよい。

【００３８】以上に説明したように、この装置１０１で
は、第１に、検出部１４によるリプル電圧の検出に必要
な回路素子は、２本の抵抗素子２２，２３と１個の容量
素子２４のみであり、装置１５１に必要とされたダイオ
ード５３、およびフォトカプラを必要とされない。この
ため、装置１０１は、従来の装置１５１に比べて、低廉
な価格で構成することが可能である。また、素子が少な
いために、素子の搭載に必要とされる基板の面積を小さ
くし、装置を小型化することが可能となる。

【００３９】さらに、制御部１８にＡ／Ｄコンバータ１
６を必要とするが、近年のCPUでは、それ自体にすでに
Ａ／Ｄコンバータが備わっているのが通例であり、この
ようなCPUが制御部１８に用いられる限りは、Ａ／Ｄコ
ンバータ１６を追加的に設ける必要がない。すなわち、
Ａ／Ｄコンバータ１６は、従来の装置１５１に比べて、
素子の個数、価格の上昇、および、基板の面積の増大
を、必ずしももたらすものではない。

【００４０】また、装置１０１では、図５の異常検出プ
ログラムを実行することにより、検出信号Ｖａに対応す
る検出信号Ｖｄにもとづいて、異常の有無の判定が行わ
れる。異常検出プログラムを実行する時期は、通常制御
プログラムの中に規定されている。このため、外部から
の指示にもとづくのではなく、CPU１５自身の主導にも
とづいて、異常検出プログラムの実行のタイミングを決
定することが可能である。

【００４１】すなわち、CPU１５は、異常検出プログラ
ムを割り込み処理として実行する必要がなく、通常制御
プログラムを実行する中で、通常の制御動作を妨げない
都合のよい時期を選んで、異常検出プログラムを実行す
ることができる。したがって、CPU１５における通常の
制御動作が阻害されることがなく、異常検出プログラム
の処理が、CPU１５への負担を増すことなく遂行され得
る。このことは、CPU１５として、従来の装置１５１に
備わるCPUと同等の規模のものを使用できることを意味
し、この点においても、装置の低廉化、小型化が達成さ
れる。

【００４２】さらに、従来の装置１５１にも備わる図示
しないメモリに、異常検出プログラムを書き加えるだけ
で、実施の形態の制御部１８が実現し、上記した特徴的
な動作が実現する。すなわち、従来の装置１５１の大半
部がそのまま利用でき、特に、高価なCPU１５やメモリ
１７等を置き換えることなく、単に、メモリ１７へ書き
込むプログラムを変更するのみで、装置１０１が実現す
る。この点も、装置の低廉化に大きく寄与する。

【００４３】さらに、異常検出プログラムが、図５の例
のように、検出信号Ｖｄの振幅を規定値と比較し、振幅
が一定期間にわたって継続的に規定値を超えたときに、
異常有りと判定するものであるときには、プログラムの
構成が簡素であり、メモリ１７の記憶容量への負担が軽
くて済むという利点が得られる。

【００４４】また、直流母線Ｐ，Ｎの直流電源電圧が異
常であるか否かの判定は、異常検出プログラムにもとづ
いて実行される。このため、負荷１９における動作状
態、動作条件、あるいは、負荷１９の種類等に応じた判
定条件の変更、例えば、規定値や指定期間の変更が、CP
U１５やメモリ１７等のハードウェアを変更することな
く、プログラムの変更のみで達成できるという利点が得
られる。すなわち、装置１０１は、一品種で多品種に幅
広く対応可能であり、他種類の装置を製造する必要がな
いので、この点でも、装置の低廉化がもたらされる。

【００４５】

【発明の効果】第１の発明の装置では、検出部が、直流
電源電圧のリプル電圧を検出するので、制御部では、検
出されたリプル電圧にもとづいて、欠相だけでなく、平
滑用の容量素子の異常をも判定することが可能となる。
また、検出部の構成要素が、２本の抵抗素子と１個の容
量素子だけで足りるので、ダイオードおよびフォトカプ
ラを備える従来の装置に比べて、装置が簡素に構成さ
れ、装置の低廉化、小型化が実現する。

【００４６】第２の発明の装置では、インバータの制御
を行うための従来の制御部に備わるメモリに、異常検出
プログラムをメモリへ書き加えるだけで、欠相の検出お
よび平滑用の容量素子の異常の検出が可能となる。ま
た、CPUには、Ｄ／Ａコンバータが内蔵されるのが通例
であるので、Ｄ／Ａコンバータについても、通例におい
ては、新たな素子として追加する必要がない。すなわ
ち、制御部の規模を従来装置に比べて拡大することな
く、異常の検出が可能となる。

【００４７】また、異常の判定がプログラムにもとづい
て行われるので、負荷の変更、動作条件等に応じた判定
条件の変更が容易に行い得る。その結果、多種類の装置
を単一の装置で実現できるので、装置のさらなる低廉化
が実現する。

【００４８】第３の発明の装置では、異常検出プログラ
ムを実行する時期が、通常制御プログラムの中に規定さ
れているので、CPUは、外部からの不定期的な指示にも
とづいた割り込み処理として異常検出プログラムを実行
する必要がなく、通常制御プログラムを実行する上で、
都合のよい時期を選んで、異常検出プログラムを実行す
ることができる。したがって、異常検出プログラムの処
理が、CPUへの負担を増すことなく遂行され得るので、C
PUとして、従来の装置に備わるCPUと同等の規模のもの
を使用できる。このことも、装置の低廉化、小型化に寄
与する。

【００４９】第４の発明の装置では、異常検出プログラ
ムが、簡素な手順によって異常の判定を行うように記述
されているので、プログラムを格納するメモリのメモリ
容量に大きな負担を課さない。この点も、装置の低廉
化、小型化に寄与する。

【図面の簡単な説明】

【図１】実施の形態１の装置のブロック図である。

【図２】実施の形態１の検出部のブロック図である。

【図３】実施の形態１の動作説明図である。

【図４】実施の形態１の動作説明図である。

【図５】実施の形態１のCPUの動作の流れを示すフロ
ーチャートである。

【図６】従来の装置のブロック図である。

【符号の説明】

１１コンバータ、１２容量素子（第１容量素子）、
１３インバータ、１４検出部、１５ CPU１５、１
６Ａ／Ｄコンバータ、１７メモリ、１８制御部、２
２，２３抵抗素子、２４容量素子（第１容量素
子）、３２接続部、Ｐ，Ｎ直流母線。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０２Ｍ 1/14 Ｈ０２Ｍ 1/14 7/48 7/48 Ｍ

Claims

【特許請求の範囲】

【請求項１】給電装置において、外部から入力される交流電源電圧を整流することによ
り、二本の直流母線に直流電源電圧を出力するコンバー
タと、前記直流電源電圧を平滑化するために前記二本の直流母
線の間に介挿される第１容量素子と、前記直流電源電圧のリプル電圧を検出する検出部と、前記検出部で検出されたリプル電圧にもとづいて、直流
電源電圧における異常の有無を判定する制御部と、を備
え、前記検出部は、直流電位が供給される二本の基準電位線の間に介挿さ
れ、互いに直列に接続された二本の抵抗素子と、当該二本の抵抗素子の接続部と前記二本の直流母線のい
ずれか一方との間に介挿された第２容量素子と、を備
え、前記接続部の電位が、検出された前記リプル電圧とし
て、前記制御部へと入力される給電装置。
【請求項２】請求項１に記載の給電装置において、前記直流電源電圧を新たな交流電源電圧へと変換し、外
部の負荷へと供給するインバータを、さらに備え、前記制御部は、CPUと、Ａ／Ｄコンバータと、メモリと
を備え、前記メモリには、前記CPUの動作を規定するプログラム
が格納されており、当該プログラムには、前記インバー
タが前記負荷を駆動する通常の動作を規定する通常制御
プログラムと、検出された前記リプル電圧にもとづいて
前記異常の有無を判定する動作を規定する異常検出プロ
グラムとが含まれており、検出された前記リプル電圧は、前記Ａ／Ｄコンバータに
よってデジタル信号に変換されて、前記CPUへと入力さ
れる給電装置。
【請求項３】請求項２に記載の給電装置において、前記CPUが、前記異常検出プログラムを実行する時期
は、前記通常制御プログラムの中に規定されている給電
装置。
【請求項４】請求項２または請求項３に記載の給電装
置において、前記異常検出プログラムは、検出された前記リプル電圧
の振幅を、あらかじめ与えられた規定値と比較し、あら
かじめ与えられた指定期間にわたって継続的に、前記振
幅が前記規定値よりも大きいときに、前記異常が存在す
る旨の判定を行うように、前記CPUの動作を規定する給
電装置。