JP2007324991A

JP2007324991A - 電流検出回路

Info

Publication number: JP2007324991A
Application number: JP2006153588A
Authority: JP
Inventors: Takao Kawasaki; 隆生川崎
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2006-06-01
Filing date: 2006-06-01
Publication date: 2007-12-13

Abstract

【課題】ＢＴＬ出力回路の負荷に流入する電流を検出する電流検出回路の電流検出性能の低下を抑える。
【解決手段】ＢＴＬ出力回路を構成する２つの増幅器３１，３３の出力端にそれぞれ電流検出用の抵抗器３５，３６を直列に接続し、加減算増幅器３７において、増幅器３１の出力電圧と抵抗器３６の負荷３４側端の電圧とを加算した電圧と、増幅器３３の出力電圧と抵抗器３５の負荷３４側端の電圧とを加算した電圧との差を算出し、負荷３４に流れる電流ｉ_０に比例した検出出力電圧ｖ_ｄを得る。
【選択図】図１

Description

本発明は、オーディオ機器のパワーアンプなどにおいて用いられる電流検出回路に関する。

例えばオーディオ機器においては、電流帰還によって出力インピーダンスを制御する、電流帰還によって定電流出力を得る、過電流からの保護、などの目的で、負荷（スピーカ）に流れる電流の検出が行われている。電流の検出には、負荷と直列に接続した抵抗器の両端間の電位差を検出することにより、負荷に流れる電流を検出する方法が一般的に用いられている。

ところで、逆位相となる２つの増幅器の出力端間に負荷を接続する、いわゆるＢＴＬ（Balanced Transformer Less）出力回路においては、負荷の両端がいずれも接地されていないため、電流検出用の抵抗器の一端を接地することができない。このため、電流検出用の抵抗器の両端間の電位差を、差動増幅器などを用いて検出する必要がある。

図３は従来のＢＴＬ出力回路の負荷に流入する電流を検出する電流検出回路の一例を示す構成図である。図３において、増幅器１は入力電圧を増幅して負荷４の一端に供給する。位相反転器２は入力電圧の位相を反転し、増幅器３は位相反転器２の出力電圧を増幅し、増幅器１の出力電圧とは極性が逆で振幅が等しい電圧を負荷４の他端に供給する。増幅器３の出力端と負荷４の他端との間には電流検出用の抵抗器５が接続されている。

そして、抵抗器５の両端の電位が、それぞれ差動増幅器６を構成する抵抗器７，９を介して演算増幅器１１の反転入力端子、非反転入力端子に供給され、この演算増幅器１１の非反転入力端子が抵抗器１０を介して接地されるとともに、演算増幅器１１の出力が抵抗器８を介して反転入力端子に帰還される。この差動増幅器６によって、抵抗器５の両端間の電位差が検出される。

図３に示す電流検出回路においては、回路の損失を小さくするために、電流検出用の抵抗器５の抵抗値は小さい方が望ましい。しかし、抵抗器５の抵抗値が小さいと、抵抗器５の両端で検出される電位差は小さな値となり、接続される差動増幅器６は高い差動利得を要求される。

一方、差動増幅器６には高い同相電圧が印加されるのが一般的であり、また、同相電圧は電流検出の妨げとなるため、差動増幅器６は高い同相耐電圧と高い同相排除特性とを要求される。このため、図３に示す電流検出回路においては、高い差動利得を実現するための設計が非常に困難となる。

ＢＴＬ出力回路において、同相電圧による影響を回避するための技術としては、例えば特許文献１に開示されたものがある。図４は特許文献１に記載された定電流駆動回路の構成を示す構成図である。

図４に示す定電流駆動回路は、抵抗器１３〜１６により反転増幅回路として負帰還動作させられるマスターアンプ１７と、抵抗器１８〜２０によりミラー反転回路として負帰還動作させられるスレーブアンプ２１とを有し、入力電圧をマスターアンプ１７で反転増幅させ、この反転増幅出力によって負荷２２の一方の端子を通電駆動させるとともに、マスターアンプ１７の出力をスレーブアンプ２１でミラー反転させ、このミラー反転出力によって負荷２２の他方の端子を通電駆動させる。これにより、マスターアンプ１７とスレーブアンプ２１による負荷２２のＢＴＬ駆動が行なわれる。

これとともに、マスターアンプ１７の出力と負荷２２との間に電流検出用の抵抗器２３を直列に介在させ、この抵抗器２３の負荷２２側端に現れる電圧をマスターアンプ１７の非反転入力端子に抵抗器１６を介して帰還させる。すると、マスターアンプ１７の反転入力端子での電位が非反転入力端子での電位に追従する負帰還動作が行なわれ、この負帰還動作により、負荷２２に流れる電流は入力電圧に応じて制御されるようになる。

このように図４に示す定電流駆動回路では、電流検出の妨げとなる同相電圧を、ＢＴＬ出力回路にもともと存在している逆極性の出力電圧によって打ち消すことで、同相電圧よる影響を回避している。ここで、特許文献１に開示された技術は定電流駆動回路であり、そのままでは電流検出回路として用いることはできないが、その原理を用いた、図５に示すような電流検出回路が誘導できる。

図５において、増幅器１，３、位相反転器２、負荷４、抵抗器５については図３と同様の構成である。そして、増幅器１の出力電圧が、抵抗器２５を介して加算増幅器２８に供給され、抵抗器５の負荷４側端の電圧が抵抗器２７を介して加算増幅器２８に供給されるとともに、加算増幅器２８の出力が抵抗器２６を介して帰還される。このように、一方の増幅器１の出力電圧に他方の増幅器３の出力電圧を加算することで、同相電圧が打ち消され、負荷４に流れる電流に比例した検出出力電圧が得られる。
特開平７−３８３５１号公報

しかし、図５に示す電流検出回路では、増幅器１，３の利得や位相が正確に等しくない、つまり増幅器１，３が非平衡である場合は、検出出力電圧に誤差が生じる。また、増幅器１，３に非直線歪みが存在する場合も、検出出力電圧に高調波成分が誤差として混入する。このように図５に示す電流検出回路では、増幅器１，３の非平衡性、非直線性により検出出力電圧に誤差が生じ、検出性能が低下するという問題があった。

本発明は上記に鑑みてなされたもので、ＢＴＬ出力回路の負荷に流入する電流を検出する電流検出回路において、ＢＴＬ出力回路を構成する２つの増幅器の非平衡性、非直線性に由来する検出出力電圧の誤差の発生を抑え、検出性能の低下を抑えることを目的とする。

上記目的を達成するため、本発明の電流検出回路は、入力電圧が供給され出力電圧を負荷の一端に供給する第１の増幅器と、前記入力電圧の位相を反転する位相反転器と、この位相反転器の出力電圧が供給され、第１の増幅器の出力電圧とは極性が逆で振幅が等しい電圧を前記負荷の他端に供給する第２の増幅器と、前記第１の増幅器の出力端と前記負荷の一端との間に接続された第１の電流検出用抵抗と、前記第２の増幅器の出力端と前記負荷の他端との間に接続された第２の電流検出用抵抗と、前記第１の増幅器の出力電圧と前記第２の電流検出用抵抗の負荷側端の電圧とを加算して第１の加算電圧を算出し、前記第２の増幅器の出力電圧と前記第１の電流検出用抵抗の負荷側端の電圧とを加算して第２の加算電圧を算出し、前記第１の加算電圧と前記第２の加算電圧との差を算出することにより、前記負荷に流れる電流に比例した電圧を検出する加減算増幅器とを備えることを特徴とする。

本発明の電流検出回路は、ＢＴＬ出力回路を構成する２つの増幅器の出力端にそれぞれ電流検出用抵抗を直列に接続し、各電流検出用抵抗の両端の電圧をそれぞれ加減算して、負荷に流れる電流に比例した電圧を検出するので、２つの増幅器の非平衡性、非直線性に由来する検出出力電圧の誤差の発生を抑え、検出性能の低下を抑えることができる。

以下、本発明の電流検出回路を実施するための最良の形態について、図面を参照して説明する。

図１は本発明の一実施の形態に係る電流検出回路を示す構成図である。図１に示すように本実施の形態に係る電流検出回路は、増幅器３１，３３と、位相反転器３２と、負荷３４と、電流検出用の抵抗器３５，３６と、加減算増幅器３７とを備える。

増幅器３１は入力電圧ｖ_ｉを増幅して負荷３４の一端に供給する。位相反転器３２は入力電圧ｖ_ｉの位相を反転し、増幅器３３は位相反転器３２の出力電圧を増幅し、増幅器３１の出力電圧とは極性が逆で振幅が等しい電圧を負荷３４の他端に供給する。増幅器３１の出力端と負荷３４の一端との間には電流検出用の抵抗器３５が接続され、増幅器３３の出力端と負荷３４の他端との間には電流検出用の抵抗器３６が接続されている。

加減算増幅器３７は抵抗器３８〜４３、演算増幅器４４からなる。演算増幅器４４の反転入力端子には、抵抗器３８を介して増幅器３１の出力端が接続されるとともに、抵抗器４０を介して抵抗器３６の負荷３４側端が接続されている。また、演算増幅器４４の反転入力端子には、演算増幅器４４の出力が抵抗器３９を介して帰還されている。一方、演算増幅器４４の非反転入力端子には、抵抗器４１を介して増幅器３３の出力端が接続されるとともに、抵抗器４２を介して抵抗器３５の負荷３４側端が接続されている。また、演算増幅器４４の非反転入力端子は、抵抗器４３を介して接地されている。

図１に示す電流検出回路では、増幅器３１の出力電圧と、増幅器３３の出力電圧とによって負荷３４がＢＴＬ駆動される。そして、加減算増幅器３７において、増幅器３１の出力電圧と抵抗器３６の負荷３４側端の電圧とを加算した電圧と、増幅器３３の出力電圧と抵抗器３５の負荷３４側端の電圧とを加算した電圧との差を算出することで、負荷３４に流れる電流ｉ_０に比例した検出出力電圧ｖ_ｄを得る。

ここで、本実施の形態の原理について、図２を参照して説明する。図２において、Ａ点は図１における増幅器３１と抵抗器３８との接続点、Ｂ点は抵抗器３６と抵抗器４０との接続点、Ｃ点は増幅器３３と抵抗器４１との接続点、Ｄ点は抵抗器３５と抵抗器４２との接続点にそれぞれ相当する。

演算器５５は、Ｃ点の電圧とＤ点の電圧とを加算した電圧から、Ａ点の電圧とＢ点の電圧とを加算した電圧を減算する。Ａ〜Ｄ点の電圧には、それぞれ係数乗算器５１〜５４でｋ_１〜ｋ_４の係数が乗算される。これより、演算器５５で算出される検出出力電圧ｖ_ｄは、以下の（数式１）で表される。

ここで、Ａ_１，Ａ_２は増幅器３１，３３の利得、ｒ_１，ｒ_２は抵抗器３５，３６の抵抗値である。

上記の（数式１）において、右辺の第２項は目的とする電流検出出力を表すが、第１項は電圧成分の混入による誤差を表す。したがって、第１項はゼロであることが望ましい。第１項がゼロになる条件は唯一ではないが、ｋ_１＝ｋ_４かつｋ_２＝ｋ_３の場合には、Ａ_１，Ａ_２，ｒ_１，ｒ_２の値によらず、第１項がゼロになることが分かる。このことは同時に、増幅器３１，３２の非直線性の影響を受けないことも意味する。

図１と図２とを対比すると、係数ｋ_１〜ｋ_４と図１の抵抗器３８〜４３の抵抗値との間には、以下の（数式２）〜（数式５）の関係がある。

ここで、Ｒ_３８〜Ｒ_４３はそれぞれ抵抗器３８〜４３の抵抗値である。

上記の（数式２）〜（数式５）のｋ_１〜ｋ_４を（数式１）に代入することにより、図１の電流検出回路における検出出力電圧ｖ_ｄを計算できるが、かなり複雑な形になる。そこで、抵抗器３８，４０〜４２の抵抗値をすべて等しいものとし、その抵抗値Ｒ_１とすると、（数式２）〜（数式５）は、以下の（数式６）〜（数式９）のように書き換えられる。

この（数式６）〜（数式９）の条件は、実際の回路においても高精度に実現し易い条件であると言える。そして、（数式６）〜（数式９）のｋ_１〜ｋ_４を（数式１）に代入することにより、図１の電流検出回路における検出出力電圧ｖ_ｄが以下の（数式１０）のように簡単な形で求まる。

上記（数式１０）の右辺の第２項が目的とする電流検出出力を表し、第１項が電圧成分の混入による誤差を表すことは、（数式１）の場合と同様である。

したがって、第１項はゼロであることが望ましい。（数式１０）の右辺の第１項の分子は、（Ｒ_４３−Ｒ_３９）と（Ａ_１−Ａ_２）との積であるため、Ｒ_３９＝Ｒ_４３またはＡ_１＝Ａ_２のどちらかが成立するとき、第１項がゼロになる。そして、Ｒ_３９＝Ｒ_４３のとき、図２における場合と同様に、Ａ_１，Ａ_２，ｒ_１，ｒ_２の値によらず第１項がゼロになり、増幅器３１，３３の非直線性の影響も受けない。

本実施の形態の電流検出回路は、抵抗器３５，３６の両端の電圧を、加減算増幅器３７においてそれぞれ加減算することで、電流検出の妨げとなる同相電圧を、ＢＴＬ出力回路にもともと存在している逆極性の出力電圧によって打ち消すことができる。これにより、高い同相耐電圧、同相排除特性を有する差動増幅器が不要となる。このため、設計が容易になり、コストも抑えることができる。また、同相電圧により検出出力電圧に歪成分が混入することがなく、検出性能の低下を抑えることができる。また、同相電圧の影響を回避するための配慮が不要になり、最適な検出利得を設定できるため、ノイズの影響を受けにくくなり、検出性能が向上する。さらに、電流検出用の抵抗器の抵抗値を小さくでき、回路の損失を軽減できる。

また、本実施の形態の電流検出回路では、ＢＴＬ出力回路を構成する２つの増幅器は必ずしも正確に利得、位相が一致していなくても、同相耐電圧の問題や、増幅器の非直線性の問題を回避できるレベルであれば、検出出力電圧の誤差の発生を抑え、検出性能の低下を抑えることができる。また、ＢＴＬ出力回路を構成する増幅器の非直線性に由来する誤差の発生がなく、検出性能の低下を抑えることができる。

本発明の一実施の形態に係る電流検出回路を示す構成図である。実施の形態の原理を説明するための図である。従来のＢＴＬ出力回路の負荷に流入する電流を検出する電流検出回路の一例を示す構成図である。従来の定電流駆動回路の構成を示す構成図である。従来のＢＴＬ出力回路の負荷に流入する電流を検出する電流検出回路の他の一例を示す構成図である。

符号の説明

３１，３３増幅器
３２位相反転器
３４負荷
３５，３６，３８〜４３抵抗器
３７加減算増幅器
４４演算増幅器

Claims

入力電圧が供給され出力電圧を負荷の一端に供給する第１の増幅器と、
前記入力電圧の位相を反転する位相反転器と、
この位相反転器の出力電圧が供給され、第１の増幅器の出力電圧とは極性が逆で振幅が等しい電圧を前記負荷の他端に供給する第２の増幅器と、
前記第１の増幅器の出力端と前記負荷の一端との間に接続された第１の電流検出用抵抗と、
前記第２の増幅器の出力端と前記負荷の他端との間に接続された第２の電流検出用抵抗と、
前記第１の増幅器の出力電圧と前記第２の電流検出用抵抗の負荷側端の電圧とを加算して第１の加算電圧を算出し、前記第２の増幅器の出力電圧と前記第１の電流検出用抵抗の負荷側端の電圧とを加算して第２の加算電圧を算出し、前記第１の加算電圧と前記第２の加算電圧との差を算出することにより、前記負荷に流れる電流に比例した電圧を検出する加減算増幅器と
を備えることを特徴とする電流検出回路。