以下、電流測定装置の実施の形態について、添付図面を参照して説明する。
最初に、図1に示す電流測定装置としての電流測定装置1の構成について、図面を参照して説明する。
この電流測定装置1は、一例として、ホール素子2、電源部3、信号切替部4、切替制御部5および信号処理部6を備え、ホール素子2に不図示の磁界を印加している不図示の検出対象(例えば配線)に流れる電流の電流値Iobを検出可能に構成されている。
この電流測定装置1でのホール素子2は、平面視形状が例えば正方形や十文字形状のような上下と左右が対称な形状に形成されて、その四隅に4つの端子2a,2b,2c,2dが反時計回りまたは時計回り(本例では一例として反時計回り)に配設されている。このホール素子2は、第1の端子対2a,2cおよび第2の端子対2b,2dのうちの任意の一方の端子対に駆動電流I1が供給されている状態において、駆動電流I1が供給されていない他方の端子対間に、ホール素子2を通過する磁束の磁束密度に比例した電圧(以下、ホール電圧Vhともいう)を、第1の端子対2a,2c間での極性と第2の端子対2b,2d間での極性とが反転する状態で発生させる。
ただし、ホール素子2は、製造上のばらつきに起因して、磁束密度がゼロのときでも、駆動電流I1の一方の端子対への供給状態において他方の端子間に電圧値がほぼ一定のオフセット電圧Vosを発生させるという特性を有している。この特性を有するため、ホール素子2は、駆動電流I1が供給されていない端子対間から、ホール電圧Vhと共にオフセット電圧Vosを含む検出電圧Vdを出力する。
また、検出対象からの磁界と共に不要磁界(検出対象からの磁界以外の磁界であって強度が一定の磁界)がホール素子2に印加されているときには、ホール素子2は、検出対象からの磁界にのみ起因して発生するホール電圧Vh0(以下では、ホール電圧Vh0の電圧値もVh0と表記するものとする)と、不要磁界にのみ起因して発生するホール電圧Vh1(以下では、ホール電圧Vh1の電圧値もVh1と表記するものとする)の合成電圧(Vh0+Vh1)をホール電圧Vhとして出力する。
このため、以下では、この検出電圧Vdのうち、第1の端子対2a,2c間から出力されるものを第2検出電圧Vd2(=−(Vh0+Vh1)+Vos)と表記し、第2の端子対2b,2d間から出力されるものを第1検出電圧Vd1(=Vh0+Vh1+Vos)と表記する(図2参照)。
電源部3は、定電圧直流電源または定電流直流電源で構成されて、ホール素子2に対して定電圧または定電流を出力する。本例では一例として、電源部3は、定電圧直流電源で構成されて、ホール素子2に対して定電圧V1を出力することで、ホール素子2に駆動電流I1を供給するが、電源部3を定電流直流電源で構成して、ホール素子2に対して定電流としての駆動電流I1を供給してもよい。
信号切替部4は、ホール素子2の第1の端子対2a,2cおよび第2の端子対2b,2dの任意の一方に対して電源部3からの駆動電流I1を切り替えて(ホール素子2への駆動電流I1の流通方向を切り替えて)供給可能に構成されている。また、信号切替部4は、駆動電流I1が第1の端子対2a,2cに供給されている状態のときに第2の端子対2b,2d間に生じる第1検出電圧Vd1、および駆動電流I1が第2の端子対2b,2dに供給されている状態のときに第1の端子対2a,2c間に生じる第2検出電圧Vd2を切り替えて、信号処理部6に出力可能に構成されている。
具体的には、信号切替部4は、一例として4つのスイッチ(一例として単極双投スイッチ)11,12,13,14を備え、スイッチ11は、そのc接点が電源部3に接続され、そのa接点が第1の端子対2a,2cの一方の端子2aに接続され、かつそのb接点が第2の端子対2b,2dの一方の端子2dに接続されることで、電源部3とホール素子2との間に配設されている。また、スイッチ12は、そのc接点が電流測定装置1の基準電位(電圧がゼロボルトのグランドG)に接続され、そのa接点が第1の端子対2a,2cの他方の端子2cに接続され、かつそのb接点が第2の端子対2b,2dの他方の端子2bに接続されることで、基準電位(グランドG)とホール素子2との間に配設されている。
また、スイッチ13は、そのc接点が信号処理部6(具体的には、信号処理部6の一部を構成する差動増幅回路としての差動増幅器21の一対の入力端子を構成する非反転入力端子)に接続され、そのa接点が第2の端子対2b,2dの一方の端子2dに接続され、かつそのb接点が第1の端子対2a,2cの一方の端子2aに接続されることで、信号処理部6とホール素子2との間に配設されている。また、スイッチ14は、そのc接点が信号処理部6(具体的には、信号処理部6の一部を構成する差動増幅器21の一対の入力端子を構成する反転入力端子)に接続され、そのa接点が第2の端子対2b,2dの他方の端子2bに接続され、かつそのb接点が第1の端子対2a,2cの他方の端子2cに接続されることで、信号処理部6とホール素子2との間に配設されている。これらの各スイッチ11〜14は、切替制御部5から出力される制御信号CLK1のHiレベル期間(図2に示す期間A1)にa接点がc接点に接続され(同図中の実線で示す接続状態に移行し)、制御信号CLK1のLowレベル期間(図2に示す期間A2)にb接点がc接点に接続される(同図中の破線で示す接続状態に移行する)ように制御される。
切替制御部5は、3つの制御(切替)信号CLK1,CLK2,CLK3を図2に示すタイミングで生成すると共に、制御信号CLK1については各スイッチ11,12,13,14および信号処理部6(具体的には、信号処理部6の一部を構成する後述の補正電圧出力回路22)に出力し、制御信号CLK2については信号処理部6(具体的には、信号処理部6の一部を構成する後述の2つのサンプルアンドホールド回路23,24)に出力し、かつ制御信号CLK3については信号処理部6(具体的には、信号処理部6の一部を構成する後述の同期検波回路26)に出力する。
本例では一例として、切替制御部5は、制御信号CLK1については、周波数が一定(例えば数十kHz(一例として40kHz))で、デューティ比が0.5のパルス信号として出力する。また、切替制御部5は、制御信号CLK2については、制御信号CLK1の周波数の2倍の周波数であって、一例として、制御信号CLK1のHiレベル期間およびLowレベル期間の各々のほぼ中間のタイミングのみで所定時間(制御信号CLK1のHiレベル期間やLowレベル期間よりも十分に短い時間)だけHiレベルとなり、残りの期間がLowレベルとなるパルス信号として出力する。また、切替制御部5は、制御信号CLK3については、制御信号CLK1の周波数と同じ周波数であって、制御信号CLK2の出力タイミングに同期して、HiレベルとLowレベルの状態が切り替わるパルス信号として出力する。
信号処理部6は、一例として、差動増幅器21、補正電圧出力回路22、サンプルアンドホールド回路23,24、加算回路25、同期検波回路26、フィルタ27、A/D変換器28および演算回路29を備え、第1検出電圧Vd1および第2検出電圧Vd2を信号処理する(第1検出電圧Vd1および第2検出電圧Vd2に基づいて、ホール素子2についてのオフセット電圧Vosをキャンセルするという信号処理と、不要磁界にのみ起因して検出されるホール電圧Vh1を補正して除去するという信号処理とを実行する)ことにより、オフセット電圧Vosおよびホール電圧Vh1の影響が排除された状態の電流値Iobを検出する。
具体的には、差動増幅器21は、その非反転入力端子がスイッチ13のc接点に接続され、その反転入力端子がスイッチ14のc接点に接続されている。一例として、差動増幅器21は、その増幅率が1倍に規定されることで、スイッチ13,14を介して出力される第1検出電圧Vd1および第2検出電圧Vd2の一方の電圧(スイッチ13,14によって選択されている電圧)を第3検出電圧Vd3として出力する。これにより、差動増幅器21は、図2に示すように、制御信号CLK1のHiレベル期間(図2中の期間A1)には正電圧としての第1検出電圧Vd1(電圧値:Vh0+Vh1+Vos)となり、制御信号CLK1のLowレベル期間(図2中の期間A2)には負電圧としての第2検出電圧Vd2(電圧値:−(Vh0+Vh1)+Vos)となる第3検出電圧Vd3、つまり、第1検出電圧Vd1および第2検出電圧Vd2が一定の時間間隔(制御信号CLK1の周期の1/2の周期)で交互に出力される第3検出電圧Vd3を出力する。
補正電圧出力回路22は、電圧値Vrの調整が可能な補正電圧Vcoを出力する。一例として、補正電圧出力回路22は、可変電源22a、切替器22bおよびコンデンサ22cを備えて、図2に示すように、それぞれの絶対値が電圧値Vrに調整された正補正電圧Vrpと負補正電圧Vrnとを制御信号CLK1に同期して補正電圧Vcoとして出力する。
具体的には、可変電源22aは、電圧値Vrの2倍の電圧値(2×Vr)の直流電圧Vdcを出力する。また、可変電源22aは、電圧値(2×Vr)を調整するための例えばボリュームなどの調整手段を備えている。切替器22bは、一例として信号切替部4の各スイッチ11,12,13,14と同じ単極双投スイッチで構成されて、そのa接点が可変電源22aの正側出力端子に接続され、そのb接点が可変電源22aの負側出力端子(電流測定装置1の基準電位(グランドG))に接続され、かつそのc接点がコンデンサ22cの一方の端子に接続されている。また、切替器22bは、切替制御部5から出力される制御信号CLK1のHiレベル期間にb接点がc接点に接続され(同図中の実線で示す接続状態に移行し)、制御信号CLK1のLowレベル期間にa接点がc接点に接続される(同図中の破線で示す接続状態に移行する)ように制御される。
この構成により、図示はしないが、コンデンサ22cの一方の端子には、制御信号CLK1のHiレベル期間にゼロボルトになり、制御信号CLK1のLowレベル期間に電圧値(2×Vr)となるデューティ比が0.5の電圧信号(パルス信号)が発生する。コンデンサ22cは、この電圧信号に含まれている直流成分を除去して他方の端子から出力する。これにより、補正電圧出力回路22は、図2に示すように、制御信号CLK1のHiレベル期間に電圧値−Vrの負補正電圧Vrnとなり、制御信号CLK1のLowレベル期間に電圧値Vrの正補正電圧Vrpとなるデューティ比が0.5の補正電圧Vcoをコンデンサ22cの他方の端子から出力する。
サンプルアンドホールド回路23は、第3検出電圧Vd3のうちの制御信号CLK2のHiレベル期間での電圧をサンプリング(検出・保持)して、サンプリング電圧Vsh1として出力する。すなわち、サンプルアンドホールド回路23は、制御信号CLK2のタイミングに同期させた第3検出電圧Vd3をサンプリング電圧Vsh1として出力する。一方、サンプルアンドホールド回路24は、補正電圧Vcoのうちの制御信号CLK2のHiレベル期間での電圧をサンプリング(検出・保持)して、サンプリング電圧Vsh2として出力する。すなわち、サンプルアンドホールド回路24は、制御信号CLK2のタイミングに同期させた補正電圧Vcoをサンプリング電圧Vsh2として出力する。
この電流測定装置1では、このように、第3検出電圧Vd3の立ち上がりおよび立ち下がりのタイミング、すなわち、制御信号CLK1の立ち上がりおよび立ち下がりのタイミングとずれたタイミングで出力される制御信号CLK2に同期して第3検出電圧Vd3をサンプリング(検出・保持)する構成のため、制御信号CLK1の立ち上がりおよび立ち下がりのタイミングでホール素子2に供給される駆動電流I1が切り替えられる際に第1検出電圧Vd1および第2検出電圧Vd2(ひいては、第3検出電圧Vd3)に発生するおそれのあるノイズの各サンプリング電圧Vsh1,Vsh2への影響が大幅に低減されている。
なお、駆動電流I1の切り替え時に発生するノイズの影響が無視できるときには、第3検出電圧Vd3に対する制御信号CLK2でのサンプリングを省く構成を採用することもできる。この構成では、図1に示す電流測定装置1の構成要素からサンプルアンドホールド回路23,24を省いて、各サンプリング電圧Vsh1,Vsh2に代えて第3検出電圧Vd3および補正電圧Vcoを加算回路25に入力し、同期検波回路26では制御信号CLK3に代えて制御信号CLK1で同期検波する構成とする。
加算回路25は、サンプリング電圧Vsh1(制御信号CLK2のタイミングに同期させられた第3検出電圧Vd3)とサンプリング電圧Vsh2(制御信号CLK2のタイミングに同期させられた補正電圧Vco)とを加算すると共に既知のゲインα(通常は数十倍程度)で増幅することにより、図2に示すように、サンプリング電圧Vsh1における第1検出電圧Vd1(電圧値:Vh0+Vh1+Vos)が負補正電圧(電圧値:−Vr)で補正されると共にα倍された補正後第1検出電圧(電圧値:α×(Vh0+Vh1+Vos−Vr))、および第2検出電圧Vd2(電圧値:−Vh0−Vh1+Vos)が正補正電圧(電圧値:Vr)で補正されると共にα倍された補正後第2検出電圧(電圧値:α×(−Vh0−Vh1+Vos+Vr))を交互に補正後のホール電圧Vhco(=α×(Vsh1+Vsh2))として出力する。
加算回路25は、本例では一例として、サンプリング電圧Vsh1,Vsh2を加算して出力する反転増幅器31と、反転増幅器31から出力される信号を入力して予め規定されたゲインで増幅(本例では反転増幅)することで補正後のホール電圧Vhcoを出力する増幅器32とを備えたアナログ増幅回路(回路全体としてのゲインがαに規定された回路)として構成されている。この場合、反転増幅器31は、非反転入力端子がグランドGに接続された演算増幅器31a、演算増幅器31aの反転入力端子とサンプルアンドホールド回路23の不図示の出力端子との間に接続された入力抵抗31b、演算増幅器31aの反転入力端子とサンプルアンドホールド回路24の不図示の出力端子との間に接続された入力抵抗31c(入力抵抗31bと同じ抵抗値の抵抗)、および演算増幅器31aの反転入力端子と出力端子との間に接続された帰還抵抗31dを備えて構成されている。この加算回路25では、反転増幅器31および増幅器32の全体のゲインαは、補正後のホール電圧Vhcoのレベルが後段のA/D変換器28の入力定格に見合うレベルにまで増幅され得るように規定される。なお、加算回路25は、この構成に限定されるものではなく、公知の種々の構成を採用することができる。
同期検波回路26は、一例として、図1に示すように、補正後のホール電圧Vhcoを入力すると共に−1倍のゲインで増幅して反転ホール電圧−Vhcoとして出力する増幅器26aと、ホール電圧Vhcoおよび反転ホール電圧−Vhcoを入力すると共に制御信号CLK3に同期してこれらの電圧Vhco,−Vhcoを交互に切り替えて(つまり、ホール電圧Vhcoを制御信号CLK3で同期検波して)、検波信号Vdetとして出力する切替器26b(本例では一例として、スイッチ11などと同じ単極双投スイッチで構成されている)とを備えている。この場合、切替器26bは、図2に示すように、一例として、制御信号CLK3のHiレベル期間ではホール電圧Vhco(電圧値:α×(Vh0+Vh1+Vos−Vr))に切り替え、制御信号CLK3のLowレベル期間では反転ホール電圧−Vhco(電圧値:−α×(−Vh0−Vh1+Vos+Vr))に切り替えることで、検波信号Vdetを出力する。
フィルタ27は、この検波信号Vdetを入力して平均化することで、出力電圧Voutを出力する。ここで、図2に示すように、同期検波回路26から出力される検波信号Vdetは、制御信号CLK3の1/2の周期で、その電圧値が上記したように電圧値(α×(Vh0+Vh1+Vos−Vr))から電圧値(α×(Vh0+Vh1−Vos−Vr))に、また電圧値(α×(Vh0+Vh1−Vos−Vr))から電圧値(α×(Vh0+Vh1+Vos−Vr))に移行する信号となっている。したがって、この検波信号Vdetがフィルタ27によって平均化されることで、平均の電圧値が図2中において太線の破線で示されるように、電圧(α×(Vh0+Vh1−Vr))となる出力電圧Vout(直流電圧)に変換される。つまり、オフセット電圧Vos分がキャンセルされた出力電圧Voutがフィルタ27から出力される。以上のように、この信号処理部6は、差動増幅器21、サンプルアンドホールド回路23、加算回路25、同期検波回路26およびフィルタ27を有するアナログ回路で構成されたホール電圧生成回路HVGと、アナログ回路で構成された補正電圧出力回路22およびサンプルアンドホールド回路24とを備えて構成されている。
A/D変換器28は、出力電圧Voutを所定のサンプリング周期でサンプリングすることにより、出力電圧Voutの電圧値を示すデジタルデータDvを出力する。演算回路29は、一例として、コンピュータで構成されて、A/D変換器28から出力されるデジタルデータDvに基づいて、検出対象に流れる電流の電流値Iobを検出(算出)する電流検出処理を実行する。また、演算回路29は、算出した電流値Iobを出力する出力処理を実行する。出力の態様としては、例えば不図示の表示部に表示させたり、不図示の記憶装置(ハードディスク装置やリムーバブルメディアなど)に記憶させたり、外部機器に伝送したりするなどの種々の態様を採用することができる。
続いて、電流測定装置1の動作(検出対象に流れる電流の電流値Iobを検出する動作)について図面を参照して説明する。
この電流測定装置1では、電源部3が定電圧V1の出力を実行すると共に、切替制御部5が上記したタイミングで図2に示すように制御信号CLK1〜CLK3を出力する。
この状態において、電流測定装置1の操作者は、検出対象の電流を検出する作業の前に実行する電流測定装置1に対する調整作業の1つとして、補正電圧Vcoの電圧値Vrを設定する補正電圧設定処理を実行する。この補正電圧設定処理では、まず、検出対象からの磁界がホール素子2に印加されない状態にする。つまり、上記したホール電圧Vh0をゼロの状態にする。なお、この状態でもホール素子2には、強度が一定の不要磁界が常時印加されている。このため、ホール素子2は上記したホール電圧Vh1を一定の電圧値Vh1で出力する。
次いで、この補正電圧設定処理では、操作者は、電流測定装置1における信号処理部6のフィルタ27から出力される出力電圧Voutを電圧計などでモニタしつつ、信号処理部6の可変電源22aに設けられている調整手段を操作して、可変電源22aから出力されている直流電圧Vdcの電圧値(2×Vr)を調整することで、出力電圧Voutをゼロボルト(またはゼロボルトに極めて近い状態)にする。図2に示すように、出力電圧Voutは、オフセット電圧Vos分がキャンセルされた状態(電圧値がα×(Vh0+Vh1−Vr)となる状態)で出力されている。また、この補正電圧設定処理の実行中は、上記したようにホール電圧Vh0はゼロである。このため、直流電圧Vdcの電圧値(2×Vr)を調整して、出力電圧Voutをゼロボルトにすることで、補正電圧Vcoの電圧値Vrをホール電圧Vh1の電圧値に一致させる(ほぼ一致させる)ことができる。つまり、補正電圧Vcoでホール電圧Vh1をキャンセルすることができる。これにより、補正電圧設定処理が完了する。
このように、この電流測定装置1では、不要磁界に起因してホール素子2に発生するホール電圧Vh1を補正電圧Vcoでゼロまたは極めてゼロに近い値に補正する(キャンセル)する動作を、増幅器32の前段で実行する構成のため、加算回路25および加算回路25の後段のアナログ回路がホール電圧Vh1の存在に起因して飽和するといった事態の発生を回避することが可能になっている。
しかしながら、可変電源22aの直流電圧Vdcの出力精度や、出力電圧Voutをモニタする電圧計の測定精度には限界があるため、補正電圧Vcoの電圧値Vrをホール電圧Vh1の電圧値Vh1に厳密に一致させるのは困難である。したがって、電圧値(Vh1−Vr)は完全なゼロではなく、若干の値を持った誤差電圧値の状態で存在することになる。この電流測定装置1では、このような誤差電圧値(Vh1−Vr)についても演算回路29におけるデータ処理にてキャンセルする機能を備えている。
したがって、この電流測定装置1の操作者は、電流測定装置1に対する調整作業の他の1つとして、上記の補正電圧設定処理の実行後に、誤差電圧値(Vh1−Vr)をキャンセルするための補正電圧データを取得する補正データ記憶処理を実行する。
この補正データ記憶処理では、操作者は、不図示の操作部に配設されている例えばゼロ調整開始ボタンを操作することで、演算回路29のコンピュータに対して、補正電圧データDvcを取得する取得処理を実行させる。この取得処理では、演算回路29のコンピュータは、A/D変換器28から出力されているデジタルデータDv(出力電圧Voutの電圧値を示すデジタルデータ)を取得して、補正電圧データDvcとして内部メモリに記憶する。この補正電圧データDvcは、補正電圧設定処理の実行後において若干の値として存在する誤差電圧値(Vh1−Vr)をα倍した電圧値を示すものとなっている。これにより、取得処理が完了し、また補正データ記憶処理も完了する。
上記の前処理が完了した後に、操作者は、検出対象からの磁界がホール素子2に印加される状態に電流測定装置1を設定することで、検出対象に流れる電流の電流値Iobについての検出処理を実行する。
この場合、ホール素子2には、検出対象からの磁界と共に不要磁界が印加されている。このため、ホール素子2は、検出対象からの磁界にのみ起因して発生するホール電圧Vh0と、不要磁界にのみ起因して発生するホール電圧Vh1の合成電圧(Vh0+Vh1)をホール電圧Vhとして出力する。したがって、信号切替部4から信号処理部6には、電圧値が図2に示すように期間A1,A2毎に変化する第1検出電圧Vd1および第2検出電圧Vd2が出力される。
これにより、信号処理部6では、差動増幅器21が、この第1検出電圧Vd1および第2検出電圧Vd2に基づいて、電圧値が図2に示すように期間A1,A2毎に変化する第3検出電圧Vd3を出力し、サンプルアンドホールド回路23が、この第3検出電圧Vd3を制御信号CLK2でサンプリングすることにより、図2に示すように、制御信号CLK2に同期して電圧値が、Vh0+Vh1+Vosから−(Vh0+Vh1)+Vosに、また−(Vh0+Vh1)+VosからVh0+Vh1+Vosに変化するサンプリング電圧Vsh1を出力する。
一方、この電流測定装置1では、補正電圧出力回路22が、図2に示すように、制御信号CLK1のHiレベル期間に電圧値−Vrの負補正電圧Vrnとなり、制御信号CLK1のLowレベル期間に電圧値Vrの正補正電圧Vrpとなる補正電圧Vcoを出力する。また、サンプルアンドホールド回路24が、この補正電圧Vcoを制御信号CLK2でサンプリングすることにより、図2に示すように、制御信号CLK2に同期して電圧値が、+Vrから−Vrに、また−Vrから+Vrに変化するサンプリング電圧Vsh2を出力する。
この場合、この電流測定装置1では、上記の補正電圧設定処理において、補正電圧Vcoの電圧値Vrがホール電圧Vh1の電圧値に一致(またはほぼ一致)させられている。ここでは、一例として、ほぼ一致する状態(Vr≒Vh1)であるものとする。
これにより、信号処理部6では、加算回路25が、(Vh1−Vr)≒0の状態で、つまり、ホール電圧Vh1の存在に起因する飽和の発生が補正電圧Vcoによって回避された状態(または大幅に低減された状態)で、図2に示すように、制御信号CLK2に同期して電圧値が、α×(Vh0+Vh1+Vos−Vr)からα×(−Vh0−Vh1+Vos+Vr)に、またα×(−Vh0−Vh1+Vos+Vr)からα×(Vh0+Vh1+Vos−Vr)に変化する補正後のホール電圧Vhcoを出力する。
信号処理部6では、次いで、同期検波回路26が、このホール電圧Vhcoを制御信号CLK3で同期検波することにより、制御信号CLK3に同期して電圧値が、α×(Vh0+Vh1+Vos−Vr)からα×(Vh0+Vh1−Vos−Vr)に、またα×(Vh0+Vh1−Vos−Vr)からα×(Vh0+Vh1+Vos−Vr)に変化する検波信号Vdetを出力する。
フィルタ27は、この検波信号Vdetを入力して平均化することで、オフセット電圧Vos分がキャンセルされた出力電圧Vout(=α×(Vh0+Vh1−Vr))を出力する。続いて、A/D変換器28が、出力電圧VoutをA/D変換することにより、出力電圧Voutの電圧値を示すデジタルデータDvに変換して演算回路29に出力する。
信号処理部6では、最後に、演算回路29が、デジタルデータDvに基づいて電流検出処理を実行することにより、検出対象に流れる電流の電流値Iobを検出(算出)する。この場合、演算回路29がA/D変換器28から入力したデジタルデータDvで示される出力電圧Vout(=α×(Vh0+Vh1−Vr))には、ゼロに近い状態ではあるものの、α×(Vh1−Vr)で示されるホール電圧Vh1に起因した誤差電圧値が含まれている。
このため、電流検出処理では、演算回路29は、まず、上記した補正データ記憶処理で内部メモリに記憶させておいた補正電圧データDvc(電圧α×(Vh1−Vr)を示すデータ)をデジタルデータDvから減算する。これにより、誤差電圧値α×(Vh1−Vr)が除去された、つまり検出対象からの磁界にのみ起因して発生するホール電圧Vh0のみで構成される電圧(α×Vh0)を示す電圧データが算出される。次いで、演算回路29は、この電圧(α×Vh0)を示す電圧データに基づいて、検出対象に流れる電流の電流値Iobを検出(算出)する。最後に、演算回路29は、出力処理を実行することにより、検出した電流値Iobを出力する。
このように、この電流測定装置1では、信号処理部6は、電圧値Vrの調整が可能な補正電圧Vcoを出力する補正電圧出力回路22と、第1検出電圧Vd1および第2検出電圧Vd2に対する信号処理によって生成される電圧(本例では第3検出電圧Vd3)に補正電圧Vcoを加算する加算回路25を有してホール電圧Vhを補正するホール電圧生成回路HVGとを備えると共に、検出対象からの磁界がホール素子2に印加されていないときにホール電圧生成回路HVGで補正されたホール電圧Vh(上記の例では補正後のホール電圧Vhco)がゼロになるように補正電圧Vcoの電圧値Vrを調整可能に構成されている。また、この電流測定装置1では、演算回路29が、この補正後のホール電圧Vhcoに基づいて検出対象に流れる電流の電流値Iobを算出する。
したがって、この電流測定装置1によれば、オフセット電圧Vosについては従来の手法(駆動電流I1を供給するホール素子2の端子対を切り替えることで検出される第1検出電圧Vd1および第2検出電圧Vd2を信号処理することによってオフセット電圧Vosをキャンセルする手法)でキャンセルしつつ、不要磁界にのみ起因して発生するホール電圧Vh1についても補正電圧Vcoでキャンセル(または大幅に低減)することができる。このため、この電流測定装置1によれば、ホール素子2から出力されるホール電圧Vh(第1検出電圧Vd1および第2検出電圧Vd2)に対する信号処理を実行するアナログ回路で構成されたホール電圧生成回路HVGでのホール電圧Vh1に起因した飽和を回避しつつ、検出対象に流れる電流の電流値Iobを高い精度で算出することができる。
また、この電流測定装置1では、信号処理部6は、信号切替部4が第1切替状態のときに一対の入力端子が第2の端子対2b,2d間に接続されると共に信号切替部4が第2切替状態のときに一対の入力端子が第1の端子対2a,2c間に接続されて、出力端子から正電圧としての第1検出電圧Vd1および負電圧としての第2検出電圧Vd2を一定の時間間隔で交互に第3検出電圧Vd3として出力する差動増幅回路としての差動増幅器21を備え、補正電圧出力回路22は、それぞれの絶対値が同等の正補正電圧Vrpおよび負補正電圧Vrnを第3検出電圧Vd3に同期して補正電圧Vcoとして交互に出力し、ホール電圧生成回路HVGは、加算回路25が第3検出電圧Vd3およびこの補正電圧Vcoを加算することにより、第1検出電圧Vd1(=Vh0+Vh1+Vos)が負補正電圧Vrn(=−Vr)を加算して補正され、かつ第2検出電圧Vd2(=−(Vh0+Vh1)+Vos)が正補正電圧Vrp(=Vr)を加算して補正された補正後のホール電圧Vhcoを出力する。
この補正後のホール電圧Vhcoは、第1検出電圧Vd1が負補正電圧Vrnで補正された補正後第1検出電圧(電圧値:α×(Vh0+Vh1+Vos−Vr))および第2検出電圧Vd2が正補正電圧Vrpで補正された補正後第2検出電圧(電圧値:α×(−Vh0−Vh1+Vos+Vr))が交互に(本例では制御信号CLK2のタイミングに同期して)出力される電圧となっている。
したがって、この電流測定装置1によれば、補正電圧Vcoの電圧値Vrがホール電圧Vh1の電圧値と同等に調整されることで、制御信号CLK2のタイミングに同期して電圧値がVh0+Vh1+Vosから−Vh0−Vh1+Vosに、また−Vh0−Vh1+VosからVh0+Vh1+Vosに変化する態様の第3検出電圧Vd3を電圧値Vrで正確に補正することができる。つまり、制御信号CLK2のタイミングに同期して出力される上記の補正後第1検出電圧の電圧値をほぼα×(Vh0+Vos)に、また補正後第2検出電圧の電圧値をほぼα×(−Vh0+Vos)にそれぞれ補正することができる。このため、加算回路25を含むアナログ回路で構成されたホール電圧生成回路HVGにおいて、ホール電圧Vh1に起因した飽和を回避しつつ、ホール電圧Vh1がほぼキャンセルされたホール電圧Vhcoを出力することができる。
また、この電流測定装置1では、信号処理部6は、補正後のホール電圧VhcoをA/D変換するA/D変換器28と、A/D変換器28から出力されるデジタルデータDvを取得する演算回路29とを備え、演算回路29は、検出対象からの磁界がホール素子2に印加されていないときのデジタルデータDvを補正電圧データDvcとして記憶すると共に、検出対象からの磁界がホール素子2に印加されているときのデジタルデータDvを補正電圧データDvcで補正して得られるデータに基づいて電流値Iobを算出する。
したがって、この電流測定装置1によれば、補正電圧Vcoの電圧値Vrとホール電圧Vh1の電圧値Vh1とが若干相違している場合においても、ホール電圧Vh1の影響を完全にキャンセルすることができるため、より高い精度で電流値Iobを算出することができる。
また、この電流測定装置1では、補正電圧出力回路22は、出力電圧である直流電圧Vdcの電圧値(2×vr)が調整可能に構成された可変電源22aと、直流電圧Vdcとゼロボルト(グランドGの電位)とを一定の時間間隔で交互に切り替えて出力する切替器22bと、切替器22bからの出力に含まれる直流成分を除去して補正電圧Vcoとして出力するコンデンサ22cとを備えて構成されている。したがって、この電流測定装置1によれば、制御信号CLK1のタイミングに同期して負補正電圧Vrnから正補正電圧Vrpに(つまり、電圧値が−Vrから+Vrに)、また正補正電圧Vrpから負補正電圧Vrnに(つまり、電圧値が+Vrから−Vrに)変化する補正電圧Vcoを簡易な回路で確実かつ容易に生成して出力することができる。また、この補正電圧出力回路22によれば、可変電源22aの電圧値(2×vr)を調整するだけで、極性の異なる正補正電圧Vrpおよび負補正電圧Vrnの電圧値を、その絶対値を揃えた状態で同時に変更することができる。
なお、上記の電流測定装置1では、信号処理部6において、同期検波回路26が、差動増幅器21から出力される第3検出電圧Vd3に基づいて図2に示すような検波信号Vdetを出力し、フィルタ27でこの検波信号Vdetを平均化することで、オフセット電圧Vos分をキャンセルする構成を採用しているが、オフセット電圧Vos分をキャンセルする構成はこれに限定されるものではない。
例えば、電流測定装置1の切替制御部5および信号処理部6に代えて、図3に示す切替制御部5Aおよび信号処理部6Aを備えて電流測定装置1Aを構成することもできる。なお、ホール素子2、電源部3および信号切替部4については電流測定装置1と同一であるため、図示を省略する。また、切替制御部5Aおよび信号処理部6Aにおいて、切替制御部5および信号処理部6の構成と同一の構成については同一の符号を付して重複する説明を省略する。また、信号処理部6と信号処理部6Aの加算回路25は同一の構成であるため、図3ではその一部の図示を省略している(以下の図5,6でも同様)。
切替制御部5Aは、制御信号CLK1と共に制御信号CLK2a,CLK2bを図4に示すタイミングで出力する。この場合、制御信号CLK2a,CLK2bについては、制御信号CLK1の立ち上がりおよび立ち下がりのタイミングで発生するおそれのある上記のノイズの影響を低減するために、制御信号CLK2と同様にして、切替制御部5Aは、制御信号CLK1のHiレベル期間およびLowレベル期間のうちの対応する期間のほぼ中間のタイミングで出力する。
信号処理部6Aは、一例として、差動増幅器21、補正電圧出力回路22、オフセットキャンセル回路41、加算回路25、A/D変換器28および演算回路29を備え、第1検出電圧Vd1および第2検出電圧Vd2に基づいて、ホール素子2についてのオフセット電圧Vosおよびホール電圧Vh1をキャンセルして電流値Iobを検出するという信号処理を実行する。
オフセットキャンセル回路41は、サンプルアンドホールド回路51,52および減算回路53を備え、ホール素子2を通過する磁束(検出対象からの磁界および/または不要磁界に起因する磁束)の磁束密度に比例したサンプリング電圧Vsh1を出力する。
この場合、サンプルアンドホールド回路51は、第3検出電圧Vd3を入力して制御信号CLK2aに同期してサンプリングすることにより、図4に示すように、電圧値が第3検出電圧Vd3についての期間A1での電圧(Vh0+Vh1+Vos)となるサンプリング電圧Vsh1a(直流電圧)を出力する。サンプルアンドホールド回路52は、第3検出電圧Vd3を入力して制御信号CLK2bに同期してサンプリングすることにより、図4に示すように、電圧値が第3検出電圧Vd3についての期間A2での電圧−(Vh0+Vh1)+Vosとなるサンプリング電圧Vsh1b(直流電圧)を出力する。
減算回路53は、演算増幅器53a、演算増幅器53aの非反転入力端子とグランドGとの間に接続された接地抵抗53b、演算増幅器53aの反転入力端子と出力端子との間に接続された帰還抵抗53c、演算増幅器53aの反転入力端子とサンプルアンドホールド回路51の出力端子との間に接続された入力抵抗53d、および演算増幅器53aの非反転入力端子とサンプルアンドホールド回路52の出力端子との間に接続された入力抵抗53eを備えている。この減算回路53では、演算増幅器53aのゲインが1程度の低ゲインとなり、かつ各サンプリング電圧Vsh1a,Vsh1bが同じ比率のまま減算され得るように、各抵抗53b,53cの抵抗値が同一であり、各抵抗53d,53eの抵抗値が同一であり、かつ各抵抗53d,53eの抵抗値が各抵抗53b,53cの抵抗値の2倍となるように規定されている。この構成により、減算回路53は、図4に示すように、各サンプリング電圧Vsh1a,Vsh1bの差分(Vh0+Vh1)をサンプリング電圧Vsh1として出力する。このようにして、この減算回路53にてオフセット電圧Vosがキャンセルされる。
補正電圧出力回路22は、電流測定装置1での補正電圧出力回路22についての構成要素のうちの可変電源22aのみを備え、かつ可変電源22aが電圧値−Vrの直流電圧Vdcを出力するように構成されている。したがって、電流測定装置1Aでは、補正電圧出力回路22は、図4に示すように、電圧値−Vrの直流電圧Vdcを補正電圧Vcoとして出力する。
この電流測定装置1Aでは、加算回路25は、オフセットキャンセル回路41から出力されるサンプリング電圧Vsh1(=Vh0+Vh1)と、補正電圧出力回路22から出力される補正電圧Vco(=−Vr)とを加算することにより、補正後のホール電圧Vhco(=α×(Vh0+Vh1−Vr))を出力する。
したがって、この電流測定装置1Aにおいても、電流測定装置1Aの操作者が、検出対象からの磁界がホール素子2に印加されない状態(つまり、ホール電圧Vh0がゼロの状態)において、上記の補正電圧設定処理(補正電圧Vcoの電圧値Vrを設定する処理)を実行して、上記のホール電圧Vhcoがゼロになるように可変電源22aから出力される直流電圧Vdcの電圧値−Vrを調整することで、(Vh1−Vr)≒0の状態にすることができる。つまり、ホール電圧Vh1の存在に起因する加算回路25での飽和の発生を回避しつつ、ホール電圧Vh1がほぼキャンセルされたホール電圧Vhcoを出力することができる。
また、上記の例では、非差動出力形の差動増幅器21を使用する信号処理部6,6Aを採用しているが、図5に示す電流測定装置1Bのように、差動出力形の差動増幅器21Aを使用する信号処理部6Bを採用することもできる。この構成の信号処理部6Bでは、同図に示すように、差動増幅器21Aの一対の出力端子のそれぞれに対して、信号処理部6Aのオフセットキャンセル回路41におけるサンプルアンドホールド回路51,52の構成を適用して、一対の出力端子のうちの一方の出力端子にサンプルアンドホールド回路51a,52aを接続すると共に、他方の出力端子にサンプルアンドホールド回路51b,52bを接続する。また、減算回路53において、サンプルアンドホールド回路51a,51bから出力される各サンプリング電圧Vsh1aの合成電圧と、サンプルアンドホールド回路52a,52bから出力される各サンプリング電圧Vsh1bの合成電圧との差分を検出してサンプリング電圧Vsh1として出力する。これにより、この減算回路53にてオフセット電圧Vosがキャンセルされる。なお、電流測定装置1Aと同じ構成については同じ符号を付して重複する説明を省略する。
また、上記の電流測定装置1,1A,1Bでは、図1,3に示すように、ホール素子2の端子対間から出力される第1検出電圧Vd1および第2検出電圧Vd2をスイッチ13,14で切り替えて、信号処理部6,6A,6Bの1つの差動増幅器21(21A)に出力する構成の信号切替部4を採用しているが、図6に示す電流測定装置1Cの信号処理部6Cのように、2つサンプルアンドホールド回路51,52のそれぞれの前段に専用の差動増幅器21,21が配設された信号処理部を採用する場合には、同図に示すように、スイッチ13,14を省く構成の信号切替部4Aを採用することもできる。なお、電流測定装置1、1Aと同一の構成については同一の符号を付して重複する説明を省略する。
また、図示はしないが、図5に示す電流測定装置1Bの信号処理部6Bのように、差動出力形の差動増幅器21Aを使用する構成においても、差動増幅器21Aを2つ使用し、かつ上記した信号切替部4Aを使用する構成を採用することもできる。
また、各スイッチ11〜14および切替器22b,26bについては、メカニカルスイッチ、リレー、および半導体スイッチ(トランジスタやFETなど)を使用することができる。また、図示はしないが、検出対象からの磁界をホール素子2に導くためのコア材を使用する構成を採用することもできる。、