JP2003168976A - Ａ／ｄ変換器のオフセット補正装置及び電力量計 - Google Patents
Ａ／ｄ変換器のオフセット補正装置及び電力量計Info
- Publication number
- JP2003168976A JP2003168976A JP2001369419A JP2001369419A JP2003168976A JP 2003168976 A JP2003168976 A JP 2003168976A JP 2001369419 A JP2001369419 A JP 2001369419A JP 2001369419 A JP2001369419 A JP 2001369419A JP 2003168976 A JP2003168976 A JP 2003168976A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- offset
- input
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 ゼロショートを不要にして、オフセットの変
動に常に追従することができるようにする。 【解決手段】 アナログの入力信号をデジタル信号に変
換するＡ／Ｄ変換器２のオフセット補正装置であって、
前記入力信号を該入力信号の周期とは異なる周期で反転
する入力反転手段１と、前記ＡＤ変換器の出力側で前記
入力反転手段の反転を戻す出力反転手段３と、該出力反
転手段の出力側に設けられ、前記入力信号の周波数帯域
を通すフィルター手段４とを有している。
動に常に追従することができるようにする。 【解決手段】 アナログの入力信号をデジタル信号に変
換するＡ／Ｄ変換器２のオフセット補正装置であって、
前記入力信号を該入力信号の周期とは異なる周期で反転
する入力反転手段１と、前記ＡＤ変換器の出力側で前記
入力反転手段の反転を戻す出力反転手段３と、該出力反
転手段の出力側に設けられ、前記入力信号の周波数帯域
を通すフィルター手段４とを有している。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ入力電圧
が零のときに発生するＡ／Ｄ変換器のオフセット誤差を
補正するＡ／Ｄ変換器のオフセット補正装置及びこのオ
フセット補正装置を具備した電力量計の改良に関するも
のである。
が零のときに発生するＡ／Ｄ変換器のオフセット誤差を
補正するＡ／Ｄ変換器のオフセット補正装置及びこのオ
フセット補正装置を具備した電力量計の改良に関するも
のである。
【０００２】
【従来の技術】アナログ入力信号をデジタル信号に変換
して出力するＡ／Ｄ変換器では、それに使用されるオペ
アンプのオフセットなどにより、アナログ入力電圧がゼ
ロの時においてもデジタル出力信号を生じるオフセット
誤差が存在する。Ａ／Ｄ変換器に発生するオフセットを
補正する回路構成の一例を図１４に示す。
して出力するＡ／Ｄ変換器では、それに使用されるオペ
アンプのオフセットなどにより、アナログ入力電圧がゼ
ロの時においてもデジタル出力信号を生じるオフセット
誤差が存在する。Ａ／Ｄ変換器に発生するオフセットを
補正する回路構成の一例を図１４に示す。
【０００３】図１４において、オフセット値検出時に
は、クロック生成器５１により発生されるクロックパル
スに同期して一定時間スイッチＳＷＡ及びＳＷＣをオフ
とし、スイッチＳＷＢをオンとし、Ａ／Ｄ変換器５２の
入力を短絡して０Ｖ入力とし、この時得られるＡ／Ｄ変
換器５２のデジタル出力を累積回路５３によりオフセッ
ト値として検出、保持する。通常の動作時においては、
スイッチＳＷＡ及びＳＷＣをオンとし、スイッチＳＷＢ
をオフとして、減算回路５４において該オフセット値を
サンプリングごとにＡ／Ｄ変換器５２の出力値から減算
することにより、オフセット誤差相当分を除去したＡ／
Ｄ変換結果を得ることができる。
は、クロック生成器５１により発生されるクロックパル
スに同期して一定時間スイッチＳＷＡ及びＳＷＣをオフ
とし、スイッチＳＷＢをオンとし、Ａ／Ｄ変換器５２の
入力を短絡して０Ｖ入力とし、この時得られるＡ／Ｄ変
換器５２のデジタル出力を累積回路５３によりオフセッ
ト値として検出、保持する。通常の動作時においては、
スイッチＳＷＡ及びＳＷＣをオンとし、スイッチＳＷＢ
をオフとして、減算回路５４において該オフセット値を
サンプリングごとにＡ／Ｄ変換器５２の出力値から減算
することにより、オフセット誤差相当分を除去したＡ／
Ｄ変換結果を得ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来例では、サンプリングごとに、オフセット補正分を
加減算する必要があり、処理行程が増加する分だけ消費
電力が増加するほか、Ａ／Ｄ変換器５２が高分解能とな
るに伴って補正演算桁数が増え、回路規模が増加する。
また、オフセット誤差を検出するためにＡ／Ｄ変換器５
２の入力をゼロショートする必要があるので、温度、経
年変動によるオフセットのドリフトに追従するには定期
的に入力信号のＡ／Ｄ変換を止めて、オフセットの検出
処理を行う必要がある。
従来例では、サンプリングごとに、オフセット補正分を
加減算する必要があり、処理行程が増加する分だけ消費
電力が増加するほか、Ａ／Ｄ変換器５２が高分解能とな
るに伴って補正演算桁数が増え、回路規模が増加する。
また、オフセット誤差を検出するためにＡ／Ｄ変換器５
２の入力をゼロショートする必要があるので、温度、経
年変動によるオフセットのドリフトに追従するには定期
的に入力信号のＡ／Ｄ変換を止めて、オフセットの検出
処理を行う必要がある。
【０００５】（発明の目的）本発明の第１の目的は、ゼ
ロショートを不要にして、オフセットの変動に常に追従
することができると共に、加減算処理を不要にして、回
路規模の縮小を計ることができるＡ／Ｄ変換器のオフセ
ット補正装置及び電力量計を提供することである。
ロショートを不要にして、オフセットの変動に常に追従
することができると共に、加減算処理を不要にして、回
路規模の縮小を計ることができるＡ／Ｄ変換器のオフセ
ット補正装置及び電力量計を提供することである。
【０００６】本発明の第２の目的は、ＡＤ変換器として
デルタシグマ変換器を用いた場合に、デルタシグマ変換
器の高精度の変換とオフセット除去を行うことができる
Ａ／Ｄ変換器のオフセット補正装置及び電力量計を提供
することである。
デルタシグマ変換器を用いた場合に、デルタシグマ変換
器の高精度の変換とオフセット除去を行うことができる
Ａ／Ｄ変換器のオフセット補正装置及び電力量計を提供
することである。
【０００７】
【課題を解決するための手段】上記第１の目的を達成す
るために、請求項１記載の本発明は、アナログの入力信
号をデジタル信号に変換するＡ／Ｄ変換器のオフセット
補正装置であって、前記入力信号を該入力信号の周期と
は異なる周期で反転する入力反転手段と、前記ＡＤ変換
器の出力側で前記入力反転手段の反転を戻す出力反転手
段と、該出力反転手段の出力側に設けられ、前記入力信
号の周波数帯域を通すフィルター手段とを有するもので
ある。
るために、請求項１記載の本発明は、アナログの入力信
号をデジタル信号に変換するＡ／Ｄ変換器のオフセット
補正装置であって、前記入力信号を該入力信号の周期と
は異なる周期で反転する入力反転手段と、前記ＡＤ変換
器の出力側で前記入力反転手段の反転を戻す出力反転手
段と、該出力反転手段の出力側に設けられ、前記入力信
号の周波数帯域を通すフィルター手段とを有するもので
ある。
【０００８】また、上記第２の目的を達成するために、
請求項３記載の本発明は、前記デルタシグマ変換器の積
分値及びフィードバック値の極性を、前記入力反転手段
による反転直後の所定サンプリング期間反転することに
よって、前記デルタシグマ変換器の高精度の変換とオフ
セット除去を行うようにしたことを特徴とするものであ
る。
請求項３記載の本発明は、前記デルタシグマ変換器の積
分値及びフィードバック値の極性を、前記入力反転手段
による反転直後の所定サンプリング期間反転することに
よって、前記デルタシグマ変換器の高精度の変換とオフ
セット除去を行うようにしたことを特徴とするものであ
る。
【０００９】
【発明の実施の形態】図１は、本発明の実施の一形態で
ある、Ａ／Ｄ変換器のオフセット補正装置の構成を示す
図であり、図２は、図１の各部ａ〜ｄの波形を示す図で
ある。
ある、Ａ／Ｄ変換器のオフセット補正装置の構成を示す
図であり、図２は、図１の各部ａ〜ｄの波形を示す図で
ある。
【００１０】まず、入力反転器１は例えばＳＷ１〜ＳＷ
４のオンオフにより図２（ａ）の入力信号を図２（ｂ）
に示されるように周期的に反転させ、その反転した信号
をＡ／Ｄ変換器２に入力する。Ａ／Ｄ変換器２の出力波
形は図２（ｃ）の信号波形＋オフセットになる。（Ａ／
Ｄ変換器２の出力波形はデジタル値であるので、図２
（ｃ）のようにアナログ波形ではないが、ここではイメ
ージ図として表現している）その後、出力反転器３は例
えば複数の排他的ノアゲートによりＡ／Ｄ変換器２の出
力信号の反転戻しを入力反転器１による反転と同周期で
行う。これによって、図２（ｄ）のようにオフセット分
は周期的に極性反転した波形になり、変換したい信号に
関しては反転する前の入力信号を変換したことになる。
４のオンオフにより図２（ａ）の入力信号を図２（ｂ）
に示されるように周期的に反転させ、その反転した信号
をＡ／Ｄ変換器２に入力する。Ａ／Ｄ変換器２の出力波
形は図２（ｃ）の信号波形＋オフセットになる。（Ａ／
Ｄ変換器２の出力波形はデジタル値であるので、図２
（ｃ）のようにアナログ波形ではないが、ここではイメ
ージ図として表現している）その後、出力反転器３は例
えば複数の排他的ノアゲートによりＡ／Ｄ変換器２の出
力信号の反転戻しを入力反転器１による反転と同周期で
行う。これによって、図２（ｄ）のようにオフセット分
は周期的に極性反転した波形になり、変換したい信号に
関しては反転する前の入力信号を変換したことになる。
【００１１】極性反転する周波数を、入力信号と異なる
周波数にすることによって、周期的に極性反転されたオ
フセットは、フィルター４を用いて除去される。入力反
転器１及び出力反転器３による反転は、Ａ／Ｄ変換器２
のサンプリングクロックを生成するサンプリングクロッ
ク生成器５、サンプリングクロックと同期した反転クロ
ックを生成する反転クロック生成器６、バッファ７及び
インバータ８を用いて行う。なお、バッファ７及びイン
バータ８のハイレベルの信号によりスイッチＳＷ１〜Ｓ
Ｗ４はオンとなり、ローレベルの信号によりスイッチＳ
Ｗ１〜ＳＷ４はオフとなる。
周波数にすることによって、周期的に極性反転されたオ
フセットは、フィルター４を用いて除去される。入力反
転器１及び出力反転器３による反転は、Ａ／Ｄ変換器２
のサンプリングクロックを生成するサンプリングクロッ
ク生成器５、サンプリングクロックと同期した反転クロ
ックを生成する反転クロック生成器６、バッファ７及び
インバータ８を用いて行う。なお、バッファ７及びイン
バータ８のハイレベルの信号によりスイッチＳＷ１〜Ｓ
Ｗ４はオンとなり、ローレベルの信号によりスイッチＳ
Ｗ１〜ＳＷ４はオフとなる。
【００１２】扱う入力信号の周波数帯域が低い場合、反
転クロックの周波数を十分高くし、フィルター４として
ローパスフィルターを用いて極性反転されたオフセット
の除去を行う。逆に、扱う入力信号の周波数帯域が高い
場合、反転クロックの周波数を十分低くし、フィルター
４としてハイパスフィルターを用いて極性反転されたオ
フセットの除去を行う。入力信号は直流信号であっても
扱うことができ、その場合の反転クロックの周波数は任
意のもので良い。。
転クロックの周波数を十分高くし、フィルター４として
ローパスフィルターを用いて極性反転されたオフセット
の除去を行う。逆に、扱う入力信号の周波数帯域が高い
場合、反転クロックの周波数を十分低くし、フィルター
４としてハイパスフィルターを用いて極性反転されたオ
フセットの除去を行う。入力信号は直流信号であっても
扱うことができ、その場合の反転クロックの周波数は任
意のもので良い。。
【００１３】図１の実施形態によれば、変換動作を止め
ることなく、自動でオフセット補正が行うことができ
る。
ることなく、自動でオフセット補正が行うことができ
る。
【００１４】図３に、Ａ／Ｄ変換器２の前段に増幅器９
がある場合のブロック図を示す。入力信号が小さい場
合、Ａ／Ｄ変換器２の前段に増幅器９を挿入し、信号を
増幅してから、Ａ／Ｄ変換器２に入力することが必要に
なるが、図１及び図２で説明した回路構成を用いた場
合、Ａ／Ｄ変換器２のオフセット電圧と共に、増幅器９
のオフセット電圧も除去することができる。なお、ＯＰ
１，ＯＰ２は演算増幅器（以下オペアンプという）、Ｒ
１〜Ｒ３は抵抗である。
がある場合のブロック図を示す。入力信号が小さい場
合、Ａ／Ｄ変換器２の前段に増幅器９を挿入し、信号を
増幅してから、Ａ／Ｄ変換器２に入力することが必要に
なるが、図１及び図２で説明した回路構成を用いた場
合、Ａ／Ｄ変換器２のオフセット電圧と共に、増幅器９
のオフセット電圧も除去することができる。なお、ＯＰ
１，ＯＰ２は演算増幅器（以下オペアンプという）、Ｒ
１〜Ｒ３は抵抗である。
【００１５】次にＡ／Ｄ変換器としてデルタシグマ変換
器１０を用いた場合の本発明の他の実施形態を図４に示
す。図５は用いられる反転クロックの一例を示し、図６
は、デルタシグマ変換器１０の一般的な構成を示す。
器１０を用いた場合の本発明の他の実施形態を図４に示
す。図５は用いられる反転クロックの一例を示し、図６
は、デルタシグマ変換器１０の一般的な構成を示す。
【００１６】デルタシグマ変換器１０は、積分器１０
ａ、比較器１０ｂ、遅延器１０ｃ、インバータ１０ｄ，
１０ｅから成り、積分器１０ａは加算器１０ｆ及び遅延
器１０ｇを有する。１１は出力反転器、１２はローパス
フィルターである。
ａ、比較器１０ｂ、遅延器１０ｃ、インバータ１０ｄ，
１０ｅから成り、積分器１０ａは加算器１０ｆ及び遅延
器１０ｇを有する。１１は出力反転器、１２はローパス
フィルターである。
【００１７】図４に示すように、デルタシグマ変換器１
０を用いた場合は出力が１ビットなので、出力反転器１
１及び後段のローパスフィルター１２の回路を縮小する
ことができる。
０を用いた場合は出力が１ビットなので、出力反転器１
１及び後段のローパスフィルター１２の回路を縮小する
ことができる。
【００１８】図６に示す一般的な１次のデルタシグマ変
換器１０は、入力信号Ｘ（ｚ）、比較器１０ｂで発生す
る量子化ノイズをＱ（ｚ）、デルタシグマ変換器１０内
のオフセットをＶoff とした場合、出力信号Ｙ（ｚ）
は、 Y(z)=X(z)+(1-Z-1)Q(z)+Voff （式１） になるが、図４の場合には、図５のようにサンプリング
クロックの期間をＴ０〜Ｔ７とすると、 T0〜T3区間 Y(z)=X(z)+(1-Z-1)Q(z)+Voff （式２） T4区間 Y(z)=X(z)+(1+Z-1)Q(z)-Voff （式３） T5〜T7区間 Y(z)=X(z)+(1-Z-1)Q(z)-Voff （式４） になる。
換器１０は、入力信号Ｘ（ｚ）、比較器１０ｂで発生す
る量子化ノイズをＱ（ｚ）、デルタシグマ変換器１０内
のオフセットをＶoff とした場合、出力信号Ｙ（ｚ）
は、 Y(z)=X(z)+(1-Z-1)Q(z)+Voff （式１） になるが、図４の場合には、図５のようにサンプリング
クロックの期間をＴ０〜Ｔ７とすると、 T0〜T3区間 Y(z)=X(z)+(1-Z-1)Q(z)+Voff （式２） T4区間 Y(z)=X(z)+(1+Z-1)Q(z)-Voff （式３） T5〜T7区間 Y(z)=X(z)+(1-Z-1)Q(z)-Voff （式４） になる。
【００１９】図４の構成において、オフセットはＴ０〜
Ｔ３区間では時「＋Ｖoff 」、Ｔ４〜Ｔ７区間では「−
Ｖoff 」となり、周期的に反転するために、後段のロー
パスフィルター１２で除去することができる。しかし、
この構成の場合、極性の切り換え直後のＴ４区間におい
て変換誤差が生じる。
Ｔ３区間では時「＋Ｖoff 」、Ｔ４〜Ｔ７区間では「−
Ｖoff 」となり、周期的に反転するために、後段のロー
パスフィルター１２で除去することができる。しかし、
この構成の場合、極性の切り換え直後のＴ４区間におい
て変換誤差が生じる。
【００２０】すなわち、式１において、出力信号におけ
る量子化ノイズは（１−Ｚ-1）Ｑ（ｚ）のように１次差
分になり、高周波成分ほどノイズが多く分布することに
なる。この量子化ノイズについては、必要精度まで、ロ
ーパスフィルターで除去することになる。しかし、図４
の構成の場合、Ｔ４区間の量子化ノイズが式３に示すよ
うに１次差分の形にならないため、 (1+Z-1)Q(z)-(1−Z-1)Q(z)=2Z-1Q(z) の式から分かるように、「２Ｚ-1Ｑ（ｚ）」が変換誤差
として残ってしまう。したがって、高精度な変換結果が
得られない。
る量子化ノイズは（１−Ｚ-1）Ｑ（ｚ）のように１次差
分になり、高周波成分ほどノイズが多く分布することに
なる。この量子化ノイズについては、必要精度まで、ロ
ーパスフィルターで除去することになる。しかし、図４
の構成の場合、Ｔ４区間の量子化ノイズが式３に示すよ
うに１次差分の形にならないため、 (1+Z-1)Q(z)-(1−Z-1)Q(z)=2Z-1Q(z) の式から分かるように、「２Ｚ-1Ｑ（ｚ）」が変換誤差
として残ってしまう。したがって、高精度な変換結果が
得られない。
【００２１】上記の変換誤差を防ぎ、高精度な変換結果
を得るための本発明の別の実施形態を図７に示す。
を得るための本発明の別の実施形態を図７に示す。
【００２２】図７においては、積分器１０ａにスイッチ
ＳＷ５〜ＳＷ８が挿入されている。極性反転後のＴ４区
間においてワンショット回路１３のワンショット信号に
よりバッファ１４及びインバータ１５を介してスイッチ
ＳＷ５，ＳＷ６をオフに、スイッチＳＷ７，ＳＷ８をオ
ンに制御して、１サンプリング区間Ｔ４において積分値
Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）を反転させて
いる。１０ｈはインバータである。
ＳＷ５〜ＳＷ８が挿入されている。極性反転後のＴ４区
間においてワンショット回路１３のワンショット信号に
よりバッファ１４及びインバータ１５を介してスイッチ
ＳＷ５，ＳＷ６をオフに、スイッチＳＷ７，ＳＷ８をオ
ンに制御して、１サンプリング区間Ｔ４において積分値
Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）を反転させて
いる。１０ｈはインバータである。
【００２３】積分値Ｓ（ｚ）およびフィードバック値Ｆ
（ｚ）は下式で表わされる。
（ｚ）は下式で表わされる。
【００２４】
S(z)=Z-1X(z)-Z-2Q(z)
F(z)=Z-1X(z)+(Z-1-Z-2)Q(z)
また、出力信号Ｙ（ｚ）は式５で表わされる。
【００２５】
Y(z)=X(z)+S(z)-F(z)+Q(z) （式５）
Ｔ４〜Ｔ７区間において、入力反転によりＸ（ｚ）が−
Ｘ（ｚ）になると、Ｑ（ｚ）は−Ｑ（ｚ）になり、入力
反転と同期して出力も反転されるので、Ｙ（ｚ）は−Ｙ
（ｚ）になる。また、Ｔ４区間において、ワンショット
信号によるスイッチＳＷ７，ＳＷ８のオンにてＳ（ｚ）
が−Ｓ（ｚ）に、Ｆ（ｚ）が−Ｆ（ｚ）にそれぞれ反転
されるので、式５は、 -Y(z)=-X(z)-S(z)+F(z)-Q(z) Y(z)=X(z)+S(z)-F(z)+Q(z) =X(z)+{Z-1X(z)-Z-2Q(z)}-{Z-1X(z)+(Z-1-Z-2)Q(z)}+Q(z) =X(z)+(1-Z-1)Q(z) となって、量子化ノイズは１次差分となり、出力信号Ｙ
（ｚ）は結局式５と同一となる。これによって、Ｔ４区
間においても出力信号Ｙ（ｚ）は式４と同じになり、変
換誤差が発生しない。スイッチＳＷ５〜ＳＷ８の切替タ
イミングを図８に示す。
Ｘ（ｚ）になると、Ｑ（ｚ）は−Ｑ（ｚ）になり、入力
反転と同期して出力も反転されるので、Ｙ（ｚ）は−Ｙ
（ｚ）になる。また、Ｔ４区間において、ワンショット
信号によるスイッチＳＷ７，ＳＷ８のオンにてＳ（ｚ）
が−Ｓ（ｚ）に、Ｆ（ｚ）が−Ｆ（ｚ）にそれぞれ反転
されるので、式５は、 -Y(z)=-X(z)-S(z)+F(z)-Q(z) Y(z)=X(z)+S(z)-F(z)+Q(z) =X(z)+{Z-1X(z)-Z-2Q(z)}-{Z-1X(z)+(Z-1-Z-2)Q(z)}+Q(z) =X(z)+(1-Z-1)Q(z) となって、量子化ノイズは１次差分となり、出力信号Ｙ
（ｚ）は結局式５と同一となる。これによって、Ｔ４区
間においても出力信号Ｙ（ｚ）は式４と同じになり、変
換誤差が発生しない。スイッチＳＷ５〜ＳＷ８の切替タ
イミングを図８に示す。
【００２６】なお、Ｔ０区間について述べると、Ｔ０以
前に反転区間があり、−Ｘ（ｚ）が入力されていたの
で、積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）は
下式で表わされる。
前に反転区間があり、−Ｘ（ｚ）が入力されていたの
で、積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）は
下式で表わされる。
【００２７】
S(z)=-Z-1X(z)+Z-2Q(z)
F(z)=-Z-1X(z)+(-Z-1+Z-2)Q(z)
Ｔ０区間では積分値Ｓ（ｚ）およびフィードバック値Ｆ
（ｚ）の反転が行われるので、出力信号Ｙ（ｚ）は下式
で表わされる。
（ｚ）の反転が行われるので、出力信号Ｙ（ｚ）は下式
で表わされる。
【００２８】
Y(z)=X(z)−S(z)＋F(z)+Q(z)
=X(z)-{-Z-1X(z)+Z-2Q(z)}+{-Z-1X(z)+(Z-1-Z-2)Q(z)}+Q(z)
=X(z)+(1-Z-1)Q(z)
となって、量子化ノイズは１次差分となる。
【００２９】図７のデルタシグマ変調器１０の内部構成
およびワンショット回路１３は、説明用に動作をわかり
やすくするために模式的に示したものに他ならない。本
明細書に示す動作をするものであれば、本願の特許の請
求範囲に含まれる。
およびワンショット回路１３は、説明用に動作をわかり
やすくするために模式的に示したものに他ならない。本
明細書に示す動作をするものであれば、本願の特許の請
求範囲に含まれる。
【００３０】図９に、デルタシグマ変換器１０の前段に
増幅器９がある場合のブロック図を示す。入力信号が小
さい場合、デルタシグマ変換器１０の前段に増幅器９を
挿入し、信号を増幅してから、デルタシグマ変換器１０
に入力することが必要になるが、図７で説明した回路構
成を用いた場合、デルタシグマ変換器１０のオフセット
電圧と共に、増幅器９のオフセット電圧も除去すること
ができる。
増幅器９がある場合のブロック図を示す。入力信号が小
さい場合、デルタシグマ変換器１０の前段に増幅器９を
挿入し、信号を増幅してから、デルタシグマ変換器１０
に入力することが必要になるが、図７で説明した回路構
成を用いた場合、デルタシグマ変換器１０のオフセット
電圧と共に、増幅器９のオフセット電圧も除去すること
ができる。
【００３１】これまでに説明したＡ／Ｄ変換器のオフセ
ット補正装置を電力量計に用いた場合の本発明の実施形
態を図１０、図１１、図１２にそれぞれ示す。
ット補正装置を電力量計に用いた場合の本発明の実施形
態を図１０、図１１、図１２にそれぞれ示す。
【００３２】図１０では、負荷の電圧と電流をそれぞれ
電圧センサ１６と電流センサ１７によって取り込み、Ａ
／Ｄ変換器２ｖ，２ｉによるＡ／Ｄ変換後、フィルター
４ｖ，４ｉを通し、電圧側と電流側を乗算器１８により
乗算した電力値を後段の積分器１９にて積分し、電力量
を計測する。この構成においては、増幅器９ｖ，９ｉ及
びＡ／Ｄ変換器２ｖ，２ｉから発生するオフセットの補
正を入力反転器１ｖ，１ｉ、出力反転器３ｖ，３ｉ及び
後段のフィルター４ｖ，４ｉを用いて、電圧側、電流側
それぞれ別々に行っているが、図１１に示すように片側
だけにオフセット補正装置を用いるのみで全体のオフセ
ットを除去することができる。
電圧センサ１６と電流センサ１７によって取り込み、Ａ
／Ｄ変換器２ｖ，２ｉによるＡ／Ｄ変換後、フィルター
４ｖ，４ｉを通し、電圧側と電流側を乗算器１８により
乗算した電力値を後段の積分器１９にて積分し、電力量
を計測する。この構成においては、増幅器９ｖ，９ｉ及
びＡ／Ｄ変換器２ｖ，２ｉから発生するオフセットの補
正を入力反転器１ｖ，１ｉ、出力反転器３ｖ，３ｉ及び
後段のフィルター４ｖ，４ｉを用いて、電圧側、電流側
それぞれ別々に行っているが、図１１に示すように片側
だけにオフセット補正装置を用いるのみで全体のオフセ
ットを除去することができる。
【００３３】図１１の回路構成のように電圧側だけに入
力反転器１及び出力反転器３を入れることにより、図１
２に示すように、電圧側にはｓｉｎ波と周期的に反
転したオフセット分、電流側にはｓｉｎ波とオフセ
ットの直流が発生する。これを乗算するとの波
形が発生する。乗算器１８の後に積分器１９があるた
め、積分するとは除去され、の電力分だけ残る
ことになる。
力反転器１及び出力反転器３を入れることにより、図１
２に示すように、電圧側にはｓｉｎ波と周期的に反
転したオフセット分、電流側にはｓｉｎ波とオフセ
ットの直流が発生する。これを乗算するとの波
形が発生する。乗算器１８の後に積分器１９があるた
め、積分するとは除去され、の電力分だけ残る
ことになる。
【００３４】よって、図１１の構成の場合、Ａ／Ｄ変換
後のフィルター４ｖ，４ｉは無くてもオフセットを除去
することができる。但し、Ａ／Ｄ変換器として２ｖ，２
ｉを用いる場合には、量子化ノイズを除去するために、
フィルター４ｖ，４ｉ（ローパスフィルター）を用いる
方が良い。
後のフィルター４ｖ，４ｉは無くてもオフセットを除去
することができる。但し、Ａ／Ｄ変換器として２ｖ，２
ｉを用いる場合には、量子化ノイズを除去するために、
フィルター４ｖ，４ｉ（ローパスフィルター）を用いる
方が良い。
【００３５】これについては、電流側のみに入れた場合
についても同じ効果が得られる。
についても同じ効果が得られる。
【００３６】図１３は、Ａ／Ｄ変換器としてのデルタシ
グマ変換器のオフセット補正装置を用いた場合の電力量
計において、電圧センサ及び電流センサとしてホール素
子を用いた場合の本発明の実施形態を示すものである。
グマ変換器のオフセット補正装置を用いた場合の電力量
計において、電圧センサ及び電流センサとしてホール素
子を用いた場合の本発明の実施形態を示すものである。
【００３７】ホール素子２０に、測定電圧Ｖに比例した
ホール電流Ｉｃと、測定電流Ｉに比例した磁場Ｂを与え
ると、ホール素子２０の出力には測定電圧Ｖと測定電流
Ｉの積に比例した電圧Ｖｈが出力される。ホール電流Ｉ
ｃをスイッチＳＷ１〜ＳＷ４で周期的に反転すること
で、ホール素子２０の出力は、周期的に反転した波形に
なる。デルタシグマ変換器１０の出力側で出力反転器１
１により反転を戻すことによって、測定する電力分は元
の波形に戻り、図１３の増幅器９及びデルタシグマ変換
器１０のオフセット電圧は周期的に反転した波形とな
る。デルタシグマ変換後の積分器１９で積算することに
よって、オフセット電圧を除去した正確な電力量を検出
することができる。
ホール電流Ｉｃと、測定電流Ｉに比例した磁場Ｂを与え
ると、ホール素子２０の出力には測定電圧Ｖと測定電流
Ｉの積に比例した電圧Ｖｈが出力される。ホール電流Ｉ
ｃをスイッチＳＷ１〜ＳＷ４で周期的に反転すること
で、ホール素子２０の出力は、周期的に反転した波形に
なる。デルタシグマ変換器１０の出力側で出力反転器１
１により反転を戻すことによって、測定する電力分は元
の波形に戻り、図１３の増幅器９及びデルタシグマ変換
器１０のオフセット電圧は周期的に反転した波形とな
る。デルタシグマ変換後の積分器１９で積算することに
よって、オフセット電圧を除去した正確な電力量を検出
することができる。
【００３８】図４、図７、図９、図１３において用いら
れているデルタシグマ変換器１０は１次デルタシグマ変
換器であるが、ｎ次デルタシグマ変換器を用いることが
できる。その場合に、フィードバック値Ｆ（ｚ）をｍ個
の遅延器を通してフィードバックする構成のものでは、
積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）を反転
させる区間は１サンプリング区間ではなく、ｍサンプリ
ング区間を必要とする。例えば、２次デルタシグマ変換
器において、フィードバック値Ｆ（ｚ）が１個の遅延器
を通してフィードバックされるものについては１サンプ
リング区間反転させればよいが、２個の遅延器を通して
フィードバックされるものについては２サンプリング区
間反転させることが必要になる。
れているデルタシグマ変換器１０は１次デルタシグマ変
換器であるが、ｎ次デルタシグマ変換器を用いることが
できる。その場合に、フィードバック値Ｆ（ｚ）をｍ個
の遅延器を通してフィードバックする構成のものでは、
積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）を反転
させる区間は１サンプリング区間ではなく、ｍサンプリ
ング区間を必要とする。例えば、２次デルタシグマ変換
器において、フィードバック値Ｆ（ｚ）が１個の遅延器
を通してフィードバックされるものについては１サンプ
リング区間反転させればよいが、２個の遅延器を通して
フィードバックされるものについては２サンプリング区
間反転させることが必要になる。
【００３９】
【発明の効果】以上説明したように、請求項１又は４に
記載の本発明によれば、ゼロショートを不要にして、オ
フセットの変動に常に追従することができると共に、加
減算処理を不要にして、回路規模の縮小を計ることがで
きる。
記載の本発明によれば、ゼロショートを不要にして、オ
フセットの変動に常に追従することができると共に、加
減算処理を不要にして、回路規模の縮小を計ることがで
きる。
【００４０】また、請求項３又は４に記載の本発明によ
れば、ＡＤ変換器としてデルタシグマ変換器を用いた場
合に、デルタシグマ変換器の高精度の変換とオフセット
除去を行うことができる。
れば、ＡＤ変換器としてデルタシグマ変換器を用いた場
合に、デルタシグマ変換器の高精度の変換とオフセット
除去を行うことができる。
【図１】本発明の実施の一形態である、Ａ／Ｄ変換器の
オフセット補正装置の構成を示す図である。
オフセット補正装置の構成を示す図である。
【図２】図１の各部の波形を示す図である。
【図３】図１の実施形態の変形例をを示す図である。
【図４】本発明の実施の他の形態である、ＡＤ変換器と
してデルタシグマ変換器を用いた場合のＡ／Ｄ変換器の
オフセット補正装置の構成を示す図である。
してデルタシグマ変換器を用いた場合のＡ／Ｄ変換器の
オフセット補正装置の構成を示す図である。
【図５】本発明の実施形態におけるサンプリングクロッ
クと反転クロックの関係の一例を示す図である。
クと反転クロックの関係の一例を示す図である。
【図６】一般的なデルタシグマ変調器の構成を示す図で
ある。
ある。
【図７】本発明の実施の別の形態である、ＡＤ変換器と
してデルタシグマ変換器を用いた場合のＡ／Ｄ変換器の
オフセット補正装置の構成を示す図である。
してデルタシグマ変換器を用いた場合のＡ／Ｄ変換器の
オフセット補正装置の構成を示す図である。
【図８】図７の実施形態におけるスイッチＳＷ１〜ＳＷ
８のオン・オフのタイミングを示す図である。
８のオン・オフのタイミングを示す図である。
【図９】図７の実施形態の変形例をを示す図である。
【図１０】本発明の実施の別の形態である、Ａ／Ｄ変換
器のオフセット補正装置を有する電力量計の構成を示す
図である。
器のオフセット補正装置を有する電力量計の構成を示す
図である。
【図１１】図１０の実施形態の変形例をを示す図であ
る。
る。
【図１２】図１１の各部の波形を示す図である。
【図１３】本発明の実施の別の形態である、ＡＤ変換器
としてデルタシグマ変換器を用いた場合のＡ／Ｄ変換器
のオフセット補正装置を有する電力量計の構成を示す図
である。
としてデルタシグマ変換器を用いた場合のＡ／Ｄ変換器
のオフセット補正装置を有する電力量計の構成を示す図
である。
【図１４】従来のＡ／Ｄ変換器のオフセット補正回路の
一例を示す図である。
一例を示す図である。
１ 入力反転器
２ Ａ／Ｄ変換器
３ 出力反転器
４ フィルター
５ サンプリングクロック生成器
６ 反転クロック生成器
１０ デルタシグマ変換器
１０ａ 積分器
１０ｂ 比較器
１０ｃ 遅延器
１０ｆ 加算器
１１ 出力反転器
１２ ローパスフィルター
１３ ワンショット回路
１６ 電圧センサ
１７ 電流センサ
１８ 乗算器
１９ 積分器
２０ ホール素子
ＳＷ１〜ＳＷ８ スイッチ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 呉 一憲
神奈川県横浜市港北区新羽町1178−２
(72)発明者 今泉 光治
埼玉県川越市砂久保63−24
(72)発明者 川島 直人
神奈川県横浜市港北区大豆戸町743−６−
401
Ｆターム(参考） 5J022 AA01 BA03 CA07 CA09 CB06
CE01 CE04 CF02 CF07
5J064 AA02 BA03 BC06 BC08 BC11
BC16
Claims (4)
- 【請求項１】 アナログの入力信号をデジタル信号に変
換するＡ／Ｄ変換器のオフセット補正装置であって、前
記入力信号を該入力信号の周期とは異なる周期で反転す
る入力反転手段と、前記ＡＤ変換器の出力側で前記入力
反転手段の反転を戻す出力反転手段と、該出力反転手段
の出力側に設けられ、前記入力信号の周波数帯域を通す
フィルター手段とを有することを特徴とするＡ／Ｄ変換
器のオフセット補正装置。 - 【請求項２】 前記ＡＤ変換器としてデルタシグマ変換
器を用いた請求項１記載のＡ／Ｄ変換器のオフセット補
正装置。 - 【請求項３】 前記デルタシグマ変換器の積分値及びフ
ィードバック値の極性を、前記入力反転手段による反転
直後の所定サンプリング期間反転することによって、前
記デルタシグマ変換器の高精度の変換とオフセット除去
を行うようにしたことを特徴とする請求項２記載のＡ／
Ｄ変換器のオフセット補正装置。 - 【請求項４】 請求項１〜３のいずれかに記載のＡ／Ｄ
変換器のオフセット補正装置を備えた電力量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369419A JP3843232B2 (ja) | 2001-12-04 | 2001-12-04 | デルタシグマ変換器のオフセット補正装置及び電力量計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369419A JP3843232B2 (ja) | 2001-12-04 | 2001-12-04 | デルタシグマ変換器のオフセット補正装置及び電力量計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003168976A true JP2003168976A (ja) | 2003-06-13 |
| JP3843232B2 JP3843232B2 (ja) | 2006-11-08 |
Family
ID=19178815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001369419A Expired - Fee Related JP3843232B2 (ja) | 2001-12-04 | 2001-12-04 | デルタシグマ変換器のオフセット補正装置及び電力量計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3843232B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047428A1 (fr) * | 2006-10-18 | 2008-04-24 | Osaki Electric Co., Ltd. | COMPTEUR ÉLECTRONIQUE DE kWh |
| DE202005021556U1 (de) | 2005-07-20 | 2008-08-28 | Biolog Biotechnologie Und Logistik Gmbh | Lösbarer elektrisch leitender Werkstoff auf der Basis funktionaler Saccharide und metallischer Partikel |
| JP2013183292A (ja) * | 2012-03-01 | 2013-09-12 | Ricoh Co Ltd | 信号増幅回路 |
| JP2014072723A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Semiconductor Ltd | センサ装置およびその制御方法 |
-
2001
- 2001-12-04 JP JP2001369419A patent/JP3843232B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202005021556U1 (de) | 2005-07-20 | 2008-08-28 | Biolog Biotechnologie Und Logistik Gmbh | Lösbarer elektrisch leitender Werkstoff auf der Basis funktionaler Saccharide und metallischer Partikel |
| WO2008047428A1 (fr) * | 2006-10-18 | 2008-04-24 | Osaki Electric Co., Ltd. | COMPTEUR ÉLECTRONIQUE DE kWh |
| JP4896150B2 (ja) * | 2006-10-18 | 2012-03-14 | 大崎電気工業株式会社 | 電子式電力量計 |
| JP2013183292A (ja) * | 2012-03-01 | 2013-09-12 | Ricoh Co Ltd | 信号増幅回路 |
| JP2014072723A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Semiconductor Ltd | センサ装置およびその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3843232B2 (ja) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11946987B2 (en) | Hall electromotive force signal detection circuit having a difference calculation circuit and current sensor thereof | |
| JP2003046390A (ja) | フィルタリング方法及びフィルタ機能を有するａ／ｄ変換装置 | |
| US6111529A (en) | Accurate gain calibration of analog to digital converters | |
| JP2003065801A (ja) | 信号処理システム及び信号処理方法 | |
| CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
| JP5341745B2 (ja) | 磁気検出装置 | |
| JP2010507945A (ja) | 測定増幅装置および方法 | |
| JP5314619B2 (ja) | ホール起電力信号検出装置 | |
| US6307494B2 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
| EP1668779B1 (en) | Fractal sequencing schemes for offset cancellation in sampled data acquisition systems | |
| KR101952813B1 (ko) | 정현파 승산 장치와 이것을 가지는 입력 장치 | |
| JP2011107086A (ja) | 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ | |
| JP5081852B2 (ja) | 容量式センサおよび角速度センサ | |
| JP2003168976A (ja) | Ａ／ｄ変換器のオフセット補正装置及び電力量計 | |
| JP3818877B2 (ja) | ホール素子を用いた電力量計 | |
| JP7135097B2 (ja) | 電流積分器における増幅器の負荷電流キャンセル方法、及び、増幅器の負荷電流がキャンセルされた電流積分器 | |
| KR20150106845A (ko) | 아날로그/디지털 변환 동안 오프셋, 오프셋 드리프트, 및 1/f 잡음을 억제시키기 위한 회로 어레인지먼트, 아날로그/디지털 컨버터, 그래디언트 증폭기, 및 방법 | |
| JP5449417B2 (ja) | 信号処理装置及び回転角度検出装置 | |
| US6304202B1 (en) | Delay correction system and method for a voltage channel in a sampled data measurement system | |
| JP6445360B2 (ja) | 電流測定装置 | |
| TWI433030B (zh) | 音訊處理系統及方法 | |
| RU2303327C1 (ru) | Способ интегрирующего аналого-цифрового преобразования | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JP4952858B2 (ja) | Σδ型ａｄ変換器を用いた角速度センサ | |
| JP5687223B2 (ja) | 信号処理装置、回転角度検出装置及び調整値設定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3843232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |