JP2010507945A - 測定増幅装置および方法 - Google Patents

測定増幅装置および方法 Download PDF

Info

Publication number
JP2010507945A
JP2010507945A JP2009533728A JP2009533728A JP2010507945A JP 2010507945 A JP2010507945 A JP 2010507945A JP 2009533728 A JP2009533728 A JP 2009533728A JP 2009533728 A JP2009533728 A JP 2009533728A JP 2010507945 A JP2010507945 A JP 2010507945A
Authority
JP
Japan
Prior art keywords
signal
integrator
ref
measurement
clock pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009533728A
Other languages
English (en)
Other versions
JP4859983B2 (ja
Inventor
フェルドッテ,ハインリッヒ
クラウアー,アルフレート
Original Assignee
ザトーリウス アクチエン ゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザトーリウス アクチエン ゲゼルシャフト filed Critical ザトーリウス アクチエン ゲゼルシャフト
Publication of JP2010507945A publication Critical patent/JP2010507945A/ja
Application granted granted Critical
Publication of JP4859983B2 publication Critical patent/JP4859983B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356Offset or drift compensation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Treatment Of Fiber Materials (AREA)

Abstract

本発明は、積分A/D変換によって単極性入力信号(U)を検出する、測定増幅方法および装置に関する。ディジタル化される前に、入力信号(U)は、いわゆるチョッパー原理に従って反転されて、両極性中間信号(U)に変換される。本発明は、A/D変換に使用される基準電圧(Uref)が、中間信号(U)の極性逆転と同期された、極性逆転を受けることを特徴とする。オフセットおよびドリフトが、偶数の個々の測定値を合計することによって、完全に消去される。

Description

本発明は、単極性入力信号を検出して該入力信号に対する尺度としてディジタル出力値を生成する、測定増幅装置であって、極性逆転クロックパルスを用いるクロックパルス発生器によって制御されて、該極性逆転クロックパルスで前記入力信号を両極性中間信号に変換する、切換え式インバータと、前記中間信号に応じてディジタル出力信号を生成する、A/D変換器とを含む、前記測定増幅装置に関する。
本発明はまた、単極性入力信号を検出して該入力信号に対する尺度としてディジタル出力値を生成する、測定増幅方法であって、極性逆転クロックパルスを用いるクロックパルス発生器によって制御される切換え式インバータを用いて、該極性逆転クロックパルスで前記入力信号が両極性中間信号に変換され、該中間信号に応じて、ディジタル出力信号がA/D変換器を用いて生成される、前記測定増幅方法に関する。
DE69424931T1は、この種の汎用装置および汎用方法を開示している。測定信号のディジタル化検出のためのこの種の方法および装置は、チョッパー増幅またはチョッパー変換の用語で知られており、以下により詳細に説明する。
チョッパー原理を導入する前に、測定しようとするDC電圧信号―以下では一般的に「入力信号」と呼び、その実際の由来は本発明には無関係である―は、DC電圧増幅器を用いて前置増幅され、次いでA/D変換器においてディジタル化される。いわゆる積分A/D変換器は、例えば、ディジタル化に好適である。
積分A/D変換器の原理は、例えば、ドイツ特許DE2114141、DE2820601C2、およびDE10040373A1から、多数の変形形態として古くから知られている。積分A/D変換器において、測定信号は、積分器として構成された演算増幅器の入力に加えられる。積分器として構成するために、演算増幅器の出力は、キャパシタを介して、その測定信号入力に連結されている。演算増幅器の測定信号入力には、DC電圧基準信号用の供給回線が連結されている。この基準信号は、ある特定の時間においてのみ作動レベルで付加される。残りの時間の間には、この基準信号は、量的に少ない静止レベルで付加されるか、または、演算増幅器の入力から完全に切断されている。
測定クロックパルスの第1のパルス部分の間、作動レベルの基準信号は付加されず、キャパシタは、演算増幅器において増幅された測定信号によって充電される。所定の時間後に、作動レベルの基準信号のスイッチが入れられて、キャパシタは、第2のクロックパルス部分の間に放電して、その結果として積分器出力信号が低下する。積分器出力信号によるゼロ交差、またはより一般的には閾値交差の時点が、下流に接続された比較器によって検出され、この比較器自体は、制御手段を介して、作動レベルの基準信号を積分器入力から切断する工程を新たに開始し、それによって新規測定クロックパルスがキャパシタを充電し始めることができる。
第2のクロックパルス部分の期間、すなわち作動レベルの基準信号が積分器に加えられる時間スパンが、好適な時間測定手段、例えば、クロックドカウンタによって測定される。測定された時間期間は、本明細書においては実測間隔と呼び、第1のクロックパルス部分において生じるキャパシタの帯電に対する尺度、したがって測定信号のレベルに対する尺度を表わす。クロックドカウンタを用いる時間測定の場合には、カウンタ値は、測定信号に対するディジタル尺度として直接使用することができる。
これまでは、DC電圧入力信号の正確な前置増幅は、付随するオフセット電圧とそのドリフトのために困難であった。このことは、チョッパー原理の導入によって部分的に矯正され、このチョッパー原理は、1/fノイズの抑制に関しても有利である。
チョッパー原理を使用すると、入力信号は「チョッピング」され、すなわちインバータを用いて両極性中間信号に変換される。この中間信号は、本質的に両極性矩形信号であり、その極性は極性逆転クロックパルスと共に変化する。この極性逆転クロックパルスは、クロックパルス発生器によって事前設定されており、このパルス発生器は、好適な制御信号を介してインバータに結合されているか、またはインバータ自体の一体構成部分である。前記両極性中間信号は、公知のAC電圧増幅器で前置増幅することができる。次いで、前置増幅されたAC中間信号は、同相整流および後続のローパスフィルタリングによってDC電圧測定信号に変換して戻すことができ、ここで整流器は、通常、反転工程およびそれに続く整流工程の同期を確保するために、同一のクロックパルス発生器によって制御される。次いで、結果として得られる電圧信号の後続のディジタル化を、積分A/D変換器を用いて上述のように行うことができる。
同相整流とそれに続くローパスフィルタリングに対する代替選択肢として、両極性インバータ出力信号を直接的、かつ高周波でサンプリングすることが知られており、この場合には、インバータ出力信号のそれぞれの連続する半周期において検出されるサンプル値の平均値間の差を、量定しようとする信号に対する尺度として使用することができる。先述の相整流とそれに続くローパスフィルタリングの方法と比較して、この方法は、AC電圧前置増幅のオフセットとドリフトをディジタル消去するという利点がある。しかしながら、この方法は、限定された解像度の、非常に高周波数のサンプラーを必要とする欠点がある。
米国特許第2005/0219105A1により公知である、シグマ・デルタADCは、別個のクロックパルス発生器に応じて単極性入力信号を事前サンプリングし、この信号をアナログローパスフィルタとして動作する両極性積分器に離散的間隔で転送する。2つの並列の事前サンプリングキャパシタにおけるミスマッチ、ならびに測定信号において発生する可能性のあるオフセットを補償するために、事前サンプリングされた信号の極性は、クロックパルス発生器によって供給される一定の極性逆転クロックパルスに応じて切り換えられる。積分器出力信号は、1ビットADCとして動作する下流コンパレータにおいて、非常に高い周波数のディジタルパルス列に変換され、このパルス列が、1ビットADCとして動作する基準信号スイッチに供給される。この基準信号スイッチは、基準信号の極性を変化させ、この基準信号は、シグマ・デルタ変換の特徴であるアナログフィルタの入力信号を用いてディジタル1ビット信号の負のフィードバックを達成するために、1ビット信号のHIGHレベルおよび/またはLOWレベルに応じて、積分器にも加えられる。
米国特許第5,229,772号で公知のADC回路では、単極性入力信号が同様に事前サンプリングされ、やはり事前サンプリングされる基準信号と共に、積分器に離散間隔で転送される。事前サンプリングの間に、荷電レベルを増大させるために、測定信号および基準信号の極性が、それぞれ切り換えられる。しかしながら、測定信号の1つの極性だけが、不連続に積分器に加えられる。測定信号および基準信号における極性逆転は、独立した1つのクロックパルス発生器を用いて実施される。上述した方法での上方および下方の積分段階の生成に加えて、基準信号の極性も、積分器の下流に接続されたコンパレータの出力信号に応じて、逆転される。
測定ブリッジの離調信号の電圧/周波数変換を備える装置が、DE3633790A1より知られており、この装置においては、離調信号の交互の上方積分および下方積分の原理と、比較器における閾値との比較とによって、ブリッジ離調を表わす周波数を有するパルストレインが生成される。この公知の装置において、測定ブリッジの供給電圧の極性は、外部の極性逆転クロックパルスに従って、ランダムに逆転される。測定ブリッジに付加される離調信号も、その極性が相応して変化し、これは、上方積分段階中に発生し、この期間に比較して、下方積分段階の期間は無視できるほど短い。この結果としてのパルストレイン中の位置不良のパルスを避けるために、出力されるパルスを遅延させる電荷バランスサイクルが開始されて、これはまた、次の下方積分段階を開始させる。
発明の目的
本発明の目的は、前置増幅器におけるオフセットおよびドリフトの有効な低減を、高周波数であるが、解像度の限定された追加の要素を導入することなく可能にする、汎用測定増幅装置および方法を提供することである。
発明の概要
本発明によれば、上記の目的は、請求項1のプリアンブルの特徴と合わせて、前記A/D変換器が、動作中に前記積分器に連続的に加えられる中間信号と、極性逆転クロックパルスと両極性であって、ある特定の時間に前記積分器に加えられる作動レベルの基準信号であって、クロックパルス発生器によって制御される基準電圧源から生ずる前記基準信号とを反復的に積分する積分器、前記積分器の下流に接続されて、積分器出力信号を閾値と比較する比較器(26)であって、比較結果に依存する比較器出力信号が、極性逆転クロックパルスを事前設定するための制御信号としてインバータおよび基準電圧源にフィードバックされる前記比較器、および作動レベルの基準信号が積分器に加えられる測定間隔の期間を入力信号に対する尺度の基礎として検出する時間測定手段を含むことにおいて達成される。
上記の目的はまた、請求項8のプリアンブルの特徴と合わせて、動作中に、反復積分のためにA/D変換器の積分器に前記中間信号が連続的に加えられるとともに、極性逆転クロックパルスと両極性である作動レベルの基準信号(Uref)が、ある特定の時間に加えられ、前記基準信号は、クロックパルス発生器によって制御される基準電圧源から生じていること、積分器出力信号が、積分器(18、20)の下流に接続された比較器(26)によって閾値と比較され、比較結果に依存する比較器出力信号が、インバータと基準電圧源とに、極性逆転クロックパルスを事前設定するための制御信号としてフィードバックされること、および作動レベルの基準信号(Uref)がその間、積分器(18、20)に加えられる、測定間隔(T)の期間が、入力信号に対する尺度の基礎として、時間測定手段によって量定されることによって達成される。
本発明の根底をなす概念は、基準信号を、インバータの状態によって決まる中間信号の極性にそれぞれマッチングさせることによって、前置増幅されていてもよい中間信号を、直接ディジタル化することである。2つの連続積分段階の間に、積分器のキャパシタが、逆方向に充電されて、次いで、再び放電される。従来技術から知られているように、放電時間、すなわち作動レベルの基準信号がその間に加えられる時間が、中間信号のレベル、したがって入力信号の尺度とみなされる。
本発明の重要な利点は、従来技術においては必要とされる、アナログ中間信号、すなわち本質的にインバータ出力信号の整流およびローパスフィルタリングが結果として不要となることである。これによって、構成要素が節約され、関連する誤差源が削減される。他方で、上記のような欠点を生じるディジタルドメインにおける「整流」、すなわちオーバサンプリングされた両極性ディジタル化中間信号における平均化および差分形成も不要である。そうではなく、整流は、両極性基準信号のディジタル化の「自然」な結果として行われる。
本発明の特に好ましい態様は、従属請求項に定義される。
有利には、中間信号および基準信号の比較器出力信号への依存性は、比較器が、積分出力信号が閾値と交差する、特にゼロ交差する各時点を計算するように構成されており、制御手段が、比較器出力信号のフィードバックのために設けられており、前記制御手段は、計算された交差時点に応じて、切換え式インバータを制御し、中間信号において極性逆転を発生させるとともに、切換え式基準電圧源を制御して、作動レベルの基準信号を積分器から切断させる。言い換えると、積分出力信号が閾値、特にゼロ値と比較されるときに、検出された時点に応じて、積分出力信号が閾値と交差する時点が検出されること、および中間信号の極性逆転ならびに作動レベルの基準信号の積分器からの切断が実行されることが好ましい。
通常、制御の構成は、積分器出力信号による閾値交差またはゼロ交差、中間信号の極性逆転、および積分器入力からの作動レベルの基準信号の切断が、時間測定に使用されるクロックドカウンタのパルスと本質的に同時に、またはそれと同期して発生するようにされる。しかしながら、クロック同期同時性からの意図的な変更を設定することは可能である。A/D変換器の収束挙動を改善するための相当する変更が、上記で引用したDE10040373A1から既知である。その刊行物に開示された原理は、本発明に容易に適用することができる。
本発明のこの態様の特に有利な展開においては、制御手段は、作動レベルの基準信号を積分器から切断する度にそれに続く所定の時間間隔の後に、作動レベルの基準信号を積分器に新たに加えるために、切換え式基準電圧源を制御するように構成されている。本発明による方法に関して、このことは、作動レベルの基準信号を積分器から切断する毎にそれに続く所定の時間間隔の後に、作動レベルの基準信号が、再び積分器に加えられることを意味している。
言い換えると、このことは、その間に積分器に基準信号が加えられないか、または静止レベルの基準信号が加えられる時間期間、したがって積分器のキャパシタがその間に充電される時間期間が、本質的に一定であることを意味する。したがって、積分器は、あらかじめ定められた充電時間を有する。それとは異なり、キャパシタの放電時間、すなわち、作動レベルの基準信号がその間に加えられる時間は可変であり、上方積分された電荷の量に依存する。この段階、すなわち実測間隔は、比較器出力信号によって停止されて、その期間が、中間信号のレベルに対する尺度として量定される。
なお、本発明のこの態様においては、1つの一定時間期間、具体的にはキャパシタの充電段階の期間のみが、可変クロックパルス部分、すなわち、実測間隔またはキャパシタの放電段階に加えられるので、実測間隔を量定するために、測定クロックパルス全体の期間、すなわち、本発明の好ましい態様においては、供給電圧における2回の極性逆転間の期間に等しい、上方積分段階と下方積分段階の期間を、中間信号に対する、およびそれから入力信号に対する尺度として実際に使用することもできることに留意すべきである。
可変測定クロックパルスを備える先述の変形形態の代替として、本発明の別の好ましい態様においては、測定クロックパルスは、一定に保たれる。この目的で、制御手段はまた、作動レベルの基準信号を積分器に先行して加える度に、それに続く固定時間の後に、作動レベルの基準信号を積分器に新たに加えるために、切換え式基準電圧源を制御するように構成される。本発明の方法に関して、このことは、基準信号を積分器に先行して加える度にそれに続く一定時間後に、作動レベルの基準信号を積分器に再び加えることを意味する。
言い換えると、作動レベルの基準信号を積分器に加えるための、2回の連続する切換え工程間の時間スパンは一定のままとなる。しかしながら、作動レベルの基準信号が積分器にその間、加えられ続ける時間スパン、言い換えると、積分器にその間、基準信号が適用されないか、または静止レベルの基準信号が加えられる時間は可変である。一定の測定クロックパルス内での充電段階および放電段階の比率は、したがって可変である。ここで、放電段階の期間と充電段階の期間の相互に単純な依存性があるために、実際に、これらの段階のそれぞれを測定して、実測間隔を量定することが可能であり、中間信号レベルの、そして結果的に入力信号に対する尺度に対する基礎としての役割を果たすことができることに留意すべきである。
上述のように、AC電圧前置増幅器を使用する場合には、オフセットおよびドリフトが、入力信号の測定の精度に対して重大な問題となる。オフセットは、中間信号の異なる極性を有する2つの連続する測定クロックパルスの間に、異なる信号レベルが積分器に加えられるという影響がある。一方で、ドリフトは、この種のオフセットは、時間経過と共に、例えば温度または湿度のために変化するので、一回の調整では消去できないという影響がある。しかしながら、この変化は、測定クロックパルスの期間と比較して、通常、非常にゆっくりと発生する。したがって、時間可変オフセットを消去するために、本発明の好ましい展開においては、偶数の実測間隔期間を合計するために、加算手段が設けられるとともに、入力信号に対する尺度として合計値に基づく出力値を出力するために、出力手段が設けられる。本発明による方法に関して、このことは、偶数の連続する実測間隔期間が合計され、この合計値に基づいて、入力信号に対する尺度が出力されることを意味する。このようにして、それぞれの電流オフセットは完全に消去される。
同時に、実測間隔期間の合計は、全体的な測定の解像度を向上させる。クロックドカウンタによる間隔期間の独立した測定には、1クロックパルスの誤差が含まれる。したがって、直ちに明らかなことは、ある数(偶数)の間隔期間を含むとともに、1カウンタパルスだけの誤差も含まれる連続的な測定は、比較的小さい誤差、すなわち良好な解像度を有することである。しかしながら、本事例では、ある数(偶数)の一連の個別に測定された間隔期間が合計される場合にも、解像度の向上が生じる。この理由は、基準信号のクロック同期制御によって、キャパシタ充電間隔の期間が、これらの充電間隔の期間がその間に埋め込まれている実測間隔の期間と独立ではないため、言い換えると、いわゆる正規分布が適用できないためである。したがって、偶数の実測間隔期間の合計による解像度向上効果は、上述の変形形態のそれぞれにおいて生じる。
好ましくは、加算手段は、所定数の最も古い実測間隔の期間を用いず、先行する量定においては考慮されなかった同数の最も新しい実測間隔の期間を追加的に用いて、現行の合計値の量定を、先行の量定がそれに基づいていた一連の実測間隔期間に基づかせるように構成される。本発明の方法に関しては、このことは、現行の合計値の量定が、所定数の最も古い実測間隔の期間を用いず、先行の量定においては考慮されなかった同数の最も新しい実測間隔の期間を追加的に用いて、先行の量定がそれに基づいていた一連の実測間隔期間に基づくことを意味する。
言い換えると、その期間をそれぞれ合計して入力信号に対するオフセットのない尺度を量定する、一連の実測間隔は、「移動ウィンドウ」の方法によって量定される。例えば、時点t1、t2、t3およびt4(ここで、t1<t2<t3<t4)において測定された実測間隔期間が、合計値を求めるために加算されると、時点t2、t3、t4およびt5(ここで、t2<t3<t4<t5)で測定された間隔期間を、後続の量定において加算することができる。このようにして、実測間隔期間のそれぞれの量定に続いて、入力信号に対する更新された尺度を出力することができ、各現行出力値は、この加算の結果として得られる、ゼロオフセット性および解像度の便益を受ける。この例においては、「移動ウィンドウ」は、それぞれ、1実測間隔だけ変位させられる。当然ながら、この変位に対して、その他のステップサイズを使用することもできる。
ここで、本発明による中間信号および基準信号の再分極のために、追加の誤差源が生じる危険があることにも留意すべきである。それによって導入される誤差は、再分極の頻度と共に増大する。本発明の一変形形態においては、中間信号における、したがって基準電圧における極性の逆転が、各測定クロックパルスによってではなく、n番目の測定クロックパルス毎にのみ、すなわちn番目の実測間隔毎に起動され、ここでnは好ましくは2から100の間、特に2から10の間にある。実際のnの選択は、スイッチ頻度によって導入される誤差に対して、nを大きくした場合の、増大する反応慣性を考慮して行う必要がある。この変形形態においては、加算によるオフセットの消去のために、nの偶数倍の実測間隔期間を合計する必要がある。しかしながら、この変形形態においては、移動ウィンドウが使用される場合に、ステップサイズの選択は限定されない。
ここで、さらなる特徴および利点を例示的態様と図面を参照して説明する。
本発明の一態様の概略等価回路図である。 本発明の第1の態様の概略タイミング図である。 本発明の第2の態様の概略タイミング図である。
好ましい態様の詳細な説明
図1は、本発明による装置の概略等価回路図を示す。図1の左側には、2つの同時切換え可能なスイッチ12aおよび12bを備えるインバータ回路10を示してあり、この回路は、インバータ10の入力に加えられる入力信号U、すなわち測定しようとする単極性電圧を、本質的に矩形の両極性中間信号Uに変換する。この変換は、インバータ10の切換えのクロックレートにおいて行われ、このクロックレート自体は、変換器10の制御入力に加えられる制御信号Sによって事前設定される。このクロックパルスは、本明細書においては、極性逆転クロックパルスと呼ばれる。
図2は、インバータ10の代替態様を示しており、この態様は、制御すべきスイッチが1個だけであるが、追加の演算増幅器を必要とする。
インバータ10の実際の設計は、本発明とは関係がなく、実際の応用の特有の要件に応じて、当業者が選択することができる。入力信号Uの由来は、本発明に対して必須要件ではない。
逆変換から生じる中間信号Uは、図1に記載の態様における、AC電圧前置増幅器14によって好適に前置増幅される。前置増幅器14は、通常、オフセットおよびドリフトが発生し、その結果として、補正の必要な誤差が、通常、この点において測定値に進入する。
前置増幅器14の出力電圧は、抵抗器16を介して、対応する電流に変換され、この電流は、積分器として構成された演算増幅器18の第1の入力に加えられる。演算増幅器18の第2の入力は、本実施例においてはアースに接続されているが、原理的には、その他任意の一定電位をかけることもできる。演算増幅器18の積分器としての構成は、キャパシタ電圧Uがその両端に付加される積分キャパシタ20を介して、その出力信号を第1の入力にフィードバックすることによって実現される。
また、演算増幅器18の第1の入力に加えられるものに基準電圧Urefがあり、これは抵抗器22を介して、電流に変換される。基準電圧Urefは、切換え式基準電圧源12によって供給され、この切換え式基準電圧源は、適当な方法でインバータ12と同期されている。図1に示す態様においては、このことは、追加のスイッチ24と共に切換え式DC電圧源が基準電圧源12として使用され、切換え式DC電圧源が、インバータ10と同じ制御信号Sによって制御されるという点で、特に有利に達成される。このようにして、基準電圧Urefは、常に中間信号Uと同時に極性逆転を受けるが、しかしながら、追加のスイッチ24によって、追加のクロックレートを与えることができる。スイッチ24は、それ自体の制御信号Srefによって制御される。ここで、図示した態様において、基準電圧Urefは、演算増幅器の入力に加えられるか、またはそれから切断されることに留意すべきである。他の考えられる態様においては、切断することの代わりに、量的に低い静止レベルを与えることができる。
演算増幅器18とキャパシタ20からなる積分器の下流に接続されているのは、図示した態様においては、アースされた異なる増幅器として構成されている、比較器26である。その他の態様においては、この比較器は、アースとは異なる電位に接続することもできる。積分器出力電圧によるゼロ交差の時点は、比較器によって求めることができる。比較器26の下流に接続された制御手段28は、比較器出力信号を処理して、インバータ10または基準電圧源12を制御するための、制御信号SおよびSrefを生成する。制御手段28は、単に、図1における機能ブロックとして示してあり、純粋にハードウエアとして、またはハードウエアとソフトウエアの組合せとして、異なる方法で実現することができる。これらの動作モードを、本発明の2つの特に好ましい態様に対して、図3および4のタイミング図を参照して説明する。
図3は、本発明の第1の態様によるタイミング図を示す。この図は、個々の信号間の時間的関係を説明することだけを意図するものであり、表現は任意単位を使用している。上述のように、両極性中間信号Uは、制御信号Sに追従し、この制御信号Sは、図示した態様においては、単極性信号であるが、当然ながら、例えば両極性としてもよく、かつ/またはパルス信号として実現することもできる。本質的に重要なことは、中間信号Uおよび基準電圧Urefにおける極性逆転が、制御信号Sに応じて発生することである。表現を簡単にするために、中間信号Uに対して時間と共に変化する可能性のあるオフセットを示す、反転前置増幅器14の出力信号は、図3に示していない。ここで、前置増幅器14の反転性質は本発明には関連がなく、回路の異なる点に加えられる電位の配列に依存することに留意すべきである。重要なことは、前置増幅された中間信号が、基準信号と異なる極性を有することだけである。
先述したように、基準電圧Urefは、中間信号Uと本質的に同様の極性逆転を生じる。これに、制御信号Srefからのクロックパルスが加えられる。図3による態様において、基準電圧Urefは、各測定クロックパルスの開始点において積分器18、20の入力から切断されている。この時間中には、反転前置増幅中間信号Uだけが、演算増幅器18の入力に加えられる。測定クロックパルスTのこの第1のクロックパルス部分Tの間に、キャパシタは充電されて、これがキャパシタ電圧Uの(定量的な)上昇につながる。
図3の態様においては一定である、所定の周期Tの後に、制御信号Srefに応じてスイッチ24を切り換えることによって、基準電圧Urefが積分器18、20の入力に追加的に加えられる。その極性が測定信号に対して逆転しているために、後続のクロックパルス部分Tの間、キャパシタ20は放電して、キャパシタ電圧Uがゼロ交差するまで放電し、それが、比較器26によって記録される。これらの時点は、図3においてジグザグ矢印で示されている。ゼロ交差の時点は、制御手段28によって、制御信号SおよびSref内のクロック同期変化に変換されて、その結果として中間信号Uおよび基準電圧Urefの極性が変化するだけでなく、基準電圧Urefも、積分器18、20の入力から切断される。後続の測定クロックパルスは、上述したのと同様な方法であるが、逆転した極性を有して発生する。
中間信号Uのレベルは、一定充電時間Tの後、キャパシタ20を再び放電させるために必要な、すなわち、Uがゼロ交差するまでの、時間期間によって表わされる。この間隔は、実測間隔Tである。言及したように、充電時間Tは一定であるので、実測間隔Tの期間および全体測定クロックパルスの期間T=T+Tの両方とも、中間信号Uのレベルに対する尺度として求めることができる。TmまたはT=T+Tの期間の検出は、高周波カウンタを用いて実行するのが好ましく、この高周波カウンタは、TまたはTの開始時に、好ましくはSrefおよび/またはSに応じて、始動される。異なる間隔期間の検出は、単一のカウンタを用いて実施することができる。
言及したように、前置増幅器14によってオフセットを中間信号Uz中に導入してもよい。このことは、異なる極性の間隔は、異なるレベルの中間信号Uを供給することを意味するといえる。そしてこのことは、異なる極性の2つの連続する測定クロックパルスは、異なる期間を有する結果となり、一方の測定クロックパルスの期間は、他方の測定クロックパルスの期間が短かすぎるのと同じ量だけ、長すぎることになる。2つ、またはより一般的には偶数の複数の実測間隔期間または測定クロックパルス期間を加算することによって、この誤差は、したがって補正することができ、その結果として、合計値は、入力信号UEに対する正確な尺度となる。ここで、この補正は、ドリフトが合計された全体期間と比較して低速であれば、時間経過による、オフセットのいかなるドリフトとも独立であることに留意すべきである。充電周期Tが一定であることによって、連続実測間隔Tm1、Tm2および2つの連続する完全測定クロックパルスの期間(T+Tm1)+(T+Tm2)の両方を使用することができる。結果として、先に言及したように、ディジタル化の解像度を向上させることができる。入力信号Uに対する出力尺度の迅速な更新を、上記で説明した「移動ウィンドウ」によって合計される実測間隔期間を選択することによって、達成することができる。
図4は、本発明の第2の態様の概略タイミング図を示しており、これに対しても、図3に関して述べた内容が当てはまる。図3による態様と異なり、それぞれの測定クロックパルスの全体期間Tは図4において一定である。充電段階の相対的部分、すなわちここでも、基準電圧Urefの追加の付加により、充電キャパシタを放電させるのに必要な時間の実際の実測間隔T、だけが可変である。
図4のタイミング図は、その他は、図3に対して説明したのと同様に解釈することができる。ここで、Uの個々の部分の異なる勾配は、(増幅されている可能性のある)中間信号Uと基準電圧Urefの相対レベルの結果である。
図面において示し、詳細な説明において説明した態様は、もちろんのこと、本発明の実証的な例を意図するものである。本明細書での開示に照らせば、広範囲の可能な変更が、当業者には明らかである。例えば、入力信号Uに大きなレベル変動がある場合に、ディジタル化された信号の迅速な集束を達成するために、特に、個々の切換え可能な信号の厳密な同期から、わずかな変更を行うことが可能である。

Claims (14)

  1. 単極性入力信号(U)を検出して該入力信号(U)に対する尺度としてディジタル出力値を生成する、測定増幅装置であって、
    極性逆転クロックパルスを用いるクロックパルス発生器によって制御されて、前記極性逆転クロックパルスで前記入力信号(U)を両極性中間信号(U)に変換する、切換え式インバータ(10)と、前記中間信号に応じてディジタル出力値を生成する、A/D変換器とを含む、前記測定増幅装置において、前記A/D変換器は、
    動作中に前記積分器に連続的に加えられる中間信号(U)と、極性逆転クロックパルスと両極性であって、ある特定の時間に前記積分器に加えられる、作業レベルの基準信号(Uref)であって、クロックパルス発生器によって制御される基準電圧源(12、24)から生ずる前記基準信号(Uref)とを反復的に積分する、積分器(18、20)、
    前記積分器(18、20)の下流に接続されて、積分器出力信号を閾値と比較する、比較器(26)であって、比較結果に依存する比較器出力信号が、極性逆転クロックパルスを事前設定するための制御信号(S)としてインバータおよび基準電圧源にフィードバックされる、前記比較器、および
    作動レベルの基準信号(Uref)が積分器(18、20)にその間、加えられる測定間隔(T)の期間を、入力信号に対する尺度の基礎として検出する、時間測定手段
    を含むことを特徴とする、前記測定増幅装置。
  2. 比較器(26)が、積分器出力信号が閾値と交差する各時点を計算するように構成され、制御手段(28)が、比較器出力信号のフィードバックのために設けられており、前記制御手段が、計算された交差時点に応じて、切換え式インバータ(10)を制御して、中間信号(U)の極性逆転を起こさせるとともに、切換え式基準電圧源(12、24)を制御して、作動レベルの基準信号(Uref)を積分器(18、20)から切断させることを特徴とする、請求項1に記載の装置。
  3. 制御手段(28)が、作動レベルの基準信号(Uref)を積分器(18、20)から切断する度にそれに続く所定の時間間隔(T)の後に、作動レベルの基準信号(Uref)を積分器(18、29)に新たに加えるために、切換え式基準電圧源(14、24)を制御するようにも構成されていることを特徴とする、請求項2に記載の装置。
  4. 中間信号(U)における連続する2つの極性逆転の間の全体期間が、入力信号(U)に対する尺度の基礎としての役割を果たすことを特徴とする、請求項3に記載の装置。
  5. 制御手段(28)が、作動レベルの基準信号(Uref)を先行して積分器(18、20)に加える度にそれに続く一定時間間隔(T)の後に、作動レベルの基準信号(Uref)を積分器(18、20)に新たに加えるために、切換え式基準電圧源(12、24)を制御するようにも構成されていることを特徴とする、請求項2に記載の装置。
  6. 加算手段が偶数の実測間隔期間を合計するために設けられるとともに、入力信号に対する尺度として、合計値に基づく出力値を出力する出力手段が設けられている、請求項1〜5のいずれか一項に記載の装置。
  7. 加算手段が、所定数の最も古い実測間隔の期間を用いず、先行する量定において考慮されなかった同数の最も新しい実測間隔の期間を用いて、現行の合計値の量定を、先行の量定がそれに基づいていた一連の実測間隔期間に基づかせるように構成されていることを特徴とする、請求項6に記載の装置。
  8. 単極性入力信号(U)を検出して該入力信号(U)に対する尺度としてディジタル出力値を生成する、測定増幅方法であって、
    極性逆転クロックパルス用いるクロックパルス発生器によって制御される切換え式インバータ(10)を用いて、前記極性逆転クロックパルスで前記入力信号(U)が両極性中間信号(U)に変換され、該中間信号(U)に応じて、ディジタル出力値がA/D変換器を用いて生成される、前記測定増幅方法において、
    動作中に、反復積分のために、A/D変換器の積分器(18.20)に、前記中間信号(U)が連続的に加えられるとともに、極性逆転クロックパルスと両極性である作動レベルの基準信号(Uref)が、ある特定の時間に加えられ、前記基準信号は、クロックパルス発生器によって制御される基準電圧源(12、24)から生じていること、
    積分器出力信号が、積分器(18,20)の下流に接続された比較器(26)によって閾値と比較され、比較結果に依存する比較器出力信号が、インバータ(10)と基準電圧源(12、24)とに、極性逆転クロックパルスを事前設定するための制御信号(S)としてフィードバックされること、
    作動レベルの基準信号(Uref)がその間、積分器(18、20)に加えられる測定間隔(T)の期間が、入力信号に対する尺度の基礎として、時間測定手段によって量定されることを特徴とする、前記測定増幅方法。
  9. 積分器出力信号が閾値と比較されると、前記積分器出力信号が前記閾値とそこで交差する時点が検出され、検出された時点に応じて、中間信号(U)の極性逆転と、作動レベルの基準信号(Uref)の積分器(18、20)からの切断とが実行される、請求項8に記載の方法。
  10. 基準信号(Uref)を積分器(18、20)から切断する度にそれに続いて、所定の時間間隔(T)の後に、作動レベルの基準信号(Uref)が積分器(18、20)に再び加えられることを特徴とする、請求項11に記載の方法。
  11. 中間信号(U)における連続する2つの極性逆転の間の全体期間(T)が、入力信号(U)に対する尺度のための基礎として使用されることを特徴とする、請求項10に記載の方法。
  12. 作動レベルの基準信号(Uref)を積分器(18、20)に先行して加える度にそれに続いて、一定時間間隔(T)の後に、作動レベルの基準信号(Uref)が、積分器(18、20)に再び加えられることを特徴とする、請求項9に記載の方法。
  13. 偶数の連続する実測間隔期間が合計されて、入力信号に対する尺度が該合計値に基づいて出力されることを特徴とする、請求項8〜12のいずれか一項に記載の方法。
  14. 合計値の現行の量定が、所定数の最も古い実測間隔の期間を用いず、先行の量定において考慮されなかった同数の最も新しい実測間隔の期間を追加的に用いて、先行の量定がそれに基づいていた一連の実測間隔期間に基づくことを特徴とする、請求項13に記載の方法。
JP2009533728A 2006-10-27 2007-10-24 測定増幅装置および方法 Expired - Fee Related JP4859983B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006051364.9 2006-10-27
DE102006051364A DE102006051364B4 (de) 2006-10-27 2006-10-27 Messverstärkungsvorrichtung und -verfahren
PCT/EP2007/009232 WO2008049603A1 (de) 2006-10-27 2007-10-24 Messverstärkungsvorrichtung und -verfahren

Publications (2)

Publication Number Publication Date
JP2010507945A true JP2010507945A (ja) 2010-03-11
JP4859983B2 JP4859983B2 (ja) 2012-01-25

Family

ID=38926387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009533728A Expired - Fee Related JP4859983B2 (ja) 2006-10-27 2007-10-24 測定増幅装置および方法

Country Status (7)

Country Link
US (1) US7839320B2 (ja)
EP (1) EP2087596B1 (ja)
JP (1) JP4859983B2 (ja)
CN (1) CN101523729B (ja)
AT (1) ATE458311T1 (ja)
DE (2) DE102006051364B4 (ja)
WO (1) WO2008049603A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577098B (zh) * 2008-05-08 2013-02-06 奇美电子股份有限公司 液晶显示器及其驱动方法
US8378695B2 (en) * 2009-06-17 2013-02-19 Infineon Technologies Austria Ag Determining the dead time in driving a half-bridge
CN102624449B (zh) * 2012-03-08 2015-09-23 佛山敏石芯片有限公司 一种信号探测器及其探测电路
DE102012103037B4 (de) * 2012-04-10 2014-07-03 Sartorius Lab Instruments Gmbh & Co. Kg Elektromagnetisch kraftkompensierende Kraftmessvorrichtung
CN103107787A (zh) * 2013-02-05 2013-05-15 天津大学 一种基于运算放大器的差频器
DE102013014876B3 (de) * 2013-09-06 2014-12-11 Hottinger Baldwin Messtechnik Gmbh Messverstärker mit Hintergrundjustierung und Verfahren dafür
JP6494196B2 (ja) * 2014-07-09 2019-04-03 オリンパス株式会社 サンプリング回路
CN105337613B (zh) * 2015-11-18 2018-02-06 华南理工大学 一种基于跨导运算放大器的锁相环低通滤波器
US10181861B1 (en) 2017-12-29 2019-01-15 Texas Instruments Incorporated Reference voltage control circuit for a two-step flash analog-to-digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429552A (en) * 1977-08-09 1979-03-05 Masaoki Ishikawa Integral ad converter
JPH0360525A (ja) * 1989-07-28 1991-03-15 Yokogawa Electric Corp Pwm方式a/d変換器
JP2006148678A (ja) * 2004-11-22 2006-06-08 Denso Corp A/d変換装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2820601C2 (de) * 1971-03-24 1984-01-19 Hartmut Dipl.-Phys. Dr. 6203 Hochheim Grützediek Analog-Digital-Umsetzer nach dem Mehrfach-Rampenverfahren
DE2114141B2 (de) * 1971-03-24 1973-08-09 Grutzediek, Hartmut, Dipl Phys Dr , 4952 Hausberge, Scheerer, Joachim, Dipl Phys, 6710 Frankenthal Analog-digital-umsetzer mit einem integrierenden verstaerker nach den mehrfach-rampen-verfahren
JPS5442969A (en) * 1977-09-09 1979-04-05 Nec Corp Analog-digital converter
DE3633790A1 (de) * 1986-10-03 1988-04-14 Endress Hauser Gmbh Co Anordnung zur aufbereitung der ausgangssignale einer widerstandsbruecke
US4764752A (en) * 1987-06-15 1988-08-16 Ormond Alfred N Analog to digital converter having no zero or span drift
US5262780A (en) * 1990-12-14 1993-11-16 Laurel Electronics, Inc. Analog to digital converter with conversion rate inverse to the integration period
US5148171A (en) * 1991-07-25 1992-09-15 Hewlett-Packard Company Multislope continuously integrating analog to digital converter
US5184128A (en) * 1991-08-06 1993-02-02 Harris Corporation Integrating A/D converter with means for reducing rollover error
US5229772A (en) * 1992-02-03 1993-07-20 Integrated Semiconductor Solutions Ratiometric ADC with pulse width modulated output for wide temperature range applications
DE4212546C1 (ja) * 1992-04-15 1993-03-11 Joachim Dr. Scheerer
EP0680151B1 (en) 1994-03-29 2000-06-14 Alcatel Analog-to-digital conversion device for low frequency low amplitude differential signals
US5546082A (en) * 1994-04-22 1996-08-13 Rosemount Analytical Inc. Measurement probe with improved analog-to-digital conversion
US5519352A (en) * 1994-09-30 1996-05-21 Telcom Semiconductor, Inc. Integrator system with variable gain feedback
ATE202844T1 (de) * 1994-11-11 2001-07-15 Endress Hauser Gmbh Co Anordnung zur linearisierung und temperaturkompensation von sensorsignalen
JP3351192B2 (ja) * 1995-07-12 2002-11-25 富士ゼロックス株式会社 画像読取信号処理装置
US6243034B1 (en) * 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
DE10040373B4 (de) * 1999-08-20 2004-02-19 Sartorius Ag Analog/Digital-Umsetzer
US6744394B2 (en) * 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US6750796B1 (en) * 2003-03-27 2004-06-15 National Semiconductor Corporation Low noise correlated double sampling modulation system
US6906648B1 (en) * 2003-12-31 2005-06-14 Winbond Electronics Corp. Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input
US7336213B2 (en) * 2004-12-17 2008-02-26 Stmicroelectronics Pvt. Ltd. Polarity independent precision measurement of an input voltage signal
JP2006304035A (ja) * 2005-04-22 2006-11-02 Agilent Technol Inc アナログディジタル変換方法およびアナログディジタル変換システム
US7242333B1 (en) * 2005-12-30 2007-07-10 Medtronic, Inc. Alternate sampling integrator
FR2911737B1 (fr) * 2007-01-23 2009-03-27 Ulis Soc Par Actions Simplifie Procede pour numeriser une grandeur analogique, dispositif de numerisation mettant en oeuvre ce procede et detecteur de rayonnements electromagnetiques integrant un tel dispositif

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429552A (en) * 1977-08-09 1979-03-05 Masaoki Ishikawa Integral ad converter
JPH0360525A (ja) * 1989-07-28 1991-03-15 Yokogawa Electric Corp Pwm方式a/d変換器
JP2006148678A (ja) * 2004-11-22 2006-06-08 Denso Corp A/d変換装置

Also Published As

Publication number Publication date
WO2008049603A1 (de) 2008-05-02
JP4859983B2 (ja) 2012-01-25
ATE458311T1 (de) 2010-03-15
US20090206824A1 (en) 2009-08-20
CN101523729A (zh) 2009-09-02
US7839320B2 (en) 2010-11-23
CN101523729B (zh) 2011-08-10
DE102006051364A1 (de) 2008-04-30
EP2087596A1 (de) 2009-08-12
EP2087596B1 (de) 2010-02-17
DE102006051364B4 (de) 2010-09-23
DE502007002887D1 (de) 2010-04-01

Similar Documents

Publication Publication Date Title
JP4859983B2 (ja) 測定増幅装置および方法
JP4865037B2 (ja) 測定増幅装置および方法
JP5722443B2 (ja) 正弦波電圧信号を用いて容量を測定する容量測定回路、容量測定センサーシステム及び容量測定方法
KR101659789B1 (ko) 근접 검출을 위한 용량성 감지 인터페이스
US6750796B1 (en) Low noise correlated double sampling modulation system
JP4896150B2 (ja) 電子式電力量計
US20130207824A1 (en) Time domain switched analog-to-digital converter apparatus and methods
US7382300B1 (en) System-on-chip (SoC) integrated circuit including interleaved delta-sigma analog-to-digital converter (ADC)
CN106067823B (zh) 用于mems传感器的系统和方法
JP2015162840A (ja) 2重積分型a/d変換器
US6307494B2 (en) Device and method for the rapid digital/analog conversion of pulse width modulated signals
WO2009137512A1 (en) Delta-sigma analog-to-digital converter circuit having reduced sampled reference noise
JPH07120948B2 (ja) 入力電圧を出力周波数に変換するための回路
JP6509041B2 (ja) A/d変換器における帯域幅不整合推定のための方法及び回路
CN111033247A (zh) 用于操作气体传感器装置的方法和气体传感器装置
JP2001223586A (ja) 多チャンネルa/d変換方法及び装置
US9258005B2 (en) Sensor system using multiple modes for analog to digital conversion
JP3843232B2 (ja) デルタシグマ変換器のオフセット補正装置及び電力量計
US6930495B1 (en) Digitizing ohmmeter system
JP4220708B2 (ja) 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置
TWI433030B (zh) 音訊處理系統及方法
JP2001358590A (ja) アナログ・ディジタル変換器
KR20130004993A (ko) 표준 시각 동기용 주파수를 이용한 자체 온도 보상 기능을 갖는 고 분해능 정밀 시각 측정 장치 및 방법
JPH1098382A (ja) Ad変換器の機能性の監視方法
JPH07333346A (ja) 矩形フィルタ及びこの矩形フィルタを用いたフィルタアンプ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111101

R150 Certificate of patent or registration of utility model

Ref document number: 4859983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees