JP2010507945A - 測定増幅装置および方法 - Google Patents
測定増幅装置および方法 Download PDFInfo
- Publication number
- JP2010507945A JP2010507945A JP2009533728A JP2009533728A JP2010507945A JP 2010507945 A JP2010507945 A JP 2010507945A JP 2009533728 A JP2009533728 A JP 2009533728A JP 2009533728 A JP2009533728 A JP 2009533728A JP 2010507945 A JP2010507945 A JP 2010507945A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- integrator
- ref
- measurement
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
- H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M3/356—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Treatment Of Fiber Materials (AREA)
Abstract
Description
本発明の目的は、前置増幅器におけるオフセットおよびドリフトの有効な低減を、高周波数であるが、解像度の限定された追加の要素を導入することなく可能にする、汎用測定増幅装置および方法を提供することである。
本発明によれば、上記の目的は、請求項1のプリアンブルの特徴と合わせて、前記A/D変換器が、動作中に前記積分器に連続的に加えられる中間信号と、極性逆転クロックパルスと両極性であって、ある特定の時間に前記積分器に加えられる作動レベルの基準信号であって、クロックパルス発生器によって制御される基準電圧源から生ずる前記基準信号とを反復的に積分する積分器、前記積分器の下流に接続されて、積分器出力信号を閾値と比較する比較器(26)であって、比較結果に依存する比較器出力信号が、極性逆転クロックパルスを事前設定するための制御信号としてインバータおよび基準電圧源にフィードバックされる前記比較器、および作動レベルの基準信号が積分器に加えられる測定間隔の期間を入力信号に対する尺度の基礎として検出する時間測定手段を含むことにおいて達成される。
本発明の特に好ましい態様は、従属請求項に定義される。
ここで、さらなる特徴および利点を例示的態様と図面を参照して説明する。
図1は、本発明による装置の概略等価回路図を示す。図1の左側には、2つの同時切換え可能なスイッチ12aおよび12bを備えるインバータ回路10を示してあり、この回路は、インバータ10の入力に加えられる入力信号UE、すなわち測定しようとする単極性電圧を、本質的に矩形の両極性中間信号UZに変換する。この変換は、インバータ10の切換えのクロックレートにおいて行われ、このクロックレート自体は、変換器10の制御入力に加えられる制御信号SZによって事前設定される。このクロックパルスは、本明細書においては、極性逆転クロックパルスと呼ばれる。
インバータ10の実際の設計は、本発明とは関係がなく、実際の応用の特有の要件に応じて、当業者が選択することができる。入力信号UEの由来は、本発明に対して必須要件ではない。
図面において示し、詳細な説明において説明した態様は、もちろんのこと、本発明の実証的な例を意図するものである。本明細書での開示に照らせば、広範囲の可能な変更が、当業者には明らかである。例えば、入力信号UEに大きなレベル変動がある場合に、ディジタル化された信号の迅速な集束を達成するために、特に、個々の切換え可能な信号の厳密な同期から、わずかな変更を行うことが可能である。
Claims (14)
- 単極性入力信号(UE)を検出して該入力信号(UE)に対する尺度としてディジタル出力値を生成する、測定増幅装置であって、
極性逆転クロックパルスを用いるクロックパルス発生器によって制御されて、前記極性逆転クロックパルスで前記入力信号(UE)を両極性中間信号(UZ)に変換する、切換え式インバータ(10)と、前記中間信号に応じてディジタル出力値を生成する、A/D変換器とを含む、前記測定増幅装置において、前記A/D変換器は、
動作中に前記積分器に連続的に加えられる中間信号(UZ)と、極性逆転クロックパルスと両極性であって、ある特定の時間に前記積分器に加えられる、作業レベルの基準信号(Uref)であって、クロックパルス発生器によって制御される基準電圧源(12、24)から生ずる前記基準信号(Uref)とを反復的に積分する、積分器(18、20)、
前記積分器(18、20)の下流に接続されて、積分器出力信号を閾値と比較する、比較器(26)であって、比較結果に依存する比較器出力信号が、極性逆転クロックパルスを事前設定するための制御信号(SZ)としてインバータおよび基準電圧源にフィードバックされる、前記比較器、および
作動レベルの基準信号(Uref)が積分器(18、20)にその間、加えられる測定間隔(Tm)の期間を、入力信号に対する尺度の基礎として検出する、時間測定手段
を含むことを特徴とする、前記測定増幅装置。 - 比較器(26)が、積分器出力信号が閾値と交差する各時点を計算するように構成され、制御手段(28)が、比較器出力信号のフィードバックのために設けられており、前記制御手段が、計算された交差時点に応じて、切換え式インバータ(10)を制御して、中間信号(UZ)の極性逆転を起こさせるとともに、切換え式基準電圧源(12、24)を制御して、作動レベルの基準信号(Uref)を積分器(18、20)から切断させることを特徴とする、請求項1に記載の装置。
- 制御手段(28)が、作動レベルの基準信号(Uref)を積分器(18、20)から切断する度にそれに続く所定の時間間隔(TC)の後に、作動レベルの基準信号(Uref)を積分器(18、29)に新たに加えるために、切換え式基準電圧源(14、24)を制御するようにも構成されていることを特徴とする、請求項2に記載の装置。
- 中間信号(UZ)における連続する2つの極性逆転の間の全体期間が、入力信号(UE)に対する尺度の基礎としての役割を果たすことを特徴とする、請求項3に記載の装置。
- 制御手段(28)が、作動レベルの基準信号(Uref)を先行して積分器(18、20)に加える度にそれに続く一定時間間隔(TT)の後に、作動レベルの基準信号(Uref)を積分器(18、20)に新たに加えるために、切換え式基準電圧源(12、24)を制御するようにも構成されていることを特徴とする、請求項2に記載の装置。
- 加算手段が偶数の実測間隔期間を合計するために設けられるとともに、入力信号に対する尺度として、合計値に基づく出力値を出力する出力手段が設けられている、請求項1〜5のいずれか一項に記載の装置。
- 加算手段が、所定数の最も古い実測間隔の期間を用いず、先行する量定において考慮されなかった同数の最も新しい実測間隔の期間を用いて、現行の合計値の量定を、先行の量定がそれに基づいていた一連の実測間隔期間に基づかせるように構成されていることを特徴とする、請求項6に記載の装置。
- 単極性入力信号(UE)を検出して該入力信号(UE)に対する尺度としてディジタル出力値を生成する、測定増幅方法であって、
極性逆転クロックパルス用いるクロックパルス発生器によって制御される切換え式インバータ(10)を用いて、前記極性逆転クロックパルスで前記入力信号(UE)が両極性中間信号(UZ)に変換され、該中間信号(UZ)に応じて、ディジタル出力値がA/D変換器を用いて生成される、前記測定増幅方法において、
動作中に、反復積分のために、A/D変換器の積分器(18.20)に、前記中間信号(UZ)が連続的に加えられるとともに、極性逆転クロックパルスと両極性である作動レベルの基準信号(Uref)が、ある特定の時間に加えられ、前記基準信号は、クロックパルス発生器によって制御される基準電圧源(12、24)から生じていること、
積分器出力信号が、積分器(18,20)の下流に接続された比較器(26)によって閾値と比較され、比較結果に依存する比較器出力信号が、インバータ(10)と基準電圧源(12、24)とに、極性逆転クロックパルスを事前設定するための制御信号(SZ)としてフィードバックされること、
作動レベルの基準信号(Uref)がその間、積分器(18、20)に加えられる測定間隔(Tm)の期間が、入力信号に対する尺度の基礎として、時間測定手段によって量定されることを特徴とする、前記測定増幅方法。 - 積分器出力信号が閾値と比較されると、前記積分器出力信号が前記閾値とそこで交差する時点が検出され、検出された時点に応じて、中間信号(UZ)の極性逆転と、作動レベルの基準信号(Uref)の積分器(18、20)からの切断とが実行される、請求項8に記載の方法。
- 基準信号(Uref)を積分器(18、20)から切断する度にそれに続いて、所定の時間間隔(TC)の後に、作動レベルの基準信号(Uref)が積分器(18、20)に再び加えられることを特徴とする、請求項11に記載の方法。
- 中間信号(UZ)における連続する2つの極性逆転の間の全体期間(TT)が、入力信号(UE)に対する尺度のための基礎として使用されることを特徴とする、請求項10に記載の方法。
- 作動レベルの基準信号(Uref)を積分器(18、20)に先行して加える度にそれに続いて、一定時間間隔(TT)の後に、作動レベルの基準信号(Uref)が、積分器(18、20)に再び加えられることを特徴とする、請求項9に記載の方法。
- 偶数の連続する実測間隔期間が合計されて、入力信号に対する尺度が該合計値に基づいて出力されることを特徴とする、請求項8〜12のいずれか一項に記載の方法。
- 合計値の現行の量定が、所定数の最も古い実測間隔の期間を用いず、先行の量定において考慮されなかった同数の最も新しい実測間隔の期間を追加的に用いて、先行の量定がそれに基づいていた一連の実測間隔期間に基づくことを特徴とする、請求項13に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006051364.9 | 2006-10-27 | ||
DE102006051364A DE102006051364B4 (de) | 2006-10-27 | 2006-10-27 | Messverstärkungsvorrichtung und -verfahren |
PCT/EP2007/009232 WO2008049603A1 (de) | 2006-10-27 | 2007-10-24 | Messverstärkungsvorrichtung und -verfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010507945A true JP2010507945A (ja) | 2010-03-11 |
JP4859983B2 JP4859983B2 (ja) | 2012-01-25 |
Family
ID=38926387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009533728A Expired - Fee Related JP4859983B2 (ja) | 2006-10-27 | 2007-10-24 | 測定増幅装置および方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7839320B2 (ja) |
EP (1) | EP2087596B1 (ja) |
JP (1) | JP4859983B2 (ja) |
CN (1) | CN101523729B (ja) |
AT (1) | ATE458311T1 (ja) |
DE (2) | DE102006051364B4 (ja) |
WO (1) | WO2008049603A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101577098B (zh) * | 2008-05-08 | 2013-02-06 | 奇美电子股份有限公司 | 液晶显示器及其驱动方法 |
US8378695B2 (en) * | 2009-06-17 | 2013-02-19 | Infineon Technologies Austria Ag | Determining the dead time in driving a half-bridge |
CN102624449B (zh) * | 2012-03-08 | 2015-09-23 | 佛山敏石芯片有限公司 | 一种信号探测器及其探测电路 |
DE102012103037B4 (de) * | 2012-04-10 | 2014-07-03 | Sartorius Lab Instruments Gmbh & Co. Kg | Elektromagnetisch kraftkompensierende Kraftmessvorrichtung |
CN103107787A (zh) * | 2013-02-05 | 2013-05-15 | 天津大学 | 一种基于运算放大器的差频器 |
DE102013014876B3 (de) * | 2013-09-06 | 2014-12-11 | Hottinger Baldwin Messtechnik Gmbh | Messverstärker mit Hintergrundjustierung und Verfahren dafür |
JP6494196B2 (ja) * | 2014-07-09 | 2019-04-03 | オリンパス株式会社 | サンプリング回路 |
CN105337613B (zh) * | 2015-11-18 | 2018-02-06 | 华南理工大学 | 一种基于跨导运算放大器的锁相环低通滤波器 |
US10181861B1 (en) | 2017-12-29 | 2019-01-15 | Texas Instruments Incorporated | Reference voltage control circuit for a two-step flash analog-to-digital converter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5429552A (en) * | 1977-08-09 | 1979-03-05 | Masaoki Ishikawa | Integral ad converter |
JPH0360525A (ja) * | 1989-07-28 | 1991-03-15 | Yokogawa Electric Corp | Pwm方式a/d変換器 |
JP2006148678A (ja) * | 2004-11-22 | 2006-06-08 | Denso Corp | A/d変換装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2820601C2 (de) * | 1971-03-24 | 1984-01-19 | Hartmut Dipl.-Phys. Dr. 6203 Hochheim Grützediek | Analog-Digital-Umsetzer nach dem Mehrfach-Rampenverfahren |
DE2114141B2 (de) * | 1971-03-24 | 1973-08-09 | Grutzediek, Hartmut, Dipl Phys Dr , 4952 Hausberge, Scheerer, Joachim, Dipl Phys, 6710 Frankenthal | Analog-digital-umsetzer mit einem integrierenden verstaerker nach den mehrfach-rampen-verfahren |
JPS5442969A (en) * | 1977-09-09 | 1979-04-05 | Nec Corp | Analog-digital converter |
DE3633790A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Anordnung zur aufbereitung der ausgangssignale einer widerstandsbruecke |
US4764752A (en) * | 1987-06-15 | 1988-08-16 | Ormond Alfred N | Analog to digital converter having no zero or span drift |
US5262780A (en) * | 1990-12-14 | 1993-11-16 | Laurel Electronics, Inc. | Analog to digital converter with conversion rate inverse to the integration period |
US5148171A (en) * | 1991-07-25 | 1992-09-15 | Hewlett-Packard Company | Multislope continuously integrating analog to digital converter |
US5184128A (en) * | 1991-08-06 | 1993-02-02 | Harris Corporation | Integrating A/D converter with means for reducing rollover error |
US5229772A (en) * | 1992-02-03 | 1993-07-20 | Integrated Semiconductor Solutions | Ratiometric ADC with pulse width modulated output for wide temperature range applications |
DE4212546C1 (ja) * | 1992-04-15 | 1993-03-11 | Joachim Dr. Scheerer | |
EP0680151B1 (en) | 1994-03-29 | 2000-06-14 | Alcatel | Analog-to-digital conversion device for low frequency low amplitude differential signals |
US5546082A (en) * | 1994-04-22 | 1996-08-13 | Rosemount Analytical Inc. | Measurement probe with improved analog-to-digital conversion |
US5519352A (en) * | 1994-09-30 | 1996-05-21 | Telcom Semiconductor, Inc. | Integrator system with variable gain feedback |
ATE202844T1 (de) * | 1994-11-11 | 2001-07-15 | Endress Hauser Gmbh Co | Anordnung zur linearisierung und temperaturkompensation von sensorsignalen |
JP3351192B2 (ja) * | 1995-07-12 | 2002-11-25 | 富士ゼロックス株式会社 | 画像読取信号処理装置 |
US6243034B1 (en) * | 1998-10-29 | 2001-06-05 | National Instruments Corporation | Integrating analog to digital converter with improved resolution |
DE10040373B4 (de) * | 1999-08-20 | 2004-02-19 | Sartorius Ag | Analog/Digital-Umsetzer |
US6744394B2 (en) * | 2002-05-10 | 2004-06-01 | 02Micro International Limited | High precision analog to digital converter |
US6750796B1 (en) * | 2003-03-27 | 2004-06-15 | National Semiconductor Corporation | Low noise correlated double sampling modulation system |
US6906648B1 (en) * | 2003-12-31 | 2005-06-14 | Winbond Electronics Corp. | Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input |
US7336213B2 (en) * | 2004-12-17 | 2008-02-26 | Stmicroelectronics Pvt. Ltd. | Polarity independent precision measurement of an input voltage signal |
JP2006304035A (ja) * | 2005-04-22 | 2006-11-02 | Agilent Technol Inc | アナログディジタル変換方法およびアナログディジタル変換システム |
US7242333B1 (en) * | 2005-12-30 | 2007-07-10 | Medtronic, Inc. | Alternate sampling integrator |
FR2911737B1 (fr) * | 2007-01-23 | 2009-03-27 | Ulis Soc Par Actions Simplifie | Procede pour numeriser une grandeur analogique, dispositif de numerisation mettant en oeuvre ce procede et detecteur de rayonnements electromagnetiques integrant un tel dispositif |
-
2006
- 2006-10-27 DE DE102006051364A patent/DE102006051364B4/de not_active Expired - Fee Related
-
2007
- 2007-10-24 EP EP07819284A patent/EP2087596B1/de not_active Not-in-force
- 2007-10-24 WO PCT/EP2007/009232 patent/WO2008049603A1/de active Application Filing
- 2007-10-24 CN CN2007800381336A patent/CN101523729B/zh not_active Expired - Fee Related
- 2007-10-24 DE DE502007002887T patent/DE502007002887D1/de active Active
- 2007-10-24 JP JP2009533728A patent/JP4859983B2/ja not_active Expired - Fee Related
- 2007-10-24 AT AT07819284T patent/ATE458311T1/de active
-
2009
- 2009-04-27 US US12/430,209 patent/US7839320B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5429552A (en) * | 1977-08-09 | 1979-03-05 | Masaoki Ishikawa | Integral ad converter |
JPH0360525A (ja) * | 1989-07-28 | 1991-03-15 | Yokogawa Electric Corp | Pwm方式a/d変換器 |
JP2006148678A (ja) * | 2004-11-22 | 2006-06-08 | Denso Corp | A/d変換装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2008049603A1 (de) | 2008-05-02 |
JP4859983B2 (ja) | 2012-01-25 |
ATE458311T1 (de) | 2010-03-15 |
US20090206824A1 (en) | 2009-08-20 |
CN101523729A (zh) | 2009-09-02 |
US7839320B2 (en) | 2010-11-23 |
CN101523729B (zh) | 2011-08-10 |
DE102006051364A1 (de) | 2008-04-30 |
EP2087596A1 (de) | 2009-08-12 |
EP2087596B1 (de) | 2010-02-17 |
DE102006051364B4 (de) | 2010-09-23 |
DE502007002887D1 (de) | 2010-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4859983B2 (ja) | 測定増幅装置および方法 | |
JP4865037B2 (ja) | 測定増幅装置および方法 | |
JP5722443B2 (ja) | 正弦波電圧信号を用いて容量を測定する容量測定回路、容量測定センサーシステム及び容量測定方法 | |
KR101659789B1 (ko) | 근접 검출을 위한 용량성 감지 인터페이스 | |
US6750796B1 (en) | Low noise correlated double sampling modulation system | |
JP4896150B2 (ja) | 電子式電力量計 | |
US20130207824A1 (en) | Time domain switched analog-to-digital converter apparatus and methods | |
US7382300B1 (en) | System-on-chip (SoC) integrated circuit including interleaved delta-sigma analog-to-digital converter (ADC) | |
CN106067823B (zh) | 用于mems传感器的系统和方法 | |
JP2015162840A (ja) | 2重積分型a/d変換器 | |
US6307494B2 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
WO2009137512A1 (en) | Delta-sigma analog-to-digital converter circuit having reduced sampled reference noise | |
JPH07120948B2 (ja) | 入力電圧を出力周波数に変換するための回路 | |
JP6509041B2 (ja) | A/d変換器における帯域幅不整合推定のための方法及び回路 | |
CN111033247A (zh) | 用于操作气体传感器装置的方法和气体传感器装置 | |
JP2001223586A (ja) | 多チャンネルa/d変換方法及び装置 | |
US9258005B2 (en) | Sensor system using multiple modes for analog to digital conversion | |
JP3843232B2 (ja) | デルタシグマ変換器のオフセット補正装置及び電力量計 | |
US6930495B1 (en) | Digitizing ohmmeter system | |
JP4220708B2 (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
TWI433030B (zh) | 音訊處理系統及方法 | |
JP2001358590A (ja) | アナログ・ディジタル変換器 | |
KR20130004993A (ko) | 표준 시각 동기용 주파수를 이용한 자체 온도 보상 기능을 갖는 고 분해능 정밀 시각 측정 장치 및 방법 | |
JPH1098382A (ja) | Ad変換器の機能性の監視方法 | |
JPH07333346A (ja) | 矩形フィルタ及びこの矩形フィルタを用いたフィルタアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4859983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |