JP4220708B2 - 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 - Google Patents
電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 Download PDFInfo
- Publication number
- JP4220708B2 JP4220708B2 JP2002060568A JP2002060568A JP4220708B2 JP 4220708 B2 JP4220708 B2 JP 4220708B2 JP 2002060568 A JP2002060568 A JP 2002060568A JP 2002060568 A JP2002060568 A JP 2002060568A JP 4220708 B2 JP4220708 B2 JP 4220708B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- output
- input
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧補正回路に関し、さらに詳細には、増幅器の誤差電圧を補正する電圧補正回路に関する。また、本発明は、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来より、オペアンプに代表される増幅器は、スイッチング電源装置の制御回路等において広く用いられている。よく知られているように、増幅器は入力電圧（正確には入力電圧差）Ｖｉｎを受け、これをＡ倍した出力電圧Ｖｏｕｔ（＝Ａ・Ｖｉｎ）を生成する回路である。
【０００３】
【発明が解決しようとする課題】
しかしながら、実際の増幅器においては、増幅器を構成する部品の精度や温度・時間による特性の変化等、種々の要因によって出力電圧Ｖｏｕｔが正確に入力電圧ＶｉｎのＡ倍とはならず、ある程度の誤差が生じてしまうという問題があった。したがって、このような誤差を有する増幅器を用いて、例えばスイッチング電源装置の制御回路を構成した場合、結果的にスイッチング電源装置の出力電圧に大きな誤差が生じてしまう。
【０００４】
したがって、本発明の目的は、増幅器の誤差電圧を補正する電圧補正回路を提供することである。
【０００５】
また、本発明の他の目的は、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明のかかる目的は、Ｎチャンネルの入力電圧を受けてＮチャンネルの出力電圧を生成する多チャンネル入出力型増幅器であって、
（Ｎ＋１）個の増幅器と、
接地電位又は基準電圧を出力する基準電圧出力回路と、
（Ｎ＋１）個の前記増幅器に対して、Ｎチャンネルの前記入力電圧及び前記基準電圧出力回路が出力する電圧のうちのいずれかが入力されるように、前記増幅器の入力側の接続を切り換えると共に、前記入力電圧が入力されている前記増幅器の出力がＮチャンネルの前記出力電圧として出力されるように、前記増幅器の出力側の接続を切り換える入出力制御回路とを備え、
前記増幅器は、前記増幅器の出力をデジタル変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力値に基づいて前記増幅器のオフセット電圧及び前記増幅器のゲイン誤差を検出する検出部と、前記オフセット電圧及びゲイン誤差に基づいて前記増幅器が出力する電圧を補正する補正部とを有し、
前記増幅器の前記検出部による前記オフセット電圧及びゲイン誤差の検出は、当該増幅器に前記基準電圧出力回路が出力する電圧が入力されているときに行われることを特徴とする多チャンネル入出力型増幅器によって達成される。
【００１９】
【発明の実施の形態】
本発明の好ましい実施態様について詳細に説明する前に、まず、増幅器の誤差電圧について説明する。
【００２０】
増幅器において生じる誤差は、大きく分けて、入力電圧Ｖｉｎに依存しないものと依存するものとがある。本明細書においては、増幅器において生じる誤差のうち、入力電圧Ｖｉｎに依存しない性質の誤差を「オフセット」と呼び、その値を「オフセット電圧」と呼ぶ。また、入力電圧Ｖｉｎに依存する性質の誤差を「ゲイン誤差」と呼び、その値を「ゲイン誤差電圧」と呼ぶ。したがって、増幅器の出力電圧Ｖｏｕｔに含まれる「出力誤差電圧」は、オフセット電圧とゲイン誤差電圧の和によって定義することができる。
【００２１】
図１は、理想的な増幅器の特性とオフセット及びゲイン誤差を有する実際の増幅器の特性を模式的に示すグラフである。
【００２２】
図１に示すように、増幅器が理想的である場合（オフセット及びゲイン誤差が存在しない場合）には、入力電圧Ｖｉｎが０Ｖである場合には出力電圧Ｖｏｕｔも０Ｖとなり、その特性を示す直線の傾き（Ｖｏｕｔ／Ｖｉｎ）は理想的なゲインＡに一致する。すなわち、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの間には、
【００２３】
【数１】
が成立する。しかしながら、実際の増幅器においては、入力電圧Ｖｉｎが０Ｖであっても出力電圧Ｖｏｕｔが０Ｖとはならず、且つ、その特性を示す直線の傾き（Ｖｏｕｔ／Ｖｉｎ）も理想的なゲインＡと完全には一致していない。すなわち、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの間には、
【００２４】
【数２】
が成立している。式（２）において、Ａ’は実際のゲインであり、Ｖｏｆｆはオフセット電圧である。したがって、理想的なゲインＡと実際のゲインＡ’との比（Ａ’／Ａ）をゲイン誤差比Ａｐと定義すれば、実際の増幅器の出力電圧Ｖｏｕｔには、理想的な増幅器の出力電圧Ｖｏｕｔに対して
【００２５】
【数３】
で表される出力誤差電圧が含まれていることになる。このように、出力誤差電圧Ｖerroutは、入力電圧Ｖｉｎに依存する項（Ａｐ・Ｖｉｎ）と入力電圧Ｖｉｎに依存しない項（Ｖｏｆｆ）からなる関係式によって表されることが分かる。ここで、入力電圧Ｖｉｎに依存する項（Ａｐ・Ｖｉｎ）はゲイン誤差電圧に相当し、入力電圧Ｖｉｎに依存しない項（Ｖｏｆｆ）はオフセット電圧に相当する。
【００２６】
したがって、上述した式（２）に、式（３）に表される補正項を追加すれば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を式（１）と等価にすることができる。ここで、理想的なゲインＡについては既知であるから、増幅器のオフセット電圧Ｖｏｆｆと実際のゲインＡ’が判明すれば、出力誤差電圧Ｖerroutを特定することができ、出力誤差電圧Ｖerroutのキャンセルが可能となる。
【００２７】
増幅器のオフセット電圧Ｖｏｆｆ及びゲイン誤差比Ａｐは、次のようにして測定することができる。
【００２８】
まず、図２に示すように、測定対象となる増幅器１０の入力端子１１に０Ｖ（接地電位）を与え、出力端子１２に現れる電圧（出力電圧Ｖｏｕｔ）を測定する。この場合、入力電圧Ｖｉｎ＝０Ｖであることから、ゲイン誤差比Ａｐがどの程度であるかに関わらず、出力電圧Ｖｏｕｔはオフセット電圧Ｖｏｆｆに一致するはずである（式（２）参照）。すなわち、以上によりオフセット電圧Ｖｏｆｆを測定することができる。
【００２９】
次に、図３に示すように、増幅器１０の入力端子１１に既知の電圧Ｖｒｅｆを与え、出力端子１２に現れる電圧（出力電圧Ｖｏｕｔ）を測定する。この場合、出力電圧Ｖｏｕｔは、
【００３０】
【数４】
で表すことができるから、上述の方法によりオフセット電圧Ｖｏｆｆが判明していればゲイン誤差比Ａｐを測定することができる。
【００３１】
以上のような方法により増幅器のオフセット電圧Ｖｏｆｆ及びゲイン誤差比Ａｐが判明すれば、式（２）に補正項「−Ｖｏｆｆ」及び「×１／Ａｐ」を追加した次式のとおり、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を式（１）と等価にすることができる。
【００３２】
【数５】
式（５）において、カギかっこ内が補正項である。
【００３３】
本発明は、以上説明した原理に基づき、実際の増幅器の出力電圧Ｖｏｕｔをデジタル変換し、得られたデジタル値と補正項「−Ｖｏｆｆ」及び「×１／Ａｐ」に対応するデジタル値とを用いた演算を行うことによって出力電圧Ｖｏｕｔを理想的な値に補正するものである。このように、本発明においては、出力電圧Ｖｏｕｔの補正をデジタル演算により行うことから、補正の対象となる増幅器の出力電圧Ｖｏｕｔをデジタル値の形式で利用する場合に好適である。増幅器の出力電圧Ｖｏｕｔをデジタル値の形式で利用するものとしては、スイッチング電源装置のデジタル制御回路を挙げることができる。
【００３４】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【００３５】
図４は、本発明の好ましい実施態様にかかる電圧補正機能付き増幅器７０の回路図である。
【００３６】
図４に示すように、本実施態様にかかる電圧補正機能付き増幅器７０は、アナログ部３０と電圧補正回路２０によって構成される。本実施態様にかかる電圧補正回路２０は、補正対象となるアナログ部３０の入力端３０ａ及び出力端３０ｂに接続される回路であり、スイッチＳＷａ〜ＳＷｅと、Ａ／Ｄコンバータ２１と、オフセット補正値メモリ２２と、定数メモリ２３と、ゲイン補正値メモリ２４と、減算器２５と、乗算器２６と、逆数生成器２７と、コントローラ２８とを備えている。電圧補正回路２０は、本来アナログ部３０の入力端子３０ａに供給されるべきアナログ入力電圧Ｖｉｎ（ａ）を入力端子２０ａに受けるとともに、アナログ部３０にて生じる出力誤差電圧Ｖerroutをデジタル演算により補正して、補正されたデジタル出力電圧Ｖｏｕｔ”（ｄ）を出力端子２０ｂより出力する回路である。電圧補正回路２０を構成する各要素のうち、スイッチＳＷｄ、スイッチＳＷｅ、オフセット補正値メモリ２２、定数メモリ２３、ゲイン補正値メモリ２４、減算器２５、乗算器２６及び逆数生成器２７は、補正演算部を構成し、実使用時においてアナログ部３０で生じる出力誤差電圧Ｖerroutをキャンセルする役割を果たす。
【００３７】
アナログ部３０としては、図２及び図３に示したような増幅器単体の他、これが複数段に亘って従属接続されたものであっても良く、インピーダンス調整回路等、増幅動作を行わない他の回路が含まれていても良い。つまり、入力端子３０ａに供給されるアナログ入力電圧Ｖｉｎ（ａ）を増幅してアナログ出力電圧Ｖｏｕｔ（ａ）を生成し、これを出力端子３０ｂより出力する回路であればどのような回路であっても構わない。
【００３８】
また、アナログ部３０には不可避的にオフセットが生じることから、アナログ入力電圧Ｖｉｎ（ａ）とアナログ出力電圧Ｖｏｕｔ（ａ）との間には、
【００３９】
【数６】
が成立する。式（６）において、Ｖｏｆｆ（ａ）はアナログ部３０において生じるオフセット電圧（アナログ値）であり、Ａ’はアナログ部３０の実際のゲインである。
【００４０】
スイッチＳＷａ〜ＳＷｅは、いずれも端子０を端子１に接続するか端子２に接続するかを切り替えるスイッチであり、その切り替え制御はコントローラ２８により行われる。
【００４１】
Ａ／Ｄコンバータ２１は、アナログ部３０の出力端子３０ａより出力されるアナログ出力電圧Ｖｏｕｔ（ａ）を受け、これをデジタル出力電圧Ｖｏｕｔ（ｄ）に変換する回路である。
【００４２】
オフセット補正値メモリ２２は、以下に詳述するオフセット電圧検出動作において検出されたデジタルオフセット電圧値Ｖｏｆｆ（ｄ）を格納するためのメモリである。デジタルオフセット電圧値Ｖｏｆｆ（ｄ）の格納は、オフセット電圧検出動作ごとに行われることから、オフセット補正値メモリ２２としてはＤＲＡＭ等の書き換え可能なメモリを用いる必要がある。
【００４３】
定数メモリ２３は、１／（Ａ・Ｖｒｅｆ）によって定義される定数を格納するためのメモリである。ここでＡとはアナログ部３０の理想的なゲインを示し、Ｖｒｅｆとは既知の基準電圧を示している。したがって、定数メモリ２３に格納すべき定数１／（Ａ・Ｖｒｅｆ）は予め定められるので、定数メモリ２３としては書き換え不可能なメモリを用いることができる。
【００４４】
ゲイン補正値メモリ２４は、以下に詳述するゲイン誤差比検出動作において検出されたゲイン誤差比Ａｐの逆数１／Ａｐを格納するためのメモリである。ゲイン誤差比Ａｐの逆数１／Ａｐの格納は、ゲイン誤差比検出動作ごとに行われることから、ゲイン補正値メモリ２４としてはオフセット補正値メモリ２２と同様、ＤＲＡＭ等の書き換え可能なメモリを用いる必要がある。
【００４５】
減算器２５は、スイッチＳＷｃの端子２より供給されるデジタル出力電圧Ｖｏｕｔ（ｄ）から、オフセット補正値メモリ２２より供給されるデジタルオフセット電圧値Ｖｏｆｆ（ｄ）を減算する論理回路であり、その出力は、デジタル出力電圧Ｖｏｕｔ’（ｄ）として乗算器２６に供給される。
【００４６】
乗算器２６は、減算器２５より供給されるデジタル出力電圧Ｖｏｕｔ’（ｄ）とスイッチＳＷｄの端子０より供給されるデジタル値（定数１／（Ａ・Ｖｒｅｆ）またはゲイン誤差比Ａｐの逆数１／Ａｐ）とを乗じる論理回路であり、その出力は、デジタル出力電圧Ｖｏｕｔ”（ｄ）としてスイッチＳＷｅの端子０に供給される。
【００４７】
逆数生成器２７は、以下に詳述するゲイン誤差比検出動作において検出されたゲイン誤差比Ａｐを受け、その逆数１／Ａｐを生成する回路である。
【００４８】
次に、電圧補正回路２０の動作について説明する。
【００４９】
電圧補正回路２０の動作は、大きく分けて補正動作と誤差電圧検出動作からなる。補正動作は、アナログ部３０において生じる出力誤差電圧Ｖerroutを実際に補正する動作であり、誤差電圧検出動作は補正動作時における補正量を決定するために、補正動作に先立って行われる。さらに、誤差電圧検出動作は、オフセット電圧検出動作とゲイン誤差比検出動作からなり、この順に実行される。以下、電圧補正回路２０の動作について、オフセット電圧検出動作、ゲイン誤差比検出動作、補正動作の順に説明を進める。
【００５０】
まず、オフセット電圧検出動作について説明する。
【００５１】
図５は、オフセット電圧検出動作時における電圧補正回路２０の状態を示す回路図である。
【００５２】
図５に示すように、オフセット電圧検出動作時においては、コントローラ２８による制御のもと、スイッチＳＷａ、スイッチＳＷｂが端子２側に接続され、スイッチＳＷｃが端子１側に接続される。スイッチＳＷｄ及びスイッチＳＷｅについては、いずれに接続しても構わない。これにより、アナログ部３０の入力端子３０ａには接地電位（０Ｖ）が与えられるので、出力端子３０ｂより出力されるアナログ出力電圧Ｖｏｕｔ（ａ）は、
【００５３】
【数７】
によって与えられる。
【００５４】
したがって、Ａ／Ｄコンバータ２１の出力であるデジタル出力電圧Ｖｏｕｔ（ｄ）は、アナログオフセット電圧Ｖｏｆｆ（ａ）をデジタル変換した値、すなわちデジタルオフセット電圧Ｖｏｆｆ（ｄ）となる。かかるデジタルオフセット電圧Ｖｏｆｆ（ｄ）は、スイッチＳＷｃを介してオフセット補正値メモリ２２に供給され、オフセット補正値メモリ２２はこれを格納する。以上により、オフセット電圧検出動作が完了する。
【００５５】
尚、上述したオフセット電圧検出動作は、補正動作の前に１回のみ行っても構わないが、アナログ部３０のオフセット電圧をより正確に検出するためには、上述した動作を複数回行い、得られたデジタルオフセット電圧Ｖｏｆｆ（ｄ）の平均値をオフセット補正値メモリ２２に格納することが好ましい。
【００５６】
オフセット電圧検出動作が完了すると、次に、ゲイン誤差比検出動作が行われる。
【００５７】
図６は、ゲイン誤差比検出動作時における電圧補正回路２０の状態を示す回路図である。
【００５８】
図６に示すように、ゲイン誤差比検出動作時においては、コントローラ２８による制御のもと、スイッチＳＷａ、スイッチＳＷｄ、スイッチＳＷｅが端子１側に接続され、スイッチＳＷｂ、スイッチＳＷｃが端子２側に接続される。これにより、アナログ部３０の入力端子３０ａには既知の基準電圧Ｖｒｅｆが与えられるので、出力端子３０ｂより出力されるアナログ出力電圧Ｖｏｕｔ（ａ）は、
【００５９】
【数８】
によって与えられ、Ａ／Ｄコンバータ２１の出力であるデジタル出力電圧Ｖｏｕｔ（ｄ）は、これをデジタル変換した値となる。かかるデジタル出力電圧Ｖｏｕｔ（ｄ）は、スイッチＳＷｃを介して減算器２５に供給されてデジタルオフセット電圧Ｖｏｆｆ（ｄ）が減じられる。したがって、減算器２５の出力であるデジタル出力電圧Ｖｏｕｔ’（ｄ）は、
【００６０】
【数９】
によって与えられることになる。このようにして得られたデジタル出力電圧Ｖｏｕｔ’（ｄ）は、乗算器２６に供給され、スイッチＳＷｄを介して定数メモリ２３より供給される定数１／（Ａ・Ｖｒｅｆ）が乗じられる。したがって、乗算器２６の出力であるデジタル出力電圧Ｖｏｕｔ”（ｄ）は、
【００６１】
【数１０】
によって与えられることになる。すなわち、乗算器２６の出力は、ゲイン誤差比Ａｐに一致することになる。このようにして得られたゲイン誤差比Ａｐは、逆数生成器２７に供給され、その逆数１／Ａｐがゲイン補正値メモリ２４に格納される。以上により、ゲイン誤差比検出動作が完了する。
【００６２】
尚、上述したゲイン誤差比検出動作についても、補正動作の前に１回のみ行っても構わないが、アナログ部３０のゲイン誤差比をより正確に検出するためには、上述した動作を複数回行い、得られたゲイン誤差比Ａｐの逆数１／Ａｐの平均値をゲイン補正値メモリ２４に格納することが好ましい。
【００６３】
以上により、オフセット電圧検出動作及びゲイン誤差比検出動作からなる誤差電圧検出動作が完了する。誤差電圧検出動作が完了すると、任意のアナログ入力電圧Ｖｉｎ（ａ）について出力誤差電圧Ｖerroutを実際に補正する補正動作の実行が可能となる。
【００６４】
補正動作時における電圧補正回路２０の状態は、図４に示したとおりである。すなわち、図４に示すように、補正動作時においては、コントローラ２８による制御のもと、スイッチＳＷｂが端子１側に接続され、スイッチＳＷｃ、スイッチＳＷｄ、スイッチＳＷｅが端子２側に接続される。スイッチＳＷａについては、いずれに接続しても構わない。これにより、アナログ部３０の入力端子３０ａには任意のアナログ入力電圧Ｖｉｎ（ａ）が与えられるので、出力端子３０ｂより出力されるアナログ出力電圧Ｖｏｕｔ（ａ）は、式（６）によって与えられることになる。
【００６５】
かかるアナログ出力電圧Ｖｏｕｔ（ａ）は、Ａ／Ｄコンバータ２１のデジタル変換によりデジタル出力電圧Ｖｏｕｔ（ｄ）とされた後、スイッチＳＷｃを介して減算器２５に供給され、デジタルオフセット電圧Ｖｏｆｆ（ｄ）が減じられる。したがって、減算器２５の出力であるデジタル出力電圧Ｖｏｕｔ’（ｄ）は、
【００６６】
【数１１】
によって与えられることになる。式（１１）においてＶｉｎ（ｄ）は、アナログ入力電圧Ｖｉｎ（ａ）に対応するデジタル値である。式（１１）から明らかなように、デジタル出力電圧Ｖｏｕｔ’（ｄ）にはオフセット電圧が含まれておらず、これがキャンセルされていることが分かる。
【００６７】
このようにして得られたデジタル出力電圧Ｖｏｕｔ’（ｄ）は、乗算器２６に供給され、スイッチＳＷｄを介してゲイン補正値メモリ２４より供給されるゲイン誤差比Ａｐの逆数１／Ａｐが乗じられる。したがって、乗算器２６の出力であるデジタル出力電圧Ｖｏｕｔ”（ｄ）は、
【００６８】
【数１２】
によって与えられることになる。式（１２）から明らかなように、デジタル出力電圧Ｖｏｕｔ”（ｄ）にはオフセット電圧やゲイン誤差電圧が含まれておらず、これらがキャンセルされて理想的な増幅器を用いた場合に得られる値と同じ値が得られていることが分かる（式（１）参照）。
【００６９】
以上説明したように、本実施態様にかかる電圧補正機能付き増幅器７０においては、アナログ部３０において生じる出力誤差電圧Ｖerroutを電圧補正回路２０によって補正していることから、理想的な増幅器を用いた場合に得られる出力値と同じ出力値を得ることが可能となる。
【００７０】
尚、電圧補正回路２０による補正を行った場合、補正後の出力電圧はデジタル値の形式（Ｖｏｕｔ”（ｄ））となることから、本実施態様にかかる電圧補正機能付き増幅器７０は、上述のとおり、スイッチング電源装置のデジタル制御回路等、増幅器の出力電圧をデジタル値の形式で利用する回路の一部として組み込むことが好適である。
【００７１】
図７は、上述した電圧補正機能付き増幅器７０を用いたスイッチング電源装置の回路図である。
【００７２】
図７に示すスイッチング電源装置は、入力電源端子１，２間に供給される直流入力電圧Ｖｉｎを降圧して直流出力電圧Ｖｏを生成し、これを出力電源端子３，４間に供給する装置であり、スイッチング回路部４０と、出力回路部５０と、制御回路部６０とを備えて構成される。出力電源端子３，４間には、ＣＰＵやＤＳＰ等の直流負荷５が接続される。
【００７３】
スイッチング回路部４０は、入力電源端子１，２間に供給される直流入力電圧Ｖｉｎを交流に変換するための回路であり、入力コンデンサ４１と、スイッチ素子４２及び４３によって構成される。入力コンデンサ４１は、入力電源端子１，２間に接続されており、入力電圧Ｖｉｎを安定化させる役割を果たす。また、スイッチ素子４２は、入力コンデンサ４１と出力回路部５０との間に直列に接続されており、スイッチ素子４３は、スイッチ素子１２と出力回路部５０との間に並列に接続されている。これらスイッチ素子４２及び４３は、制御回路部６０による制御のもと所定のデッドタイムを介して交互にオン状態とされる。
【００７４】
出力回路部５０は、スイッチング回路部４０からの交流出力を受けこれを直流に変換するための回路であり、出力リアクトル５１と出力コンデンサ５２によって構成される。出力リアクトル５１は、スイッチング回路部４０と出力電源端子３との間に直列に接続されており、出力コンデンサ５２は、出力電源端子３，４間に接続されている。
【００７５】
制御回路部６０は、電圧補正機能付き増幅器７０とデジタル演算回路６１とを備えており、図４〜図６に示した電圧補正機能付き増幅器７０（電圧補正回路２０及びアナログ部３０）は、デジタル演算回路６１の前段に設けられている。この場合、アナログ部３０は、スイッチング電源装置の出力電圧Ｖｏｕｔ及びスイッチング電源装置の出力電圧Ｖｏｕｔの目標値に相当する基準電圧を受け、その差（図４〜図６に示す回路図においては、アナログ入力電圧Ｖｉｎ（ａ）に相当）に相当するアナログ出力電圧Ｖｏｕｔ（ａ）を生成する。そして、電圧補正回路２０は、Ａ／Ｄコンバータ２１を用いてかかるアナログ出力電圧Ｖｏｕｔ（ａ）をデジタル変換し、さらに、アナログ部３０において生じている出力誤差電圧Ｖerroutを補正演算部によってデジタル的に補正する。補正されたデジタル出力電圧Ｖｏｕｔ”（ｄ）は、デジタル演算回路６１に供給され、デジタル演算回路６１は、その値に基づいてスイッチ素子４２及び４３のデューティを決定する。
【００７６】
このように、図７に示すスイッチング電源装置では、制御回路６０においてアナログ形式の信号である出力電圧Ｖｏｕｔを受けこれを増幅した後、デジタル演算回路においてその値を利用していることから、本実施態様にかかる電圧補正機能付き増幅器７０は、このようなスイッチング電源装置のデジタル制御回路の一部として好適に用いることができる。
【００７７】
次に、本発明の好ましい他の実施態様について説明する。
【００７８】
図８は、本実施態様にかかる電圧補正機能付き増幅器８０の構成を概略的に示すブロック図である。
【００７９】
図８に示すように、本実施態様にかかる電圧補正機能付き増幅器８０には、電圧補正回路２０及びアナログ部３０からなる２組の電圧補正機能付き増幅器７０−１、７０−２が備えられており、これらが周期的に切り替えて使用される。これにより、環境温度の変化等によってオフセットやゲイン誤差が計時変化する場合であっても正しい補正を行うことが可能となる。尚、この場合、各電圧補正機能付き増幅器７０−１、７０−２ごとに別個のコントローラ２８を用いる必要はないので、図８に示すように、一つのコントローラ２８を各電圧補正機能付き増幅器７０−１、７０−２に対して共通に使用すればよい。また、この場合、コントローラ２８は、２組の電圧補正機能付き増幅器７０−１、７０−２からの出力を選択するスイッチＳＷｆをさらに制御する必要がある。
【００８０】
図９は、図８に示す電圧補正機能付き増幅器８０の動作を模式的に示すタイミング図である。
【００８１】
図９に示すように、本実施態様においては、各電圧補正機能付き増幅器７０−１、７０−２は、補正動作と誤差電圧検出動作を交互に行う。この場合、図９に示すように、両方の電圧補正機能付き増幅器７０−１、７０−２がともに補正動作を行うオーバーラップ期間を持たせることが好ましい。電圧補正機能付き増幅器７０−１、７０−２の動作にオーバーラップ期間を持たせた場合、一方の電圧補正機能付き増幅器７０−１、７０−２が誤差電圧検出動作から補正動作に変化した後、十分な時間が経過してから、スイッチＳＷｆの切り替えを行うことが好ましい。
【００８２】
図９に示す例では、一方の電圧補正機能付き増幅器７０−１が誤差電圧検出動作から補正動作に変化（時刻ｔ０）した後、他方の電圧補正機能付き増幅器７０−２が補正動作から誤差電圧検出動作に変化（時刻ｔ１）するのを待って、スイッチＳＷｆを上記一方の電圧補正機能付き増幅器７０−１側に切り替えている。このように、誤差電圧検出動作から補正動作に変化した後、十分な時間が経過してからスイッチＳＷｆの切り替えを行えば、補正動作開始直後において電圧補正機能付き増幅器７０−１、７０−２からのデジタル出力電圧Ｖｏｕｔ”（ｄ）が不安定となったとしても、これが最終的に出力されることがなくなる。尚、補正動作開始直後において、電圧補正機能付き増幅器７０−１、７０−２からのデジタル出力電圧Ｖｏｕｔ”（ｄ）が不安定になるのは、これら電圧補正機能付き増幅器７０−１、７０−２に含まれるスイッチＳＷｂ（図４〜図６参照）がアナログスイッチであり、その切り替え時間が遅いことが主な原因である。
【００８３】
このように、本実施態様においては、２組の電圧補正機能付き増幅器７０−１、７０−２を交互に切り替えていることから、環境温度の変化等によってオフセットやゲイン誤差が計時変化する場合であっても正しい補正を行うことが可能となる。さらに、これら電圧補正機能付き増幅器７０−１、７０−２の動作にオーバーラップ期間を持たせ、誤差電圧検出動作から補正動作に変化した後、デジタル出力電圧Ｖｏｕｔ”（ｄ）が安定してからスイッチＳＷｆの切り替えを行えば、切り替えに伴う出力変動を抑制することができる。
【００８４】
次に、本発明の好ましいさらに他の実施態様について説明する。
【００８５】
図１０は、本実施態様にかかる電圧補正機能付き増幅器９０の構成を概略的に示すブロック図である。
【００８６】
図１０に示すように、本実施態様にかかる電圧補正機能付き増幅器９０は、Ｎチャンネル入力−Ｎチャンネル出力型の増幅器であり、電圧補正回路２０及びアナログ部３０からなるＮ＋１組の電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）が備えられており、これらが周期的に切り替えて使用される。この場合も、各電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）ごとに別個のコントローラ２８を用いる必要はないので、図１０に示すように、一つのコントローラ２８を各電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）に対して共通に使用すればよい。また、この場合、コントローラ２８は、Ｎ＋１組の電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）への入力及び出力をそれぞれ選択するマルチプレクサＭＵＸａ及びＭＵＸｂをさらに制御する必要がある。
【００８７】
図１１は、Ｎ＝３である場合における電圧補正機能付き増幅器９０の動作を模式的に示すタイミング図である。また、図１２（ａ）〜（ｈ）は、それぞれ図１１に示す時刻ａ〜ｈにおけるマルチプレクサＭＵＸａ及びＭＵＸｂの選択状態を模式的に示す図である。
【００８８】
図１１に示すように、本実施態様では、各電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）において誤差電圧検出動作が交代で行われる。
【００８９】
まず、図１２（ａ）に示すように、時刻ａ（電圧補正機能付き増幅器７０−４が誤差電圧検出動作から補正動作に変化するタイミング）以前においては、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）１、２、３がそれぞれ電圧補正機能付き増幅器７０−１、７０−２、７０−３に割り当てられ、マルチプレクサＭＵＸｂにより出力Ｖｏｕｔ”（ｄ）１、２、３がそれぞれ電圧補正機能付き増幅器７０−１、７０−２、７０−３に割り当てられているが、時刻ａにおいて電圧補正機能付き増幅器７０−４が誤差電圧検出動作から補正動作に変化すると、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）１が電圧補正機能付き増幅器７０−４にも割り当てられる。これにより、電圧補正機能付き増幅器７０−４は、チャンネル１に対する増幅動作が可能な状態となる。この状態においては、チャンネル１、２、３に対する増幅は、電圧補正機能付き増幅器７０−１、７０−２、７０−３がそれぞれ受け持っている。
【００９０】
次に、図１２（ｂ）に示すように、時刻ｂ（電圧補正機能付き増幅器７０−１が補正動作から誤差電圧検出動作に変化するタイミング）になり電圧補正機能付き増幅器７０−４の出力が安定すると、マルチプレクサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）１の割り当てが電圧補正機能付き増幅器７０−４に切り替えられ、マルチプレクサＭＵＸａによる電圧補正機能付き増幅器７０−１に対する割り当てが、入力Ｖｉｎ（ａ）１から基準電圧Ｖｒｅｆに切り替えられる。これにより、チャンネル１、２、３に対する増幅の受け持ちが、電圧補正機能付き増幅器７０−４、７０−２、７０−３に切り替わるとともに、電圧補正機能付き増幅器７０−１が誤差電圧検出動作に入る。
【００９１】
次に、図１２（ｃ）に示すように、時刻ｃ（電圧補正機能付き増幅器７０−１が誤差電圧検出動作から補正動作に変化するタイミング）になると、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）２が電圧補正機能付き増幅器７０−１にも割り当てられる。これにより、電圧補正機能付き増幅器７０−１は、チャンネル１に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル１、２、３に対する増幅は、まだ電圧補正機能付き増幅器７０−４、７０−２、７０−３がそれぞれ受け持っている。
【００９２】
次に、図１２（ｄ）に示すように、時刻ｄ（電圧補正機能付き増幅器７０−２が補正動作から誤差電圧検出動作に変化するタイミング）になり電圧補正機能付き増幅器７０−１の出力が安定すると、マルチプレクサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）２の割り当てが電圧補正機能付き増幅器７０−１に切り替えられ、マルチプレクサＭＵＸａによる電圧補正機能付き増幅器７０−２に対する割り当てが、入力Ｖｉｎ（ａ）２から基準電圧Ｖｒｅｆに切り替えられる。これにより、チャンネル１、２、３に対する増幅の受け持ちが、電圧補正機能付き増幅器７０−４、７０−１、７０−３に切り替わるとともに、電圧補正機能付き増幅器７０−２が誤差電圧検出動作に入る。
【００９３】
次に、図１２（ｅ）に示すように、時刻ｅ（電圧補正機能付き増幅器７０−２が誤差電圧検出動作から補正動作に変化するタイミング）になると、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）３が電圧補正機能付き増幅器７０−２にも割り当てられる。これにより、電圧補正機能付き増幅器７０−２は、チャンネル３に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル１、２、３に対する増幅は、まだ電圧補正機能付き増幅器７０−４、７０−１、７０−３がそれぞれ受け持っている。
【００９４】
次に、図１２（ｆ）に示すように、時刻ｆ（電圧補正機能付き増幅器７０−３が補正動作から誤差電圧検出動作に変化するタイミング）になり電圧補正機能付き増幅器７０−２の出力が安定すると、マルチプレクサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）３の割り当てが電圧補正機能付き増幅器７０−２に切り替えられ、マルチプレクサＭＵＸａによる電圧補正機能付き増幅器７０−３に対する割り当てが、入力Ｖｉｎ（ａ）３から基準電圧Ｖｒｅｆに切り替えられる。これにより、チャンネル１、２、３に対する増幅の受け持ちが、電圧補正機能付き増幅器７０−４、７０−１、７０−２に切り替わるとともに、電圧補正機能付き増幅器７０−３が誤差電圧検出動作に入る。
【００９５】
次に、図１２（ｇ）に示すように、時刻ｇ（電圧補正機能付き増幅器７０−３が誤差電圧検出動作から補正動作に変化するタイミング）になると、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）１が電圧補正機能付き増幅器７０−３にも割り当てられる。これにより、電圧補正機能付き増幅器７０−３は、チャンネル１に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル１、２、３に対する増幅は、まだ電圧補正機能付き増幅器７０−４、７０−１、７０−２がそれぞれ受け持っている。
【００９６】
次に、図１２（ｈ）に示すように、時刻ｈ（電圧補正機能付き増幅器７０−４が補正動作から誤差電圧検出動作に変化するタイミング）になり電圧補正機能付き増幅器７０−３の出力が安定すると、マルチプレクサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）１の割り当てが電圧補正機能付き増幅器７０−３に切り替えられ、マルチプレクサＭＵＸａによる電圧補正機能付き増幅器７０−４に対する割り当てが、入力Ｖｉｎ（ａ）１から基準電圧Ｖｒｅｆに切り替えられる。これにより、チャンネル１、２、３に対する増幅の受け持ちが、電圧補正機能付き増幅器７０−３、７０−１、７０−２に切り替わるとともに、電圧補正機能付き増幅器７０−４が誤差電圧検出動作に入る。
【００９７】
本実施態様においては、このような動作が循環的に行われ、これによって多チャンネル入出力型の増幅器においても、計時変化するオフセットやゲイン誤差をキャンセルして正しい補正を行うことが可能となる。また、図１１及び図１２に示したように、これら電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）の動作にオーバーラップ期間を持たせ、誤差電圧検出動作から補正動作に変化した後、デジタル出力電圧Ｖｏｕｔ”（ｄ）が安定してからマルチプレクサＭＵＸｂの切り替えを行えば、切り替えに伴う出力変動を抑制することができる。
【００９８】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００９９】
例えば、上記実施態様においては、オフセット補正値メモリ２２にデジタルオフセット電圧値Ｖｏｆｆ（ｄ）を格納するとともに、減算器２５においてデジタル出力電圧Ｖｏｕｔ（ｄ）からデジタルオフセット電圧値Ｖｏｆｆ（ｄ）を減じているが、オフセット補正値メモリ２２に−Ｖｏｆｆ（ｄ）を格納するとともに、減算器２５の代わりに加算器を用いてＶｏｕｔ（ｄ）と−Ｖｏｆｆ（ｄ）との加算を行っても構わない。要するに、オフセット補正値メモリ２２にオフセット電圧に関するデジタル値を格納し、格納された値とデジタル出力電圧Ｖｏｕｔ（ｄ）との減算または加算を行うことによって、アナログ部３０において生じるオフセット電圧を補正すれば、いずれの方法を用いても構わない。
【０１００】
また、上記実施態様においては、ゲイン補正値メモリ２４にゲイン誤差比Ａｐの逆数１／Ａｐを格納するとともに、乗算器２６においてデジタル出力電圧Ｖｏｕｔ’（ｄ）とゲイン誤差比Ａｐの逆数１／Ａｐとを乗じているが、ゲイン補正値メモリ２４にゲイン誤差比Ａｐを格納するとともに、乗算器２６の代わりに除算器を用いてＶｏｕｔ’（ｄ）とＡｐの除算を行っても構わない。要するに、ゲイン補正値メモリ２４にゲイン誤差電圧に関するデジタル値を格納し、格納された値とデジタル出力電圧Ｖｏｕｔ’（ｄ）との乗算また除算を行うことによって、アナログ部３０において生じるゲイン誤差電圧を補正すれば、いずれの方法を用いても構わない。尚、後者の方法を用いる場合には、逆数生成器２７は不要である。
【０１０１】
さらに、図８乃至図１２を用いて説明したように、複数の電圧補正機能付き増幅器７０を切り替えて使用する場合、各電圧補正機能付き増幅器７０について順に誤差電圧検出動作を行っているが、かかる誤差電圧検出動作において毎回オフセット電圧検出動作及びゲイン誤差比検出動作の両方を行なう必要はなく、その一方のみを行っても構わない。
【０１０２】
【発明の効果】
以上説明したように、本発明によれば、増幅器において生じるオフセット及びゲイン誤差がキャンセルされることから、理想的な特性を持つ増幅器の出力と同じ値を得ることが可能となる。
【図面の簡単な説明】
【図１】理想的な増幅器の特性とオフセット及びゲイン誤差を有する実際の増幅器の特性を模式的に示すグラフである。
【図２】オフセット電圧Ｖｏｆｆを測定する方法を模式的に示す図である。
【図３】ゲイン誤差比Ａｐを測定する方法を模式的に示す図である。
【図４】本発明の好ましい実施態様にかかる電圧補正機能付き増幅器７０の回路図である。
【図５】オフセット電圧検出動作時における電圧補正回路２０の状態を示す回路図である。
【図６】ゲイン誤差比検出動作時における電圧補正回路２０の状態を示す回路図である。
【図７】電圧補正機能付き増幅器７０を用いたスイッチング電源装置の回路図である。
【図８】本発明の好ましい他の実施態様にかかる電圧補正機能付き増幅器８０の構成を概略的に示すブロック図である。
【図９】図８に示す電圧補正機能付き増幅器８０の動作を模式的に示すタイミング図である。
【図１０】本発明の好ましいさらに他の実施態様にかかる電圧補正機能付き増幅器９０の構成を概略的に示すブロック図である。
【図１１】Ｎ＝３である場合における電圧補正機能付き増幅器９０の動作を模式的に示すタイミング図である。
【図１２】マルチプレクサＭＵＸａ及びＭＵＸｂの選択状態を模式的に示す図であり、（ａ）〜（ｈ）は、それぞれ図１１に示す時刻ａ〜ｈにおける状態を模式的に示している。
【符号の説明】
１，２ 入力電源端子
３，４ 出力電源端子
５ 直流負荷
１０ 増幅器
１１ 入力端子
１２ 出力端子
２０ 電圧補正回路
２０ａ 入力端子
２０ｂ 出力端子
２１ Ａ／Ｄコンバータ
２２ オフセット補正値メモリ
２３ 定数メモリ
２４ ゲイン補正値メモリ
２５ 減算器
２６ 乗算器
２７ 逆数生成器
２８ コントローラ
３０ アナログ部
３０ａ 入力端子
３０ｂ 出力端子
４０ スイッチング回路部
４１ 入力コンデンサ
４２，４３ スイッチ素子
５０ 出力回路部
５１ 出力リアクトル
５２ 出力コンデンサ
６０ 制御回路部
６１ デジタル演算回路
７０，８０，９０ 電圧補正機能付き増幅器
ＳＷａ〜ＳＷｆ スイッチ
ＭＵＸａ，ＭＵＸｂ マルチプレクサ
【発明の属する技術分野】
本発明は、電圧補正回路に関し、さらに詳細には、増幅器の誤差電圧を補正する電圧補正回路に関する。また、本発明は、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来より、オペアンプに代表される増幅器は、スイッチング電源装置の制御回路等において広く用いられている。よく知られているように、増幅器は入力電圧（正確には入力電圧差）Ｖｉｎを受け、これをＡ倍した出力電圧Ｖｏｕｔ（＝Ａ・Ｖｉｎ）を生成する回路である。
【０００３】
【発明が解決しようとする課題】
しかしながら、実際の増幅器においては、増幅器を構成する部品の精度や温度・時間による特性の変化等、種々の要因によって出力電圧Ｖｏｕｔが正確に入力電圧ＶｉｎのＡ倍とはならず、ある程度の誤差が生じてしまうという問題があった。したがって、このような誤差を有する増幅器を用いて、例えばスイッチング電源装置の制御回路を構成した場合、結果的にスイッチング電源装置の出力電圧に大きな誤差が生じてしまう。
【０００４】
したがって、本発明の目的は、増幅器の誤差電圧を補正する電圧補正回路を提供することである。
【０００５】
また、本発明の他の目的は、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明のかかる目的は、Ｎチャンネルの入力電圧を受けてＮチャンネルの出力電圧を生成する多チャンネル入出力型増幅器であって、
（Ｎ＋１）個の増幅器と、
接地電位又は基準電圧を出力する基準電圧出力回路と、
（Ｎ＋１）個の前記増幅器に対して、Ｎチャンネルの前記入力電圧及び前記基準電圧出力回路が出力する電圧のうちのいずれかが入力されるように、前記増幅器の入力側の接続を切り換えると共に、前記入力電圧が入力されている前記増幅器の出力がＮチャンネルの前記出力電圧として出力されるように、前記増幅器の出力側の接続を切り換える入出力制御回路とを備え、
前記増幅器は、前記増幅器の出力をデジタル変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力値に基づいて前記増幅器のオフセット電圧及び前記増幅器のゲイン誤差を検出する検出部と、前記オフセット電圧及びゲイン誤差に基づいて前記増幅器が出力する電圧を補正する補正部とを有し、
前記増幅器の前記検出部による前記オフセット電圧及びゲイン誤差の検出は、当該増幅器に前記基準電圧出力回路が出力する電圧が入力されているときに行われることを特徴とする多チャンネル入出力型増幅器によって達成される。
【００１９】
【発明の実施の形態】
本発明の好ましい実施態様について詳細に説明する前に、まず、増幅器の誤差電圧について説明する。
【００２０】
増幅器において生じる誤差は、大きく分けて、入力電圧Ｖｉｎに依存しないものと依存するものとがある。本明細書においては、増幅器において生じる誤差のうち、入力電圧Ｖｉｎに依存しない性質の誤差を「オフセット」と呼び、その値を「オフセット電圧」と呼ぶ。また、入力電圧Ｖｉｎに依存する性質の誤差を「ゲイン誤差」と呼び、その値を「ゲイン誤差電圧」と呼ぶ。したがって、増幅器の出力電圧Ｖｏｕｔに含まれる「出力誤差電圧」は、オフセット電圧とゲイン誤差電圧の和によって定義することができる。
【００２１】
図１は、理想的な増幅器の特性とオフセット及びゲイン誤差を有する実際の増幅器の特性を模式的に示すグラフである。
【００２２】
図１に示すように、増幅器が理想的である場合（オフセット及びゲイン誤差が存在しない場合）には、入力電圧Ｖｉｎが０Ｖである場合には出力電圧Ｖｏｕｔも０Ｖとなり、その特性を示す直線の傾き（Ｖｏｕｔ／Ｖｉｎ）は理想的なゲインＡに一致する。すなわち、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの間には、
【００２３】
【数１】
【００２４】
【数２】
【００２５】
【数３】
【００２６】
したがって、上述した式（２）に、式（３）に表される補正項を追加すれば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を式（１）と等価にすることができる。ここで、理想的なゲインＡについては既知であるから、増幅器のオフセット電圧Ｖｏｆｆと実際のゲインＡ’が判明すれば、出力誤差電圧Ｖerroutを特定することができ、出力誤差電圧Ｖerroutのキャンセルが可能となる。
【００２７】
増幅器のオフセット電圧Ｖｏｆｆ及びゲイン誤差比Ａｐは、次のようにして測定することができる。
【００２８】
まず、図２に示すように、測定対象となる増幅器１０の入力端子１１に０Ｖ（接地電位）を与え、出力端子１２に現れる電圧（出力電圧Ｖｏｕｔ）を測定する。この場合、入力電圧Ｖｉｎ＝０Ｖであることから、ゲイン誤差比Ａｐがどの程度であるかに関わらず、出力電圧Ｖｏｕｔはオフセット電圧Ｖｏｆｆに一致するはずである（式（２）参照）。すなわち、以上によりオフセット電圧Ｖｏｆｆを測定することができる。
【００２９】
次に、図３に示すように、増幅器１０の入力端子１１に既知の電圧Ｖｒｅｆを与え、出力端子１２に現れる電圧（出力電圧Ｖｏｕｔ）を測定する。この場合、出力電圧Ｖｏｕｔは、
【００３０】
【数４】
【００３１】
以上のような方法により増幅器のオフセット電圧Ｖｏｆｆ及びゲイン誤差比Ａｐが判明すれば、式（２）に補正項「−Ｖｏｆｆ」及び「×１／Ａｐ」を追加した次式のとおり、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を式（１）と等価にすることができる。
【００３２】
【数５】
【００３３】
本発明は、以上説明した原理に基づき、実際の増幅器の出力電圧Ｖｏｕｔをデジタル変換し、得られたデジタル値と補正項「−Ｖｏｆｆ」及び「×１／Ａｐ」に対応するデジタル値とを用いた演算を行うことによって出力電圧Ｖｏｕｔを理想的な値に補正するものである。このように、本発明においては、出力電圧Ｖｏｕｔの補正をデジタル演算により行うことから、補正の対象となる増幅器の出力電圧Ｖｏｕｔをデジタル値の形式で利用する場合に好適である。増幅器の出力電圧Ｖｏｕｔをデジタル値の形式で利用するものとしては、スイッチング電源装置のデジタル制御回路を挙げることができる。
【００３４】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【００３５】
図４は、本発明の好ましい実施態様にかかる電圧補正機能付き増幅器７０の回路図である。
【００３６】
図４に示すように、本実施態様にかかる電圧補正機能付き増幅器７０は、アナログ部３０と電圧補正回路２０によって構成される。本実施態様にかかる電圧補正回路２０は、補正対象となるアナログ部３０の入力端３０ａ及び出力端３０ｂに接続される回路であり、スイッチＳＷａ〜ＳＷｅと、Ａ／Ｄコンバータ２１と、オフセット補正値メモリ２２と、定数メモリ２３と、ゲイン補正値メモリ２４と、減算器２５と、乗算器２６と、逆数生成器２７と、コントローラ２８とを備えている。電圧補正回路２０は、本来アナログ部３０の入力端子３０ａに供給されるべきアナログ入力電圧Ｖｉｎ（ａ）を入力端子２０ａに受けるとともに、アナログ部３０にて生じる出力誤差電圧Ｖerroutをデジタル演算により補正して、補正されたデジタル出力電圧Ｖｏｕｔ”（ｄ）を出力端子２０ｂより出力する回路である。電圧補正回路２０を構成する各要素のうち、スイッチＳＷｄ、スイッチＳＷｅ、オフセット補正値メモリ２２、定数メモリ２３、ゲイン補正値メモリ２４、減算器２５、乗算器２６及び逆数生成器２７は、補正演算部を構成し、実使用時においてアナログ部３０で生じる出力誤差電圧Ｖerroutをキャンセルする役割を果たす。
【００３７】
アナログ部３０としては、図２及び図３に示したような増幅器単体の他、これが複数段に亘って従属接続されたものであっても良く、インピーダンス調整回路等、増幅動作を行わない他の回路が含まれていても良い。つまり、入力端子３０ａに供給されるアナログ入力電圧Ｖｉｎ（ａ）を増幅してアナログ出力電圧Ｖｏｕｔ（ａ）を生成し、これを出力端子３０ｂより出力する回路であればどのような回路であっても構わない。
【００３８】
また、アナログ部３０には不可避的にオフセットが生じることから、アナログ入力電圧Ｖｉｎ（ａ）とアナログ出力電圧Ｖｏｕｔ（ａ）との間には、
【００３９】
【数６】
【００４０】
スイッチＳＷａ〜ＳＷｅは、いずれも端子０を端子１に接続するか端子２に接続するかを切り替えるスイッチであり、その切り替え制御はコントローラ２８により行われる。
【００４１】
Ａ／Ｄコンバータ２１は、アナログ部３０の出力端子３０ａより出力されるアナログ出力電圧Ｖｏｕｔ（ａ）を受け、これをデジタル出力電圧Ｖｏｕｔ（ｄ）に変換する回路である。
【００４２】
オフセット補正値メモリ２２は、以下に詳述するオフセット電圧検出動作において検出されたデジタルオフセット電圧値Ｖｏｆｆ（ｄ）を格納するためのメモリである。デジタルオフセット電圧値Ｖｏｆｆ（ｄ）の格納は、オフセット電圧検出動作ごとに行われることから、オフセット補正値メモリ２２としてはＤＲＡＭ等の書き換え可能なメモリを用いる必要がある。
【００４３】
定数メモリ２３は、１／（Ａ・Ｖｒｅｆ）によって定義される定数を格納するためのメモリである。ここでＡとはアナログ部３０の理想的なゲインを示し、Ｖｒｅｆとは既知の基準電圧を示している。したがって、定数メモリ２３に格納すべき定数１／（Ａ・Ｖｒｅｆ）は予め定められるので、定数メモリ２３としては書き換え不可能なメモリを用いることができる。
【００４４】
ゲイン補正値メモリ２４は、以下に詳述するゲイン誤差比検出動作において検出されたゲイン誤差比Ａｐの逆数１／Ａｐを格納するためのメモリである。ゲイン誤差比Ａｐの逆数１／Ａｐの格納は、ゲイン誤差比検出動作ごとに行われることから、ゲイン補正値メモリ２４としてはオフセット補正値メモリ２２と同様、ＤＲＡＭ等の書き換え可能なメモリを用いる必要がある。
【００４５】
減算器２５は、スイッチＳＷｃの端子２より供給されるデジタル出力電圧Ｖｏｕｔ（ｄ）から、オフセット補正値メモリ２２より供給されるデジタルオフセット電圧値Ｖｏｆｆ（ｄ）を減算する論理回路であり、その出力は、デジタル出力電圧Ｖｏｕｔ’（ｄ）として乗算器２６に供給される。
【００４６】
乗算器２６は、減算器２５より供給されるデジタル出力電圧Ｖｏｕｔ’（ｄ）とスイッチＳＷｄの端子０より供給されるデジタル値（定数１／（Ａ・Ｖｒｅｆ）またはゲイン誤差比Ａｐの逆数１／Ａｐ）とを乗じる論理回路であり、その出力は、デジタル出力電圧Ｖｏｕｔ”（ｄ）としてスイッチＳＷｅの端子０に供給される。
【００４７】
逆数生成器２７は、以下に詳述するゲイン誤差比検出動作において検出されたゲイン誤差比Ａｐを受け、その逆数１／Ａｐを生成する回路である。
【００４８】
次に、電圧補正回路２０の動作について説明する。
【００４９】
電圧補正回路２０の動作は、大きく分けて補正動作と誤差電圧検出動作からなる。補正動作は、アナログ部３０において生じる出力誤差電圧Ｖerroutを実際に補正する動作であり、誤差電圧検出動作は補正動作時における補正量を決定するために、補正動作に先立って行われる。さらに、誤差電圧検出動作は、オフセット電圧検出動作とゲイン誤差比検出動作からなり、この順に実行される。以下、電圧補正回路２０の動作について、オフセット電圧検出動作、ゲイン誤差比検出動作、補正動作の順に説明を進める。
【００５０】
まず、オフセット電圧検出動作について説明する。
【００５１】
図５は、オフセット電圧検出動作時における電圧補正回路２０の状態を示す回路図である。
【００５２】
図５に示すように、オフセット電圧検出動作時においては、コントローラ２８による制御のもと、スイッチＳＷａ、スイッチＳＷｂが端子２側に接続され、スイッチＳＷｃが端子１側に接続される。スイッチＳＷｄ及びスイッチＳＷｅについては、いずれに接続しても構わない。これにより、アナログ部３０の入力端子３０ａには接地電位（０Ｖ）が与えられるので、出力端子３０ｂより出力されるアナログ出力電圧Ｖｏｕｔ（ａ）は、
【００５３】
【数７】
【００５４】
したがって、Ａ／Ｄコンバータ２１の出力であるデジタル出力電圧Ｖｏｕｔ（ｄ）は、アナログオフセット電圧Ｖｏｆｆ（ａ）をデジタル変換した値、すなわちデジタルオフセット電圧Ｖｏｆｆ（ｄ）となる。かかるデジタルオフセット電圧Ｖｏｆｆ（ｄ）は、スイッチＳＷｃを介してオフセット補正値メモリ２２に供給され、オフセット補正値メモリ２２はこれを格納する。以上により、オフセット電圧検出動作が完了する。
【００５５】
尚、上述したオフセット電圧検出動作は、補正動作の前に１回のみ行っても構わないが、アナログ部３０のオフセット電圧をより正確に検出するためには、上述した動作を複数回行い、得られたデジタルオフセット電圧Ｖｏｆｆ（ｄ）の平均値をオフセット補正値メモリ２２に格納することが好ましい。
【００５６】
オフセット電圧検出動作が完了すると、次に、ゲイン誤差比検出動作が行われる。
【００５７】
図６は、ゲイン誤差比検出動作時における電圧補正回路２０の状態を示す回路図である。
【００５８】
図６に示すように、ゲイン誤差比検出動作時においては、コントローラ２８による制御のもと、スイッチＳＷａ、スイッチＳＷｄ、スイッチＳＷｅが端子１側に接続され、スイッチＳＷｂ、スイッチＳＷｃが端子２側に接続される。これにより、アナログ部３０の入力端子３０ａには既知の基準電圧Ｖｒｅｆが与えられるので、出力端子３０ｂより出力されるアナログ出力電圧Ｖｏｕｔ（ａ）は、
【００５９】
【数８】
【００６０】
【数９】
【００６１】
【数１０】
【００６２】
尚、上述したゲイン誤差比検出動作についても、補正動作の前に１回のみ行っても構わないが、アナログ部３０のゲイン誤差比をより正確に検出するためには、上述した動作を複数回行い、得られたゲイン誤差比Ａｐの逆数１／Ａｐの平均値をゲイン補正値メモリ２４に格納することが好ましい。
【００６３】
以上により、オフセット電圧検出動作及びゲイン誤差比検出動作からなる誤差電圧検出動作が完了する。誤差電圧検出動作が完了すると、任意のアナログ入力電圧Ｖｉｎ（ａ）について出力誤差電圧Ｖerroutを実際に補正する補正動作の実行が可能となる。
【００６４】
補正動作時における電圧補正回路２０の状態は、図４に示したとおりである。すなわち、図４に示すように、補正動作時においては、コントローラ２８による制御のもと、スイッチＳＷｂが端子１側に接続され、スイッチＳＷｃ、スイッチＳＷｄ、スイッチＳＷｅが端子２側に接続される。スイッチＳＷａについては、いずれに接続しても構わない。これにより、アナログ部３０の入力端子３０ａには任意のアナログ入力電圧Ｖｉｎ（ａ）が与えられるので、出力端子３０ｂより出力されるアナログ出力電圧Ｖｏｕｔ（ａ）は、式（６）によって与えられることになる。
【００６５】
かかるアナログ出力電圧Ｖｏｕｔ（ａ）は、Ａ／Ｄコンバータ２１のデジタル変換によりデジタル出力電圧Ｖｏｕｔ（ｄ）とされた後、スイッチＳＷｃを介して減算器２５に供給され、デジタルオフセット電圧Ｖｏｆｆ（ｄ）が減じられる。したがって、減算器２５の出力であるデジタル出力電圧Ｖｏｕｔ’（ｄ）は、
【００６６】
【数１１】
【００６７】
このようにして得られたデジタル出力電圧Ｖｏｕｔ’（ｄ）は、乗算器２６に供給され、スイッチＳＷｄを介してゲイン補正値メモリ２４より供給されるゲイン誤差比Ａｐの逆数１／Ａｐが乗じられる。したがって、乗算器２６の出力であるデジタル出力電圧Ｖｏｕｔ”（ｄ）は、
【００６８】
【数１２】
【００６９】
以上説明したように、本実施態様にかかる電圧補正機能付き増幅器７０においては、アナログ部３０において生じる出力誤差電圧Ｖerroutを電圧補正回路２０によって補正していることから、理想的な増幅器を用いた場合に得られる出力値と同じ出力値を得ることが可能となる。
【００７０】
尚、電圧補正回路２０による補正を行った場合、補正後の出力電圧はデジタル値の形式（Ｖｏｕｔ”（ｄ））となることから、本実施態様にかかる電圧補正機能付き増幅器７０は、上述のとおり、スイッチング電源装置のデジタル制御回路等、増幅器の出力電圧をデジタル値の形式で利用する回路の一部として組み込むことが好適である。
【００７１】
図７は、上述した電圧補正機能付き増幅器７０を用いたスイッチング電源装置の回路図である。
【００７２】
図７に示すスイッチング電源装置は、入力電源端子１，２間に供給される直流入力電圧Ｖｉｎを降圧して直流出力電圧Ｖｏを生成し、これを出力電源端子３，４間に供給する装置であり、スイッチング回路部４０と、出力回路部５０と、制御回路部６０とを備えて構成される。出力電源端子３，４間には、ＣＰＵやＤＳＰ等の直流負荷５が接続される。
【００７３】
スイッチング回路部４０は、入力電源端子１，２間に供給される直流入力電圧Ｖｉｎを交流に変換するための回路であり、入力コンデンサ４１と、スイッチ素子４２及び４３によって構成される。入力コンデンサ４１は、入力電源端子１，２間に接続されており、入力電圧Ｖｉｎを安定化させる役割を果たす。また、スイッチ素子４２は、入力コンデンサ４１と出力回路部５０との間に直列に接続されており、スイッチ素子４３は、スイッチ素子１２と出力回路部５０との間に並列に接続されている。これらスイッチ素子４２及び４３は、制御回路部６０による制御のもと所定のデッドタイムを介して交互にオン状態とされる。
【００７４】
出力回路部５０は、スイッチング回路部４０からの交流出力を受けこれを直流に変換するための回路であり、出力リアクトル５１と出力コンデンサ５２によって構成される。出力リアクトル５１は、スイッチング回路部４０と出力電源端子３との間に直列に接続されており、出力コンデンサ５２は、出力電源端子３，４間に接続されている。
【００７５】
制御回路部６０は、電圧補正機能付き増幅器７０とデジタル演算回路６１とを備えており、図４〜図６に示した電圧補正機能付き増幅器７０（電圧補正回路２０及びアナログ部３０）は、デジタル演算回路６１の前段に設けられている。この場合、アナログ部３０は、スイッチング電源装置の出力電圧Ｖｏｕｔ及びスイッチング電源装置の出力電圧Ｖｏｕｔの目標値に相当する基準電圧を受け、その差（図４〜図６に示す回路図においては、アナログ入力電圧Ｖｉｎ（ａ）に相当）に相当するアナログ出力電圧Ｖｏｕｔ（ａ）を生成する。そして、電圧補正回路２０は、Ａ／Ｄコンバータ２１を用いてかかるアナログ出力電圧Ｖｏｕｔ（ａ）をデジタル変換し、さらに、アナログ部３０において生じている出力誤差電圧Ｖerroutを補正演算部によってデジタル的に補正する。補正されたデジタル出力電圧Ｖｏｕｔ”（ｄ）は、デジタル演算回路６１に供給され、デジタル演算回路６１は、その値に基づいてスイッチ素子４２及び４３のデューティを決定する。
【００７６】
このように、図７に示すスイッチング電源装置では、制御回路６０においてアナログ形式の信号である出力電圧Ｖｏｕｔを受けこれを増幅した後、デジタル演算回路においてその値を利用していることから、本実施態様にかかる電圧補正機能付き増幅器７０は、このようなスイッチング電源装置のデジタル制御回路の一部として好適に用いることができる。
【００７７】
次に、本発明の好ましい他の実施態様について説明する。
【００７８】
図８は、本実施態様にかかる電圧補正機能付き増幅器８０の構成を概略的に示すブロック図である。
【００７９】
図８に示すように、本実施態様にかかる電圧補正機能付き増幅器８０には、電圧補正回路２０及びアナログ部３０からなる２組の電圧補正機能付き増幅器７０−１、７０−２が備えられており、これらが周期的に切り替えて使用される。これにより、環境温度の変化等によってオフセットやゲイン誤差が計時変化する場合であっても正しい補正を行うことが可能となる。尚、この場合、各電圧補正機能付き増幅器７０−１、７０−２ごとに別個のコントローラ２８を用いる必要はないので、図８に示すように、一つのコントローラ２８を各電圧補正機能付き増幅器７０−１、７０−２に対して共通に使用すればよい。また、この場合、コントローラ２８は、２組の電圧補正機能付き増幅器７０−１、７０−２からの出力を選択するスイッチＳＷｆをさらに制御する必要がある。
【００８０】
図９は、図８に示す電圧補正機能付き増幅器８０の動作を模式的に示すタイミング図である。
【００８１】
図９に示すように、本実施態様においては、各電圧補正機能付き増幅器７０−１、７０−２は、補正動作と誤差電圧検出動作を交互に行う。この場合、図９に示すように、両方の電圧補正機能付き増幅器７０−１、７０−２がともに補正動作を行うオーバーラップ期間を持たせることが好ましい。電圧補正機能付き増幅器７０−１、７０−２の動作にオーバーラップ期間を持たせた場合、一方の電圧補正機能付き増幅器７０−１、７０−２が誤差電圧検出動作から補正動作に変化した後、十分な時間が経過してから、スイッチＳＷｆの切り替えを行うことが好ましい。
【００８２】
図９に示す例では、一方の電圧補正機能付き増幅器７０−１が誤差電圧検出動作から補正動作に変化（時刻ｔ０）した後、他方の電圧補正機能付き増幅器７０−２が補正動作から誤差電圧検出動作に変化（時刻ｔ１）するのを待って、スイッチＳＷｆを上記一方の電圧補正機能付き増幅器７０−１側に切り替えている。このように、誤差電圧検出動作から補正動作に変化した後、十分な時間が経過してからスイッチＳＷｆの切り替えを行えば、補正動作開始直後において電圧補正機能付き増幅器７０−１、７０−２からのデジタル出力電圧Ｖｏｕｔ”（ｄ）が不安定となったとしても、これが最終的に出力されることがなくなる。尚、補正動作開始直後において、電圧補正機能付き増幅器７０−１、７０−２からのデジタル出力電圧Ｖｏｕｔ”（ｄ）が不安定になるのは、これら電圧補正機能付き増幅器７０−１、７０−２に含まれるスイッチＳＷｂ（図４〜図６参照）がアナログスイッチであり、その切り替え時間が遅いことが主な原因である。
【００８３】
このように、本実施態様においては、２組の電圧補正機能付き増幅器７０−１、７０−２を交互に切り替えていることから、環境温度の変化等によってオフセットやゲイン誤差が計時変化する場合であっても正しい補正を行うことが可能となる。さらに、これら電圧補正機能付き増幅器７０−１、７０−２の動作にオーバーラップ期間を持たせ、誤差電圧検出動作から補正動作に変化した後、デジタル出力電圧Ｖｏｕｔ”（ｄ）が安定してからスイッチＳＷｆの切り替えを行えば、切り替えに伴う出力変動を抑制することができる。
【００８４】
次に、本発明の好ましいさらに他の実施態様について説明する。
【００８５】
図１０は、本実施態様にかかる電圧補正機能付き増幅器９０の構成を概略的に示すブロック図である。
【００８６】
図１０に示すように、本実施態様にかかる電圧補正機能付き増幅器９０は、Ｎチャンネル入力−Ｎチャンネル出力型の増幅器であり、電圧補正回路２０及びアナログ部３０からなるＮ＋１組の電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）が備えられており、これらが周期的に切り替えて使用される。この場合も、各電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）ごとに別個のコントローラ２８を用いる必要はないので、図１０に示すように、一つのコントローラ２８を各電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）に対して共通に使用すればよい。また、この場合、コントローラ２８は、Ｎ＋１組の電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）への入力及び出力をそれぞれ選択するマルチプレクサＭＵＸａ及びＭＵＸｂをさらに制御する必要がある。
【００８７】
図１１は、Ｎ＝３である場合における電圧補正機能付き増幅器９０の動作を模式的に示すタイミング図である。また、図１２（ａ）〜（ｈ）は、それぞれ図１１に示す時刻ａ〜ｈにおけるマルチプレクサＭＵＸａ及びＭＵＸｂの選択状態を模式的に示す図である。
【００８８】
図１１に示すように、本実施態様では、各電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）において誤差電圧検出動作が交代で行われる。
【００８９】
まず、図１２（ａ）に示すように、時刻ａ（電圧補正機能付き増幅器７０−４が誤差電圧検出動作から補正動作に変化するタイミング）以前においては、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）１、２、３がそれぞれ電圧補正機能付き増幅器７０−１、７０−２、７０−３に割り当てられ、マルチプレクサＭＵＸｂにより出力Ｖｏｕｔ”（ｄ）１、２、３がそれぞれ電圧補正機能付き増幅器７０−１、７０−２、７０−３に割り当てられているが、時刻ａにおいて電圧補正機能付き増幅器７０−４が誤差電圧検出動作から補正動作に変化すると、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）１が電圧補正機能付き増幅器７０−４にも割り当てられる。これにより、電圧補正機能付き増幅器７０−４は、チャンネル１に対する増幅動作が可能な状態となる。この状態においては、チャンネル１、２、３に対する増幅は、電圧補正機能付き増幅器７０−１、７０−２、７０−３がそれぞれ受け持っている。
【００９０】
次に、図１２（ｂ）に示すように、時刻ｂ（電圧補正機能付き増幅器７０−１が補正動作から誤差電圧検出動作に変化するタイミング）になり電圧補正機能付き増幅器７０−４の出力が安定すると、マルチプレクサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）１の割り当てが電圧補正機能付き増幅器７０−４に切り替えられ、マルチプレクサＭＵＸａによる電圧補正機能付き増幅器７０−１に対する割り当てが、入力Ｖｉｎ（ａ）１から基準電圧Ｖｒｅｆに切り替えられる。これにより、チャンネル１、２、３に対する増幅の受け持ちが、電圧補正機能付き増幅器７０−４、７０−２、７０−３に切り替わるとともに、電圧補正機能付き増幅器７０−１が誤差電圧検出動作に入る。
【００９１】
次に、図１２（ｃ）に示すように、時刻ｃ（電圧補正機能付き増幅器７０−１が誤差電圧検出動作から補正動作に変化するタイミング）になると、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）２が電圧補正機能付き増幅器７０−１にも割り当てられる。これにより、電圧補正機能付き増幅器７０−１は、チャンネル１に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル１、２、３に対する増幅は、まだ電圧補正機能付き増幅器７０−４、７０−２、７０−３がそれぞれ受け持っている。
【００９２】
次に、図１２（ｄ）に示すように、時刻ｄ（電圧補正機能付き増幅器７０−２が補正動作から誤差電圧検出動作に変化するタイミング）になり電圧補正機能付き増幅器７０−１の出力が安定すると、マルチプレクサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）２の割り当てが電圧補正機能付き増幅器７０−１に切り替えられ、マルチプレクサＭＵＸａによる電圧補正機能付き増幅器７０−２に対する割り当てが、入力Ｖｉｎ（ａ）２から基準電圧Ｖｒｅｆに切り替えられる。これにより、チャンネル１、２、３に対する増幅の受け持ちが、電圧補正機能付き増幅器７０−４、７０−１、７０−３に切り替わるとともに、電圧補正機能付き増幅器７０−２が誤差電圧検出動作に入る。
【００９３】
次に、図１２（ｅ）に示すように、時刻ｅ（電圧補正機能付き増幅器７０−２が誤差電圧検出動作から補正動作に変化するタイミング）になると、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）３が電圧補正機能付き増幅器７０−２にも割り当てられる。これにより、電圧補正機能付き増幅器７０−２は、チャンネル３に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル１、２、３に対する増幅は、まだ電圧補正機能付き増幅器７０−４、７０−１、７０−３がそれぞれ受け持っている。
【００９４】
次に、図１２（ｆ）に示すように、時刻ｆ（電圧補正機能付き増幅器７０−３が補正動作から誤差電圧検出動作に変化するタイミング）になり電圧補正機能付き増幅器７０−２の出力が安定すると、マルチプレクサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）３の割り当てが電圧補正機能付き増幅器７０−２に切り替えられ、マルチプレクサＭＵＸａによる電圧補正機能付き増幅器７０−３に対する割り当てが、入力Ｖｉｎ（ａ）３から基準電圧Ｖｒｅｆに切り替えられる。これにより、チャンネル１、２、３に対する増幅の受け持ちが、電圧補正機能付き増幅器７０−４、７０−１、７０−２に切り替わるとともに、電圧補正機能付き増幅器７０−３が誤差電圧検出動作に入る。
【００９５】
次に、図１２（ｇ）に示すように、時刻ｇ（電圧補正機能付き増幅器７０−３が誤差電圧検出動作から補正動作に変化するタイミング）になると、マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）１が電圧補正機能付き増幅器７０−３にも割り当てられる。これにより、電圧補正機能付き増幅器７０−３は、チャンネル１に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル１、２、３に対する増幅は、まだ電圧補正機能付き増幅器７０−４、７０−１、７０−２がそれぞれ受け持っている。
【００９６】
次に、図１２（ｈ）に示すように、時刻ｈ（電圧補正機能付き増幅器７０−４が補正動作から誤差電圧検出動作に変化するタイミング）になり電圧補正機能付き増幅器７０−３の出力が安定すると、マルチプレクサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）１の割り当てが電圧補正機能付き増幅器７０−３に切り替えられ、マルチプレクサＭＵＸａによる電圧補正機能付き増幅器７０−４に対する割り当てが、入力Ｖｉｎ（ａ）１から基準電圧Ｖｒｅｆに切り替えられる。これにより、チャンネル１、２、３に対する増幅の受け持ちが、電圧補正機能付き増幅器７０−３、７０−１、７０−２に切り替わるとともに、電圧補正機能付き増幅器７０−４が誤差電圧検出動作に入る。
【００９７】
本実施態様においては、このような動作が循環的に行われ、これによって多チャンネル入出力型の増幅器においても、計時変化するオフセットやゲイン誤差をキャンセルして正しい補正を行うことが可能となる。また、図１１及び図１２に示したように、これら電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）の動作にオーバーラップ期間を持たせ、誤差電圧検出動作から補正動作に変化した後、デジタル出力電圧Ｖｏｕｔ”（ｄ）が安定してからマルチプレクサＭＵＸｂの切り替えを行えば、切り替えに伴う出力変動を抑制することができる。
【００９８】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００９９】
例えば、上記実施態様においては、オフセット補正値メモリ２２にデジタルオフセット電圧値Ｖｏｆｆ（ｄ）を格納するとともに、減算器２５においてデジタル出力電圧Ｖｏｕｔ（ｄ）からデジタルオフセット電圧値Ｖｏｆｆ（ｄ）を減じているが、オフセット補正値メモリ２２に−Ｖｏｆｆ（ｄ）を格納するとともに、減算器２５の代わりに加算器を用いてＶｏｕｔ（ｄ）と−Ｖｏｆｆ（ｄ）との加算を行っても構わない。要するに、オフセット補正値メモリ２２にオフセット電圧に関するデジタル値を格納し、格納された値とデジタル出力電圧Ｖｏｕｔ（ｄ）との減算または加算を行うことによって、アナログ部３０において生じるオフセット電圧を補正すれば、いずれの方法を用いても構わない。
【０１００】
また、上記実施態様においては、ゲイン補正値メモリ２４にゲイン誤差比Ａｐの逆数１／Ａｐを格納するとともに、乗算器２６においてデジタル出力電圧Ｖｏｕｔ’（ｄ）とゲイン誤差比Ａｐの逆数１／Ａｐとを乗じているが、ゲイン補正値メモリ２４にゲイン誤差比Ａｐを格納するとともに、乗算器２６の代わりに除算器を用いてＶｏｕｔ’（ｄ）とＡｐの除算を行っても構わない。要するに、ゲイン補正値メモリ２４にゲイン誤差電圧に関するデジタル値を格納し、格納された値とデジタル出力電圧Ｖｏｕｔ’（ｄ）との乗算また除算を行うことによって、アナログ部３０において生じるゲイン誤差電圧を補正すれば、いずれの方法を用いても構わない。尚、後者の方法を用いる場合には、逆数生成器２７は不要である。
【０１０１】
さらに、図８乃至図１２を用いて説明したように、複数の電圧補正機能付き増幅器７０を切り替えて使用する場合、各電圧補正機能付き増幅器７０について順に誤差電圧検出動作を行っているが、かかる誤差電圧検出動作において毎回オフセット電圧検出動作及びゲイン誤差比検出動作の両方を行なう必要はなく、その一方のみを行っても構わない。
【０１０２】
【発明の効果】
以上説明したように、本発明によれば、増幅器において生じるオフセット及びゲイン誤差がキャンセルされることから、理想的な特性を持つ増幅器の出力と同じ値を得ることが可能となる。
【図面の簡単な説明】
【図１】理想的な増幅器の特性とオフセット及びゲイン誤差を有する実際の増幅器の特性を模式的に示すグラフである。
【図２】オフセット電圧Ｖｏｆｆを測定する方法を模式的に示す図である。
【図３】ゲイン誤差比Ａｐを測定する方法を模式的に示す図である。
【図４】本発明の好ましい実施態様にかかる電圧補正機能付き増幅器７０の回路図である。
【図５】オフセット電圧検出動作時における電圧補正回路２０の状態を示す回路図である。
【図６】ゲイン誤差比検出動作時における電圧補正回路２０の状態を示す回路図である。
【図７】電圧補正機能付き増幅器７０を用いたスイッチング電源装置の回路図である。
【図８】本発明の好ましい他の実施態様にかかる電圧補正機能付き増幅器８０の構成を概略的に示すブロック図である。
【図９】図８に示す電圧補正機能付き増幅器８０の動作を模式的に示すタイミング図である。
【図１０】本発明の好ましいさらに他の実施態様にかかる電圧補正機能付き増幅器９０の構成を概略的に示すブロック図である。
【図１１】Ｎ＝３である場合における電圧補正機能付き増幅器９０の動作を模式的に示すタイミング図である。
【図１２】マルチプレクサＭＵＸａ及びＭＵＸｂの選択状態を模式的に示す図であり、（ａ）〜（ｈ）は、それぞれ図１１に示す時刻ａ〜ｈにおける状態を模式的に示している。
【符号の説明】
１，２ 入力電源端子
３，４ 出力電源端子
５ 直流負荷
１０ 増幅器
１１ 入力端子
１２ 出力端子
２０ 電圧補正回路
２０ａ 入力端子
２０ｂ 出力端子
２１ Ａ／Ｄコンバータ
２２ オフセット補正値メモリ
２３ 定数メモリ
２４ ゲイン補正値メモリ
２５ 減算器
２６ 乗算器
２７ 逆数生成器
２８ コントローラ
３０ アナログ部
３０ａ 入力端子
３０ｂ 出力端子
４０ スイッチング回路部
４１ 入力コンデンサ
４２，４３ スイッチ素子
５０ 出力回路部
５１ 出力リアクトル
５２ 出力コンデンサ
６０ 制御回路部
６１ デジタル演算回路
７０，８０，９０ 電圧補正機能付き増幅器
ＳＷａ〜ＳＷｆ スイッチ
ＭＵＸａ，ＭＵＸｂ マルチプレクサ
Claims (3)
- Ｎチャンネルの入力電圧を受けてＮチャンネルの出力電圧を生成する多チャンネル入出力型増幅器であって、
（Ｎ＋１）個の増幅器と、
接地電位又は基準電圧を出力する基準電圧出力回路と、
（Ｎ＋１）個の前記増幅器に対して、Ｎチャンネルの前記入力電圧及び前記基準電圧出力回路が出力する電圧のうちのいずれかが入力されるように、前記増幅器の入力側の接続を切り換えると共に、前記入力電圧が入力されている前記増幅器の出力がＮチャンネルの前記出力電圧として出力されるように、前記増幅器の出力側の接続を切り換える入出力制御回路とを備え、
前記増幅器は、前記増幅器の出力をデジタル変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力値に基づいて前記増幅器のオフセット電圧及び前記増幅器のゲイン誤差を検出する検出部と、前記オフセット電圧及びゲイン誤差に基づいて前記増幅器が出力する電圧を補正する補正部とを有し、
前記増幅器の前記検出部による前記オフセット電圧及びゲイン誤差の検出は、前記増幅器に前記基準電圧出力回路が出力する電圧が入力されているときに行われることを特徴とする多チャンネル入出力型増幅器。 - 前記補正部が、前記増幅器の前記オフセット電圧を補正する減算器と、前記増幅器の前記ゲイン誤差を補正する乗算器とを備えることを特徴とする請求項１に記載の多チャンネル入出力型増幅器。
- 前記入出力制御回路は、（Ｎ＋１）個の前記増幅器に対して前記基準電圧出力回路が出力する電圧が順次入力されるように、前記増幅器の入力側の接続を循環的に切り換えることを特徴とする請求項１または２に記載の多チャンネル入出力型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002060568A JP4220708B2 (ja) | 2002-03-06 | 2002-03-06 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002060568A JP4220708B2 (ja) | 2002-03-06 | 2002-03-06 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003259633A JP2003259633A (ja) | 2003-09-12 |
| JP4220708B2 true JP4220708B2 (ja) | 2009-02-04 |
Family
ID=28669884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002060568A Expired - Fee Related JP4220708B2 (ja) | 2002-03-06 | 2002-03-06 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4220708B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11845271B2 (en) | 2020-10-05 | 2023-12-19 | Canon Kabushiki Kaisha | Electronic device and printing apparatus having correction unit that corrects an amplifier |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4350075B2 (ja) * | 2005-08-29 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | Ｄｃ−ｄｃコンバータの制御回路およびその制御方法 |
| JP2007116493A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| JP5253753B2 (ja) * | 2007-04-02 | 2013-07-31 | ラピスセミコンダクタ株式会社 | オフセットキャンセル装置 |
| JP4808195B2 (ja) * | 2007-08-09 | 2011-11-02 | 富士通セミコンダクター株式会社 | オペアンプ、ラインドライバおよび液晶表示装置 |
| CN113863919A (zh) * | 2021-09-28 | 2021-12-31 | 西南石油大学 | 一种井下随钻应变片式压力传感器输出的Barton校正装置及方法 |
-
2002
- 2002-03-06 JP JP2002060568A patent/JP4220708B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11845271B2 (en) | 2020-10-05 | 2023-12-19 | Canon Kabushiki Kaisha | Electronic device and printing apparatus having correction unit that corrects an amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003259633A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4896150B2 (ja) | 電子式電力量計 | |
| TWI361567B (en) | Switching regulator with variable slope compensation | |
| JP5049707B2 (ja) | 半導体集積回路、ｐｗｍ信号出力装置、および電力変換制御装置 | |
| JP6402474B2 (ja) | スイッチング電源の制御装置 | |
| JP4220708B2 (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
| JP2003264462A (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
| US7834307B2 (en) | Pulse width modulation output type sensor circuit for outputting a pulse having a width associated with a physical quantity | |
| EP0104999B1 (en) | Gain switching device with reduced error for watt meter | |
| JP5461025B2 (ja) | Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ | |
| JP3515747B2 (ja) | ディジタル・アナログ変換回路 | |
| US9523654B2 (en) | Air-fuel ratio detection device | |
| JP7000804B2 (ja) | 電源装置 | |
| JP2007208984A (ja) | デルタ−シグマａ／ｄコンバータ内における内部マルチビットアナログ／デジタルコンバータの非線形性の計測及び補正 | |
| EP2405578A2 (en) | Analog-to-digital conversion apparatus, analog-to-digital conversion method, and electronic device | |
| JP2012112871A (ja) | パルス長計測回路 | |
| JP2003032108A (ja) | 直線性補償装置及び直線性補償方法 | |
| JP2006222701A (ja) | Ａ／ｄ変換器の出力補正回路 | |
| JP5174433B2 (ja) | Ａｄ変換器及び秤 | |
| JP2008182508A (ja) | Ａ／ｄ変換装置 | |
| JPH0582766B2 (ja) | ||
| JP2001339303A (ja) | Ａ／ｄ変換回路 | |
| JP2018077077A (ja) | 空燃比センサ制御装置 | |
| JP6605299B2 (ja) | 測定装置 | |
| JP5091898B2 (ja) | 電力測定システム | |
| JP2005338013A (ja) | デジタル式電力計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |