JP2003259633A - 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 増幅器の誤差電圧を補正する電圧補正回路を
提供する。 【解決手段】 増幅器の出力Ｖｏｕｔ（ａ）をデジタル
変換するＡ／Ｄコンバータ２１と、デジタル演算により
Ａ／Ｄコンバータ２１の出力値Ｖｏｕｔ（ｄ）に含まれ
る増幅器のオフセット電圧及び増幅器のゲイン誤差電圧
を補正する補正演算部とを備える。かかる補正演算部
は、デジタル演算によりＡ／Ｄコンバータ２１の出力値
Ｖｏｕｔ（ｄ）に含まれるオフセット電圧を補正する第
１の補正手段と、デジタル演算により第１の補正手段の
出力値Ｖｏｕｔ’（ｄ）に含まれるゲイン誤差電圧を補
正する第２の補正手段とを備えている。これにより、増
幅器において生じるオフセット及びゲイン誤差がキャン
セルされることから、理想的な特性を持つ増幅器の出力
と同じ値を得ることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧補正回路に関
し、さらに詳細には、増幅器の誤差電圧を補正する電圧
補正回路に関する。また、本発明は、電圧補正機能付き
増幅器及びこれを用いたスイッチング電源装置に関す
る。

【０００２】

【従来の技術】従来より、オペアンプに代表される増幅
器は、スイッチング電源装置の制御回路等において広く
用いられている。よく知られているように、増幅器は入
力電圧（正確には入力電圧差）Ｖｉｎを受け、これをＡ
倍した出力電圧Ｖｏｕｔ（＝Ａ・Ｖｉｎ）を生成する回
路である。

【０００３】

【発明が解決しようとする課題】しかしながら、実際の
増幅器においては、増幅器を構成する部品の精度や温度
・時間による特性の変化等、種々の要因によって出力電
圧Ｖｏｕｔが正確に入力電圧ＶｉｎのＡ倍とはならず、
ある程度の誤差が生じてしまうという問題があった。し
たがって、このような誤差を有する増幅器を用いて、例
えばスイッチング電源装置の制御回路を構成した場合、
結果的にスイッチング電源装置の出力電圧に大きな誤差
が生じてしまう。

【０００４】したがって、本発明の目的は、増幅器の誤
差電圧を補正する電圧補正回路を提供することである。

【０００５】また、本発明の他の目的は、電圧補正機能
付き増幅器及びこれを用いたスイッチング電源装置を提
供することである。

【０００６】

【課題を解決するための手段】本発明のかかる目的は、
増幅器の誤差電圧を補正する電圧補正回路であって、前
記増幅器の出力をデジタル変換するＡ／Ｄコンバータ
と、デジタル演算により前記Ａ／Ｄコンバータの出力値
に含まれる前記増幅器のオフセット電圧及び前記増幅器
のゲイン誤差電圧を補正する補正演算部とを備える電圧
補正回路によって達成される。

【０００７】本発明の好ましい実施態様においては、前
記補正演算部が、デジタル演算により前記Ａ／Ｄコンバ
ータの出力値に含まれる前記オフセット電圧を補正する
第１の補正手段と、デジタル演算により前記第１の補正
手段の出力値に含まれる前記ゲイン誤差電圧を補正する
第２の補正手段とを備える。

【０００８】本発明のさらに好ましい実施態様において
は、前記第１の補正手段が、前記オフセット電圧に関す
るデジタル値を保持するオフセット補正値メモリと、前
記Ａ／Ｄコンバータの出力値と前記オフセット補正値メ
モリに保持された前記デジタル値との減算または加算を
行う第１の論理回路とを含む。

【０００９】本発明のさらに好ましい実施態様において
は、前記第２の補正手段が、前記増幅器のゲイン誤差に
関するデジタル値を保持するゲイン補正値メモリと、前
記第１の補正手段の出力値と前記ゲイン補正値メモリに
保持された前記デジタル値との乗算または除算を行う第
２の論理回路とを含む。

【００１０】本発明のさらに好ましい実施態様において
は、前記Ａ／Ｄコンバータの出力値に、前記オフセット
電圧が含まれ、且つ、前記ゲイン誤差電圧が含まれなく
なるような入力を前記増幅器に与える手段と、前記オフ
セット電圧が含まれ、且つ、前記ゲイン誤差電圧が含ま
れていない状態のＡ／Ｄコンバータの出力値を前記オフ
セット補正値メモリに供給する手段とをさらに備える。

【００１１】本発明のさらに好ましい実施態様において
は、前記増幅器の入力に基準電圧を与える手段と、前記
増幅器の入力に前記基準電圧を与えている状態におい
て、前記第１の論理回路の出力値から前記増幅器のゲイ
ン誤差に関するデジタル値を抽出し、これを前記ゲイン
補正値メモリに供給する手段とをさらに備える。

【００１２】本発明の前記目的はまた、増幅器と、前記
増幅器の誤差電圧を補正する上記電圧補正回路とを備え
る電圧補正機能付き増幅器によって達成される。

【００１３】本発明の好ましい実施態様においては、上
記電圧補正機能付き増幅器を複数備え、これらを順に切
り替えて使用する。

【００１４】本発明のさらに好ましい実施態様において
は、各電圧補正機能付き増幅器に含まれるオフセット補
正値メモリ及び／又はゲイン補正値メモリの格納値を順
に更新する。

【００１５】本発明の前記目的はまた、Ｎチャンネルの
入力を受けてＮチャンネルの出力を生成する多チャンネ
ル入出力型増幅器であって、上記電圧補正機能付き増幅
器をＮ＋１個備え、これらを切り替えて使用する多チャ
ンネル入出力型増幅器によって達成される。

【００１６】本発明の前記目的はまた、複数の増幅器
と、それぞれ対応する増幅器において生じる出力誤差電
圧を補正する補正動作及び前記補正動作における補正量
を決定するための誤差電圧検出動作を行う複数の電圧補
正回路とを備える電圧補正機能付き増幅器であって、前
記複数の電圧補正回路は、前記誤差電圧検出動作を順に
行うことを特徴とする電圧補正機能付き増幅器によって
達成される。

【００１７】本発明の前記目的はまた、直流入力電圧を
交流に変換するスイッチング回路部と、前記スイッチン
グ回路部からの交流出力を受けこれを直流に変換する出
力回路部と、前記出力回路部の出力電圧が所定値となる
ように前記スイッチング回路部の動作を制御する制御回
路とを備えるスイッチング電源装置であって、上述した
電圧補正機能付き増幅器を備えていることを特徴とする
スイッチング電源装置によって達成される。

【００１８】以上の構成を有する本発明によれば、増幅
器において生じるオフセット及びゲイン誤差がキャンセ
ルされることから、理想的な特性を持つ増幅器の出力と
同じ値を得ることが可能となる。

【００１９】

【発明の実施の形態】本発明の好ましい実施態様につい
て詳細に説明する前に、まず、増幅器の誤差電圧につい
て説明する。

【００２０】増幅器において生じる誤差は、大きく分け
て、入力電圧Ｖｉｎに依存しないものと依存するものと
がある。本明細書においては、増幅器において生じる誤
差のうち、入力電圧Ｖｉｎに依存しない性質の誤差を
「オフセット」と呼び、その値を「オフセット電圧」と
呼ぶ。また、入力電圧Ｖｉｎに依存する性質の誤差を
「ゲイン誤差」と呼び、その値を「ゲイン誤差電圧」と
呼ぶ。したがって、増幅器の出力電圧Ｖｏｕｔに含まれ
る「出力誤差電圧」は、オフセット電圧とゲイン誤差電
圧の和によって定義することができる。

【００２１】図１は、理想的な増幅器の特性とオフセッ
ト及びゲイン誤差を有する実際の増幅器の特性を模式的
に示すグラフである。

【００２２】図１に示すように、増幅器が理想的である
場合（オフセット及びゲイン誤差が存在しない場合）に
は、入力電圧Ｖｉｎが０Ｖである場合には出力電圧Ｖｏ
ｕｔも０Ｖとなり、その特性を示す直線の傾き（Ｖｏｕ
ｔ／Ｖｉｎ）は理想的なゲインＡに一致する。すなわ
ち、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの間には、

【００２３】

【数１】 が成立する。しかしながら、実際の増幅器においては、
入力電圧Ｖｉｎが０Ｖであっても出力電圧Ｖｏｕｔが０
Ｖとはならず、且つ、その特性を示す直線の傾き（Ｖｏ
ｕｔ／Ｖｉｎ）も理想的なゲインＡと完全には一致して
いない。すなわち、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ
との間には、

【００２４】

【数２】 が成立している。式（２）において、Ａ’は実際のゲイ
ンであり、Ｖｏｆｆはオフセット電圧である。したがっ
て、理想的なゲインＡと実際のゲインＡ’との比（Ａ’
／Ａ）をゲイン誤差比Ａｐと定義すれば、実際の増幅器
の出力電圧Ｖｏｕｔには、理想的な増幅器の出力電圧Ｖ
ｏｕｔに対して

【００２５】

【数３】 で表される出力誤差電圧が含まれていることになる。こ
のように、出力誤差電圧Ｖerroutは、入力電圧Ｖｉｎに
依存する項（Ａｐ・Ｖｉｎ）と入力電圧Ｖｉｎに依存し
ない項（Ｖｏｆｆ）からなる関係式によって表されるこ
とが分かる。ここで、入力電圧Ｖｉｎに依存する項（Ａ
ｐ・Ｖｉｎ）はゲイン誤差電圧に相当し、入力電圧Ｖｉ
ｎに依存しない項（Ｖｏｆｆ）はオフセット電圧に相当
する。

【００２６】したがって、上述した式（２）に、式
（３）に表される補正項を追加すれば、入力電圧Ｖｉｎ
と出力電圧Ｖｏｕｔとの関係を式（１）と等価にするこ
とができる。ここで、理想的なゲインＡについては既知
であるから、増幅器のオフセット電圧Ｖｏｆｆと実際の
ゲインＡ’が判明すれば、出力誤差電圧Ｖerroutを特定
することができ、出力誤差電圧Ｖerroutのキャンセルが
可能となる。

【００２７】増幅器のオフセット電圧Ｖｏｆｆ及びゲイ
ン誤差比Ａｐは、次のようにして測定することができ
る。

【００２８】まず、図２に示すように、測定対象となる
増幅器１０の入力端子１１に０Ｖ（接地電位）を与え、
出力端子１２に現れる電圧（出力電圧Ｖｏｕｔ）を測定
する。この場合、入力電圧Ｖｉｎ＝０Ｖであることか
ら、ゲイン誤差比Ａｐがどの程度であるかに関わらず、
出力電圧Ｖｏｕｔはオフセット電圧Ｖｏｆｆに一致する
はずである（式（２）参照）。すなわち、以上によりオ
フセット電圧Ｖｏｆｆを測定することができる。

【００２９】次に、図３に示すように、増幅器１０の入
力端子１１に既知の電圧Ｖｒｅｆを与え、出力端子１２
に現れる電圧（出力電圧Ｖｏｕｔ）を測定する。この場
合、出力電圧Ｖｏｕｔは、

【００３０】

【数４】 で表すことができるから、上述の方法によりオフセット
電圧Ｖｏｆｆが判明していればゲイン誤差比Ａｐを測定
することができる。

【００３１】以上のような方法により増幅器のオフセッ
ト電圧Ｖｏｆｆ及びゲイン誤差比Ａｐが判明すれば、式
（２）に補正項「−Ｖｏｆｆ」及び「×１／Ａｐ」を追
加した次式のとおり、入力電圧Ｖｉｎと出力電圧Ｖｏｕ
ｔとの関係を式（１）と等価にすることができる。

【００３２】

【数５】 式（５）において、カギかっこ内が補正項である。

【００３３】本発明は、以上説明した原理に基づき、実
際の増幅器の出力電圧Ｖｏｕｔをデジタル変換し、得ら
れたデジタル値と補正項「−Ｖｏｆｆ」及び「×１／Ａ
ｐ」に対応するデジタル値とを用いた演算を行うことに
よって出力電圧Ｖｏｕｔを理想的な値に補正するもので
ある。このように、本発明においては、出力電圧Ｖｏｕ
ｔの補正をデジタル演算により行うことから、補正の対
象となる増幅器の出力電圧Ｖｏｕｔをデジタル値の形式
で利用する場合に好適である。増幅器の出力電圧Ｖｏｕ
ｔをデジタル値の形式で利用するものとしては、スイッ
チング電源装置のデジタル制御回路を挙げることができ
る。

【００３４】以下、添付図面を参照しながら、本発明の
好ましい実施態様について詳細に説明する。

【００３５】図４は、本発明の好ましい実施態様にかか
る電圧補正機能付き増幅器７０の回路図である。

【００３６】図４に示すように、本実施態様にかかる電
圧補正機能付き増幅器７０は、アナログ部３０と電圧補
正回路２０によって構成される。本実施態様にかかる電
圧補正回路２０は、補正対象となるアナログ部３０の入
力端３０ａ及び出力端３０ｂに接続される回路であり、
スイッチＳＷａ〜ＳＷｅと、Ａ／Ｄコンバータ２１と、
オフセット補正値メモリ２２と、定数メモリ２３と、ゲ
イン補正値メモリ２４と、減算器２５と、乗算器２６
と、逆数生成器２７と、コントローラ２８とを備えてい
る。電圧補正回路２０は、本来アナログ部３０の入力端
子３０ａに供給されるべきアナログ入力電圧Ｖｉｎ
（ａ）を入力端子２０ａに受けるとともに、アナログ部
３０にて生じる出力誤差電圧Ｖerroutをデジタル演算に
より補正して、補正されたデジタル出力電圧Ｖｏｕｔ”
（ｄ）を出力端子２０ｂより出力する回路である。電圧
補正回路２０を構成する各要素のうち、スイッチＳＷ
ｄ、スイッチＳＷｅ、オフセット補正値メモリ２２、定
数メモリ２３、ゲイン補正値メモリ２４、減算器２５、
乗算器２６及び逆数生成器２７は、補正演算部を構成
し、実使用時においてアナログ部３０で生じる出力誤差
電圧Ｖerroutをキャンセルする役割を果たす。

【００３７】アナログ部３０としては、図２及び図３に
示したような増幅器単体の他、これが複数段に亘って従
属接続されたものであっても良く、インピーダンス調整
回路等、増幅動作を行わない他の回路が含まれていても
良い。つまり、入力端子３０ａに供給されるアナログ入
力電圧Ｖｉｎ（ａ）を増幅してアナログ出力電圧Ｖｏｕ
ｔ（ａ）を生成し、これを出力端子３０ｂより出力する
回路であればどのような回路であっても構わない。

【００３８】また、アナログ部３０には不可避的にオフ
セットが生じることから、アナログ入力電圧Ｖｉｎ
（ａ）とアナログ出力電圧Ｖｏｕｔ（ａ）との間には、

【００３９】

【数６】 が成立する。式（６）において、Ｖｏｆｆ（ａ）はアナ
ログ部３０において生じるオフセット電圧（アナログ
値）であり、Ａ’はアナログ部３０の実際のゲインであ
る。

【００４０】スイッチＳＷａ〜ＳＷｅは、いずれも端子
０を端子１に接続するか端子２に接続するかを切り替え
るスイッチであり、その切り替え制御はコントローラ２
８により行われる。

【００４１】Ａ／Ｄコンバータ２１は、アナログ部３０
の出力端子３０ａより出力されるアナログ出力電圧Ｖｏ
ｕｔ（ａ）を受け、これをデジタル出力電圧Ｖｏｕｔ
（ｄ）に変換する回路である。

【００４２】オフセット補正値メモリ２２は、以下に詳
述するオフセット電圧検出動作において検出されたデジ
タルオフセット電圧値Ｖｏｆｆ（ｄ）を格納するための
メモリである。デジタルオフセット電圧値Ｖｏｆｆ
（ｄ）の格納は、オフセット電圧検出動作ごとに行われ
ることから、オフセット補正値メモリ２２としてはＤＲ
ＡＭ等の書き換え可能なメモリを用いる必要がある。

【００４３】定数メモリ２３は、１／（Ａ・Ｖｒｅｆ）
によって定義される定数を格納するためのメモリであ
る。ここでＡとはアナログ部３０の理想的なゲインを示
し、Ｖｒｅｆとは既知の基準電圧を示している。したが
って、定数メモリ２３に格納すべき定数１／（Ａ・Ｖｒ
ｅｆ）は予め定められるので、定数メモリ２３としては
書き換え不可能なメモリを用いることができる。

【００４４】ゲイン補正値メモリ２４は、以下に詳述す
るゲイン誤差比検出動作において検出されたゲイン誤差
比Ａｐの逆数１／Ａｐを格納するためのメモリである。
ゲイン誤差比Ａｐの逆数１／Ａｐの格納は、ゲイン誤差
比検出動作ごとに行われることから、ゲイン補正値メモ
リ２４としてはオフセット補正値メモリ２２と同様、Ｄ
ＲＡＭ等の書き換え可能なメモリを用いる必要がある。

【００４５】減算器２５は、スイッチＳＷｃの端子２よ
り供給されるデジタル出力電圧Ｖｏｕｔ（ｄ）から、オ
フセット補正値メモリ２２より供給されるデジタルオフ
セット電圧値Ｖｏｆｆ（ｄ）を減算する論理回路であ
り、その出力は、デジタル出力電圧Ｖｏｕｔ’（ｄ）と
して乗算器２６に供給される。

【００４６】乗算器２６は、減算器２５より供給される
デジタル出力電圧Ｖｏｕｔ’（ｄ）とスイッチＳＷｄの
端子０より供給されるデジタル値（定数１／（Ａ・Ｖｒ
ｅｆ）またはゲイン誤差比Ａｐの逆数１／Ａｐ）とを乗
じる論理回路であり、その出力は、デジタル出力電圧Ｖ
ｏｕｔ”（ｄ）としてスイッチＳＷｅの端子０に供給さ
れる。

【００４７】逆数生成器２７は、以下に詳述するゲイン
誤差比検出動作において検出されたゲイン誤差比Ａｐを
受け、その逆数１／Ａｐを生成する回路である。

【００４８】次に、電圧補正回路２０の動作について説
明する。

【００４９】電圧補正回路２０の動作は、大きく分けて
補正動作と誤差電圧検出動作からなる。補正動作は、ア
ナログ部３０において生じる出力誤差電圧Ｖerroutを実
際に補正する動作であり、誤差電圧検出動作は補正動作
時における補正量を決定するために、補正動作に先立っ
て行われる。さらに、誤差電圧検出動作は、オフセット
電圧検出動作とゲイン誤差比検出動作からなり、この順
に実行される。以下、電圧補正回路２０の動作につい
て、オフセット電圧検出動作、ゲイン誤差比検出動作、
補正動作の順に説明を進める。

【００５０】まず、オフセット電圧検出動作について説
明する。

【００５１】図５は、オフセット電圧検出動作時におけ
る電圧補正回路２０の状態を示す回路図である。

【００５２】図５に示すように、オフセット電圧検出動
作時においては、コントローラ２８による制御のもと、
スイッチＳＷａ、スイッチＳＷｂが端子２側に接続さ
れ、スイッチＳＷｃが端子１側に接続される。スイッチ
ＳＷｄ及びスイッチＳＷｅについては、いずれに接続し
ても構わない。これにより、アナログ部３０の入力端子
３０ａには接地電位（０Ｖ）が与えられるので、出力端
子３０ｂより出力されるアナログ出力電圧Ｖｏｕｔ
（ａ）は、

【００５３】

【数７】 によって与えられる。

【００５４】したがって、Ａ／Ｄコンバータ２１の出力
であるデジタル出力電圧Ｖｏｕｔ（ｄ）は、アナログオ
フセット電圧Ｖｏｆｆ（ａ）をデジタル変換した値、す
なわちデジタルオフセット電圧Ｖｏｆｆ（ｄ）となる。
かかるデジタルオフセット電圧Ｖｏｆｆ（ｄ）は、スイ
ッチＳＷｃを介してオフセット補正値メモリ２２に供給
され、オフセット補正値メモリ２２はこれを格納する。
以上により、オフセット電圧検出動作が完了する。

【００５５】尚、上述したオフセット電圧検出動作は、
補正動作の前に１回のみ行っても構わないが、アナログ
部３０のオフセット電圧をより正確に検出するために
は、上述した動作を複数回行い、得られたデジタルオフ
セット電圧Ｖｏｆｆ（ｄ）の平均値をオフセット補正値
メモリ２２に格納することが好ましい。

【００５６】オフセット電圧検出動作が完了すると、次
に、ゲイン誤差比検出動作が行われる。

【００５７】図６は、ゲイン誤差比検出動作時における
電圧補正回路２０の状態を示す回路図である。

【００５８】図６に示すように、ゲイン誤差比検出動作
時においては、コントローラ２８による制御のもと、ス
イッチＳＷａ、スイッチＳＷｄ、スイッチＳＷｅが端子
１側に接続され、スイッチＳＷｂ、スイッチＳＷｃが端
子２側に接続される。これにより、アナログ部３０の入
力端子３０ａには既知の基準電圧Ｖｒｅｆが与えられる
ので、出力端子３０ｂより出力されるアナログ出力電圧
Ｖｏｕｔ（ａ）は、

【００５９】

【数８】 によって与えられ、Ａ／Ｄコンバータ２１の出力である
デジタル出力電圧Ｖｏｕｔ（ｄ）は、これをデジタル変
換した値となる。かかるデジタル出力電圧Ｖｏｕｔ
（ｄ）は、スイッチＳＷｃを介して減算器２５に供給さ
れてデジタルオフセット電圧Ｖｏｆｆ（ｄ）が減じられ
る。したがって、減算器２５の出力であるデジタル出力
電圧Ｖｏｕｔ’（ｄ）は、

【００６０】

【数９】 によって与えられることになる。このようにして得られ
たデジタル出力電圧Ｖｏｕｔ’（ｄ）は、乗算器２６に
供給され、スイッチＳＷｄを介して定数メモリ２３より
供給される定数１／（Ａ・Ｖｒｅｆ）が乗じられる。し
たがって、乗算器２６の出力であるデジタル出力電圧Ｖ
ｏｕｔ”（ｄ）は、

【００６１】

【数１０】 によって与えられることになる。すなわち、乗算器２６
の出力は、ゲイン誤差比Ａｐに一致することになる。こ
のようにして得られたゲイン誤差比Ａｐは、逆数生成器
２７に供給され、その逆数１／Ａｐがゲイン補正値メモ
リ２４に格納される。以上により、ゲイン誤差比検出動
作が完了する。

【００６２】尚、上述したゲイン誤差比検出動作につい
ても、補正動作の前に１回のみ行っても構わないが、ア
ナログ部３０のゲイン誤差比をより正確に検出するため
には、上述した動作を複数回行い、得られたゲイン誤差
比Ａｐの逆数１／Ａｐの平均値をゲイン補正値メモリ２
４に格納することが好ましい。

【００６３】以上により、オフセット電圧検出動作及び
ゲイン誤差比検出動作からなる誤差電圧検出動作が完了
する。誤差電圧検出動作が完了すると、任意のアナログ
入力電圧Ｖｉｎ（ａ）について出力誤差電圧Ｖerroutを
実際に補正する補正動作の実行が可能となる。

【００６４】補正動作時における電圧補正回路２０の状
態は、図４に示したとおりである。すなわち、図４に示
すように、補正動作時においては、コントローラ２８に
よる制御のもと、スイッチＳＷｂが端子１側に接続さ
れ、スイッチＳＷｃ、スイッチＳＷｄ、スイッチＳＷｅ
が端子２側に接続される。スイッチＳＷａについては、
いずれに接続しても構わない。これにより、アナログ部
３０の入力端子３０ａには任意のアナログ入力電圧Ｖｉ
ｎ（ａ）が与えられるので、出力端子３０ｂより出力さ
れるアナログ出力電圧Ｖｏｕｔ（ａ）は、式（６）によ
って与えられることになる。

【００６５】かかるアナログ出力電圧Ｖｏｕｔ（ａ）
は、Ａ／Ｄコンバータ２１のデジタル変換によりデジタ
ル出力電圧Ｖｏｕｔ（ｄ）とされた後、スイッチＳＷｃ
を介して減算器２５に供給され、デジタルオフセット電
圧Ｖｏｆｆ（ｄ）が減じられる。したがって、減算器２
５の出力であるデジタル出力電圧Ｖｏｕｔ’（ｄ）は、

【００６６】

【数１１】 によって与えられることになる。式（１１）においてＶ
ｉｎ（ｄ）は、アナログ入力電圧Ｖｉｎ（ａ）に対応す
るデジタル値である。式（１１）から明らかなように、
デジタル出力電圧Ｖｏｕｔ’（ｄ）にはオフセット電圧
が含まれておらず、これがキャンセルされていることが
分かる。

【００６７】このようにして得られたデジタル出力電圧
Ｖｏｕｔ’（ｄ）は、乗算器２６に供給され、スイッチ
ＳＷｄを介してゲイン補正値メモリ２４より供給される
ゲイン誤差比Ａｐの逆数１／Ａｐが乗じられる。したが
って、乗算器２６の出力であるデジタル出力電圧Ｖｏｕ
ｔ”（ｄ）は、

【００６８】

【数１２】 によって与えられることになる。式（１２）から明らか
なように、デジタル出力電圧Ｖｏｕｔ”（ｄ）にはオフ
セット電圧やゲイン誤差電圧が含まれておらず、これら
がキャンセルされて理想的な増幅器を用いた場合に得ら
れる値と同じ値が得られていることが分かる（式（１）
参照）。

【００６９】以上説明したように、本実施態様にかかる
電圧補正機能付き増幅器７０においては、アナログ部３
０において生じる出力誤差電圧Ｖerroutを電圧補正回路
２０によって補正していることから、理想的な増幅器を
用いた場合に得られる出力値と同じ出力値を得ることが
可能となる。

【００７０】尚、電圧補正回路２０による補正を行った
場合、補正後の出力電圧はデジタル値の形式（Ｖｏｕ
ｔ”（ｄ））となることから、本実施態様にかかる電圧
補正機能付き増幅器７０は、上述のとおり、スイッチン
グ電源装置のデジタル制御回路等、増幅器の出力電圧を
デジタル値の形式で利用する回路の一部として組み込む
ことが好適である。

【００７１】図７は、上述した電圧補正機能付き増幅器
７０を用いたスイッチング電源装置の回路図である。

【００７２】図７に示すスイッチング電源装置は、入力
電源端子１，２間に供給される直流入力電圧Ｖｉｎを降
圧して直流出力電圧Ｖｏを生成し、これを出力電源端子
３，４間に供給する装置であり、スイッチング回路部４
０と、出力回路部５０と、制御回路部６０とを備えて構
成される。出力電源端子３，４間には、ＣＰＵやＤＳＰ
等の直流負荷５が接続される。

【００７３】スイッチング回路部４０は、入力電源端子
１，２間に供給される直流入力電圧Ｖｉｎを交流に変換
するための回路であり、入力コンデンサ４１と、スイッ
チ素子４２及び４３によって構成される。入力コンデン
サ４１は、入力電源端子１，２間に接続されており、入
力電圧Ｖｉｎを安定化させる役割を果たす。また、スイ
ッチ素子４２は、入力コンデンサ４１と出力回路部５０
との間に直列に接続されており、スイッチ素子４３は、
スイッチ素子１２と出力回路部５０との間に並列に接続
されている。これらスイッチ素子４２及び４３は、制御
回路部６０による制御のもと所定のデッドタイムを介し
て交互にオン状態とされる。

【００７４】出力回路部５０は、スイッチング回路部４
０からの交流出力を受けこれを直流に変換するための回
路であり、出力リアクトル５１と出力コンデンサ５２に
よって構成される。出力リアクトル５１は、スイッチン
グ回路部４０と出力電源端子３との間に直列に接続され
ており、出力コンデンサ５２は、出力電源端子３，４間
に接続されている。

【００７５】制御回路部６０は、電圧補正機能付き増幅
器７０とデジタル演算回路６１とを備えており、図４〜
図６に示した電圧補正機能付き増幅器７０（電圧補正回
路２０及びアナログ部３０）は、デジタル演算回路６１
の前段に設けられている。この場合、アナログ部３０
は、スイッチング電源装置の出力電圧Ｖｏｕｔ及びスイ
ッチング電源装置の出力電圧Ｖｏｕｔの目標値に相当す
る基準電圧を受け、その差（図４〜図６に示す回路図に
おいては、アナログ入力電圧Ｖｉｎ（ａ）に相当）に相
当するアナログ出力電圧Ｖｏｕｔ（ａ）を生成する。そ
して、電圧補正回路２０は、Ａ／Ｄコンバータ２１を用
いてかかるアナログ出力電圧Ｖｏｕｔ（ａ）をデジタル
変換し、さらに、アナログ部３０において生じている出
力誤差電圧Ｖerroutを補正演算部によってデジタル的に
補正する。補正されたデジタル出力電圧Ｖｏｕｔ”
（ｄ）は、デジタル演算回路６１に供給され、デジタル
演算回路６１は、その値に基づいてスイッチ素子４２及
び４３のデューティを決定する。

【００７６】このように、図７に示すスイッチング電源
装置では、制御回路６０においてアナログ形式の信号で
ある出力電圧Ｖｏｕｔを受けこれを増幅した後、デジタ
ル演算回路においてその値を利用していることから、本
実施態様にかかる電圧補正機能付き増幅器７０は、この
ようなスイッチング電源装置のデジタル制御回路の一部
として好適に用いることができる。

【００７７】次に、本発明の好ましい他の実施態様につ
いて説明する。

【００７８】図８は、本実施態様にかかる電圧補正機能
付き増幅器８０の構成を概略的に示すブロック図であ
る。

【００７９】図８に示すように、本実施態様にかかる電
圧補正機能付き増幅器８０には、電圧補正回路２０及び
アナログ部３０からなる２組の電圧補正機能付き増幅器
７０−１、７０−２が備えられており、これらが周期的
に切り替えて使用される。これにより、環境温度の変化
等によってオフセットやゲイン誤差が計時変化する場合
であっても正しい補正を行うことが可能となる。尚、こ
の場合、各電圧補正機能付き増幅器７０−１、７０−２
ごとに別個のコントローラ２８を用いる必要はないの
で、図８に示すように、一つのコントローラ２８を各電
圧補正機能付き増幅器７０−１、７０−２に対して共通
に使用すればよい。また、この場合、コントローラ２８
は、２組の電圧補正機能付き増幅器７０−１、７０−２
からの出力を選択するスイッチＳＷｆをさらに制御する
必要がある。

【００８０】図９は、図８に示す電圧補正機能付き増幅
器８０の動作を模式的に示すタイミング図である。

【００８１】図９に示すように、本実施態様において
は、各電圧補正機能付き増幅器７０−１、７０−２は、
補正動作と誤差電圧検出動作を交互に行う。この場合、
図９に示すように、両方の電圧補正機能付き増幅器７０
−１、７０−２がともに補正動作を行うオーバーラップ
期間を持たせることが好ましい。電圧補正機能付き増幅
器７０−１、７０−２の動作にオーバーラップ期間を持
たせた場合、一方の電圧補正機能付き増幅器７０−１、
７０−２が誤差電圧検出動作から補正動作に変化した
後、十分な時間が経過してから、スイッチＳＷｆの切り
替えを行うことが好ましい。

【００８２】図９に示す例では、一方の電圧補正機能付
き増幅器７０−１が誤差電圧検出動作から補正動作に変
化（時刻ｔ０）した後、他方の電圧補正機能付き増幅器
７０−２が補正動作から誤差電圧検出動作に変化（時刻
ｔ１）するのを待って、スイッチＳＷｆを上記一方の電
圧補正機能付き増幅器７０−１側に切り替えている。こ
のように、誤差電圧検出動作から補正動作に変化した
後、十分な時間が経過してからスイッチＳＷｆの切り替
えを行えば、補正動作開始直後において電圧補正機能付
き増幅器７０−１、７０−２からのデジタル出力電圧Ｖ
ｏｕｔ”（ｄ）が不安定となったとしても、これが最終
的に出力されることがなくなる。尚、補正動作開始直後
において、電圧補正機能付き増幅器７０−１、７０−２
からのデジタル出力電圧Ｖｏｕｔ”（ｄ）が不安定にな
るのは、これら電圧補正機能付き増幅器７０−１、７０
−２に含まれるスイッチＳＷｂ（図４〜図６参照）がア
ナログスイッチであり、その切り替え時間が遅いことが
主な原因である。

【００８３】このように、本実施態様においては、２組
の電圧補正機能付き増幅器７０−１、７０−２を交互に
切り替えていることから、環境温度の変化等によってオ
フセットやゲイン誤差が計時変化する場合であっても正
しい補正を行うことが可能となる。さらに、これら電圧
補正機能付き増幅器７０−１、７０−２の動作にオーバ
ーラップ期間を持たせ、誤差電圧検出動作から補正動作
に変化した後、デジタル出力電圧Ｖｏｕｔ”（ｄ）が安
定してからスイッチＳＷｆの切り替えを行えば、切り替
えに伴う出力変動を抑制することができる。

【００８４】次に、本発明の好ましいさらに他の実施態
様について説明する。

【００８５】図１０は、本実施態様にかかる電圧補正機
能付き増幅器９０の構成を概略的に示すブロック図であ
る。

【００８６】図１０に示すように、本実施態様にかかる
電圧補正機能付き増幅器９０は、Ｎチャンネル入力−Ｎ
チャンネル出力型の増幅器であり、電圧補正回路２０及
びアナログ部３０からなるＮ＋１組の電圧補正機能付き
増幅器７０−１〜７０−（Ｎ＋１）が備えられており、
これらが周期的に切り替えて使用される。この場合も、
各電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）
ごとに別個のコントローラ２８を用いる必要はないの
で、図１０に示すように、一つのコントローラ２８を各
電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）に
対して共通に使用すればよい。また、この場合、コント
ローラ２８は、Ｎ＋１組の電圧補正機能付き増幅器７０
−１〜７０−（Ｎ＋１）への入力及び出力をそれぞれ選
択するマルチプレクサＭＵＸａ及びＭＵＸｂをさらに制
御する必要がある。

【００８７】図１１は、Ｎ＝３である場合における電圧
補正機能付き増幅器９０の動作を模式的に示すタイミン
グ図である。また、図１２（ａ）〜（ｈ）は、それぞれ
図１１に示す時刻ａ〜ｈにおけるマルチプレクサＭＵＸ
ａ及びＭＵＸｂの選択状態を模式的に示す図である。

【００８８】図１１に示すように、本実施態様では、各
電圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）に
おいて誤差電圧検出動作が交代で行われる。

【００８９】まず、図１２（ａ）に示すように、時刻ａ
（電圧補正機能付き増幅器７０−４が誤差電圧検出動作
から補正動作に変化するタイミング）以前においては、
マルチプレクサＭＵＸａにより入力Ｖｉｎ（ａ）１、
２、３がそれぞれ電圧補正機能付き増幅器７０−１、７
０−２、７０−３に割り当てられ、マルチプレクサＭＵ
Ｘｂにより出力Ｖｏｕｔ”（ｄ）１、２、３がそれぞれ
電圧補正機能付き増幅器７０−１、７０−２、７０−３
に割り当てられているが、時刻ａにおいて電圧補正機能
付き増幅器７０−４が誤差電圧検出動作から補正動作に
変化すると、マルチプレクサＭＵＸａにより入力Ｖｉｎ
（ａ）１が電圧補正機能付き増幅器７０−４にも割り当
てられる。これにより、電圧補正機能付き増幅器７０−
４は、チャンネル１に対する増幅動作が可能な状態とな
る。この状態においては、チャンネル１、２、３に対す
る増幅は、電圧補正機能付き増幅器７０−１、７０−
２、７０−３がそれぞれ受け持っている。

【００９０】次に、図１２（ｂ）に示すように、時刻ｂ
（電圧補正機能付き増幅器７０−１が補正動作から誤差
電圧検出動作に変化するタイミング）になり電圧補正機
能付き増幅器７０−４の出力が安定すると、マルチプレ
クサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）１の割り当て
が電圧補正機能付き増幅器７０−４に切り替えられ、マ
ルチプレクサＭＵＸａによる電圧補正機能付き増幅器７
０−１に対する割り当てが、入力Ｖｉｎ（ａ）１から基
準電圧Ｖｒｅｆに切り替えられる。これにより、チャン
ネル１、２、３に対する増幅の受け持ちが、電圧補正機
能付き増幅器７０−４、７０−２、７０−３に切り替わ
るとともに、電圧補正機能付き増幅器７０−１が誤差電
圧検出動作に入る。

【００９１】次に、図１２（ｃ）に示すように、時刻ｃ
（電圧補正機能付き増幅器７０−１が誤差電圧検出動作
から補正動作に変化するタイミング）になると、マルチ
プレクサＭＵＸａにより入力Ｖｉｎ（ａ）２が電圧補正
機能付き増幅器７０−１にも割り当てられる。これによ
り、電圧補正機能付き増幅器７０−１は、チャンネル１
に対する増幅が可能な状態となる。しかしながら、この
状態においては、チャンネル１、２、３に対する増幅
は、まだ電圧補正機能付き増幅器７０−４、７０−２、
７０−３がそれぞれ受け持っている。

【００９２】次に、図１２（ｄ）に示すように、時刻ｄ
（電圧補正機能付き増幅器７０−２が補正動作から誤差
電圧検出動作に変化するタイミング）になり電圧補正機
能付き増幅器７０−１の出力が安定すると、マルチプレ
クサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）２の割り当て
が電圧補正機能付き増幅器７０−１に切り替えられ、マ
ルチプレクサＭＵＸａによる電圧補正機能付き増幅器７
０−２に対する割り当てが、入力Ｖｉｎ（ａ）２から基
準電圧Ｖｒｅｆに切り替えられる。これにより、チャン
ネル１、２、３に対する増幅の受け持ちが、電圧補正機
能付き増幅器７０−４、７０−１、７０−３に切り替わ
るとともに、電圧補正機能付き増幅器７０−２が誤差電
圧検出動作に入る。

【００９３】次に、図１２（ｅ）に示すように、時刻ｅ
（電圧補正機能付き増幅器７０−２が誤差電圧検出動作
から補正動作に変化するタイミング）になると、マルチ
プレクサＭＵＸａにより入力Ｖｉｎ（ａ）３が電圧補正
機能付き増幅器７０−２にも割り当てられる。これによ
り、電圧補正機能付き増幅器７０−２は、チャンネル３
に対する増幅が可能な状態となる。しかしながら、この
状態においては、チャンネル１、２、３に対する増幅
は、まだ電圧補正機能付き増幅器７０−４、７０−１、
７０−３がそれぞれ受け持っている。

【００９４】次に、図１２（ｆ）に示すように、時刻ｆ
（電圧補正機能付き増幅器７０−３が補正動作から誤差
電圧検出動作に変化するタイミング）になり電圧補正機
能付き増幅器７０−２の出力が安定すると、マルチプレ
クサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）３の割り当て
が電圧補正機能付き増幅器７０−２に切り替えられ、マ
ルチプレクサＭＵＸａによる電圧補正機能付き増幅器７
０−３に対する割り当てが、入力Ｖｉｎ（ａ）３から基
準電圧Ｖｒｅｆに切り替えられる。これにより、チャン
ネル１、２、３に対する増幅の受け持ちが、電圧補正機
能付き増幅器７０−４、７０−１、７０−２に切り替わ
るとともに、電圧補正機能付き増幅器７０−３が誤差電
圧検出動作に入る。

【００９５】次に、図１２（ｇ）に示すように、時刻ｇ
（電圧補正機能付き増幅器７０−３が誤差電圧検出動作
から補正動作に変化するタイミング）になると、マルチ
プレクサＭＵＸａにより入力Ｖｉｎ（ａ）１が電圧補正
機能付き増幅器７０−３にも割り当てられる。これによ
り、電圧補正機能付き増幅器７０−３は、チャンネル１
に対する増幅が可能な状態となる。しかしながら、この
状態においては、チャンネル１、２、３に対する増幅
は、まだ電圧補正機能付き増幅器７０−４、７０−１、
７０−２がそれぞれ受け持っている。

【００９６】次に、図１２（ｈ）に示すように、時刻ｈ
（電圧補正機能付き増幅器７０−４が補正動作から誤差
電圧検出動作に変化するタイミング）になり電圧補正機
能付き増幅器７０−３の出力が安定すると、マルチプレ
クサＭＵＸｂによる出力Ｖｏｕｔ”（ｄ）１の割り当て
が電圧補正機能付き増幅器７０−３に切り替えられ、マ
ルチプレクサＭＵＸａによる電圧補正機能付き増幅器７
０−４に対する割り当てが、入力Ｖｉｎ（ａ）１から基
準電圧Ｖｒｅｆに切り替えられる。これにより、チャン
ネル１、２、３に対する増幅の受け持ちが、電圧補正機
能付き増幅器７０−３、７０−１、７０−２に切り替わ
るとともに、電圧補正機能付き増幅器７０−４が誤差電
圧検出動作に入る。

【００９７】本実施態様においては、このような動作が
循環的に行われ、これによって多チャンネル入出力型の
増幅器においても、計時変化するオフセットやゲイン誤
差をキャンセルして正しい補正を行うことが可能とな
る。また、図１１及び図１２に示したように、これら電
圧補正機能付き増幅器７０−１〜７０−（Ｎ＋１）の動
作にオーバーラップ期間を持たせ、誤差電圧検出動作か
ら補正動作に変化した後、デジタル出力電圧Ｖｏｕｔ”
（ｄ）が安定してからマルチプレクサＭＵＸｂの切り替
えを行えば、切り替えに伴う出力変動を抑制することが
できる。

【００９８】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。

【００９９】例えば、上記実施態様においては、オフセ
ット補正値メモリ２２にデジタルオフセット電圧値Ｖｏ
ｆｆ（ｄ）を格納するとともに、減算器２５においてデ
ジタル出力電圧Ｖｏｕｔ（ｄ）からデジタルオフセット
電圧値Ｖｏｆｆ（ｄ）を減じているが、オフセット補正
値メモリ２２に−Ｖｏｆｆ（ｄ）を格納するとともに、
減算器２５の代わりに加算器を用いてＶｏｕｔ（ｄ）と
−Ｖｏｆｆ（ｄ）との加算を行っても構わない。要する
に、オフセット補正値メモリ２２にオフセット電圧に関
するデジタル値を格納し、格納された値とデジタル出力
電圧Ｖｏｕｔ（ｄ）との減算または加算を行うことによ
って、アナログ部３０において生じるオフセット電圧を
補正すれば、いずれの方法を用いても構わない。

【０１００】また、上記実施態様においては、ゲイン補
正値メモリ２４にゲイン誤差比Ａｐの逆数１／Ａｐを格
納するとともに、乗算器２６においてデジタル出力電圧
Ｖｏｕｔ’（ｄ）とゲイン誤差比Ａｐの逆数１／Ａｐと
を乗じているが、ゲイン補正値メモリ２４にゲイン誤差
比Ａｐを格納するとともに、乗算器２６の代わりに除算
器を用いてＶｏｕｔ’（ｄ）とＡｐの除算を行っても構
わない。要するに、ゲイン補正値メモリ２４にゲイン誤
差電圧に関するデジタル値を格納し、格納された値とデ
ジタル出力電圧Ｖｏｕｔ’（ｄ）との乗算また除算を行
うことによって、アナログ部３０において生じるゲイン
誤差電圧を補正すれば、いずれの方法を用いても構わな
い。尚、後者の方法を用いる場合には、逆数生成器２７
は不要である。

【０１０１】さらに、図８乃至図１２を用いて説明した
ように、複数の電圧補正機能付き増幅器７０を切り替え
て使用する場合、各電圧補正機能付き増幅器７０につい
て順に誤差電圧検出動作を行っているが、かかる誤差電
圧検出動作において毎回オフセット電圧検出動作及びゲ
イン誤差比検出動作の両方を行なう必要はなく、その一
方のみを行っても構わない。

【０１０２】

【発明の効果】以上説明したように、本発明によれば、
増幅器において生じるオフセット及びゲイン誤差がキャ
ンセルされることから、理想的な特性を持つ増幅器の出
力と同じ値を得ることが可能となる。

【図面の簡単な説明】

【図１】理想的な増幅器の特性とオフセット及びゲイン
誤差を有する実際の増幅器の特性を模式的に示すグラフ
である。

【図２】オフセット電圧Ｖｏｆｆを測定する方法を模式
的に示す図である。

【図３】ゲイン誤差比Ａｐを測定する方法を模式的に示
す図である。

【図４】本発明の好ましい実施態様にかかる電圧補正機
能付き増幅器７０の回路図である。

【図５】オフセット電圧検出動作時における電圧補正回
路２０の状態を示す回路図である。

【図６】ゲイン誤差比検出動作時における電圧補正回路
２０の状態を示す回路図である。

【図７】電圧補正機能付き増幅器７０を用いたスイッチ
ング電源装置の回路図である。

【図８】本発明の好ましい他の実施態様にかかる電圧補
正機能付き増幅器８０の構成を概略的に示すブロック図
である。

【図９】図８に示す電圧補正機能付き増幅器８０の動作
を模式的に示すタイミング図である。

【図１０】本発明の好ましいさらに他の実施態様にかか
る電圧補正機能付き増幅器９０の構成を概略的に示すブ
ロック図である。

【図１１】Ｎ＝３である場合における電圧補正機能付き
増幅器９０の動作を模式的に示すタイミング図である。

【図１２】マルチプレクサＭＵＸａ及びＭＵＸｂの選択
状態を模式的に示す図であり、（ａ）〜（ｈ）は、それ
ぞれ図１１に示す時刻ａ〜ｈにおける状態を模式的に示
している。

【符号の説明】

１，２ 入力電源端子 ３，４ 出力電源端子 ５ 直流負荷 １０ 増幅器 １１ 入力端子 １２ 出力端子 ２０ 電圧補正回路 ２０ａ 入力端子 ２０ｂ 出力端子 ２１ Ａ／Ｄコンバータ ２２ オフセット補正値メモリ ２３ 定数メモリ ２４ ゲイン補正値メモリ ２５ 減算器 ２６ 乗算器 ２７ 逆数生成器 ２８ コントローラ ３０ アナログ部 ３０ａ 入力端子 ３０ｂ 出力端子 ４０ スイッチング回路部 ４１ 入力コンデンサ ４２，４３ スイッチ素子 ５０ 出力回路部 ５１ 出力リアクトル ５２ 出力コンデンサ ６０ 制御回路部 ６１ デジタル演算回路 ７０，８０，９０ 電圧補正機能付き増幅器 ＳＷａ〜ＳＷｆ スイッチ ＭＵＸａ，ＭＵＸｂ マルチプレクサ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 増幅器の誤差電圧を補正する電圧補正回
   路であって、前記増幅器の出力をデジタル変換するＡ／
   Ｄコンバータと、デジタル演算により前記Ａ／Ｄコンバ
   ータの出力値に含まれる前記増幅器のオフセット電圧及
   び前記増幅器のゲイン誤差電圧を補正する補正演算部と
   を備える電圧補正回路。
2. 【請求項２】 前記補正演算部が、デジタル演算により
   前記Ａ／Ｄコンバータの出力値に含まれる前記オフセッ
   ト電圧を補正する第１の補正手段と、デジタル演算によ
   り前記第１の補正手段の出力値に含まれる前記ゲイン誤
   差電圧を補正する第２の補正手段とを備えることを特徴
   とする請求項１に記載の電圧補正回路。
3. 【請求項３】 前記第１の補正手段が、前記オフセット
   電圧に関するデジタル値を保持するオフセット補正値メ
   モリと、前記Ａ／Ｄコンバータの出力値と前記オフセッ
   ト補正値メモリに保持された前記デジタル値との減算ま
   たは加算を行う第１の論理回路とを含むことを特徴とす
   る請求項２に記載の電圧補正回路。
4. 【請求項４】 前記第２の補正手段が、前記増幅器のゲ
   イン誤差に関するデジタル値を保持するゲイン補正値メ
   モリと、前記第１の補正手段の出力値と前記ゲイン補正
   値メモリに保持された前記デジタル値との乗算または除
   算を行う第２の論理回路とを含むことを特徴とする請求
   項２または３に記載の電圧補正回路。
5. 【請求項５】 前記Ａ／Ｄコンバータの出力値に、前記
   オフセット電圧が含まれ、且つ、前記ゲイン誤差電圧が
   含まれなくなるような入力を前記増幅器に与える手段
   と、前記オフセット電圧が含まれ、且つ、前記ゲイン誤
   差電圧が含まれていない状態のＡ／Ｄコンバータの出力
   値を前記オフセット補正値メモリに供給する手段とをさ
   らに備えることを特徴とする請求項３または４に記載の
   電圧補正回路。
6. 【請求項６】 前記増幅器の入力に基準電圧を与える手
   段と、前記増幅器の入力に前記基準電圧を与えている状
   態において、前記第１の論理回路の出力値から前記増幅
   器のゲイン誤差に関するデジタル値を抽出し、これを前
   記ゲイン補正値メモリに供給する手段とをさらに備える
   ことを特徴とする請求項４または５に記載の電圧補正回
   路。
7. 【請求項７】 増幅器と、前記増幅器の誤差電圧を補正
   する電圧補正回路であって請求項１乃至６のいずれか１
   項に記載の電圧補正回路とを備える電圧補正機能付き増
   幅器。
8. 【請求項８】 請求項７に記載の電圧補正機能付き増幅
   器を複数備え、これらを順に切り替えて使用することを
   特徴とする電圧補正機能付き増幅器。
9. 【請求項９】 各電圧補正機能付き増幅器に含まれるオ
   フセット補正値メモリ及び／又はゲイン補正値メモリの
   格納値を順に更新することを特徴とする請求項８に記載
   の電圧補正機能付き増幅器。
10. 【請求項１０】 Ｎチャンネルの入力を受けてＮチャン
    ネルの出力を生成する多チャンネル入出力型増幅器であ
    って、請求項７に記載の電圧補正機能付き増幅器をＮ＋
    １個備え、これらを切り替えて使用することを特徴とす
    る多チャンネル入出力型増幅器。
11. 【請求項１１】 複数の増幅器と、それぞれ対応する増
    幅器において生じる出力誤差電圧を補正する補正動作及
    び前記補正動作における補正量を決定するための誤差電
    圧検出動作を行う複数の電圧補正回路とを備える電圧補
    正機能付き増幅器であって、前記複数の電圧補正回路
    は、前記誤差電圧検出動作を順に行うことを特徴とする
    電圧補正機能付き増幅器。
12. 【請求項１２】 直流入力電圧を交流に変換するスイッ
    チング回路部と、前記スイッチング回路部からの交流出
    力を受けこれを直流に変換する出力回路部と、前記出力
    回路部の出力電圧が所定値となるように前記スイッチン
    グ回路部の動作を制御する制御回路とを備えるスイッチ
    ング電源装置であって、前記制御回路が請求項７に記載
    の電圧補正機能付き増幅器を備えていることを特徴とす
    るスイッチング電源装置。