DE10040373B4

DE10040373B4 - Analog/Digital-Umsetzer

Info

Publication number: DE10040373B4
Application number: DE10040373A
Authority: DE
Inventors: Rolf Michaelis; Alfred Dr. Klauer; Thomas Schink; Christoph Dr. Berg
Original assignee: Sartorius AG
Current assignee: Sartorius Lab Instruments GmbH and Co KG
Priority date: 1999-08-20
Filing date: 2000-08-18
Publication date: 2004-02-19
Anticipated expiration: 2020-08-19
Also published as: DE10040373A1

Abstract

Für einen Analog/Digital-Umsetzer mit einem als Integrator beschalteten Verstärker (1), der den umzusetzenden analogen Strom I¶x¶ kontinuierlich integriert, mit einem dem Integrator nachgeschalteten Komparator (2), mit einem Zeitzähler (6), der ständig die Impulse eines Impulsgenerators (5) zählt, mit einem bistabilen Glied (4), das in der einen seiner beiden Lagen ("ein"-Zustand) über einen zugeordneten Schalter (3) dem Eingang des Integrators zusätzlich zum Strom I¶x¶ einen aus einer Referenz hergeleiteten Strom I¶ref¶ entgegengesetzter Polarität zuführt, wobei das Umschalten des bistabilen Gliedes vom "aus"-Zustand in den "ein"-Zustand durch den Zeitzähler gesteuert wird und durch geeignete Schaltmittel gegenüber einem festen Zeitraster von Einzelmessungen um eine von einem Rechenwerk berechnete Anzahl von Impulsen verschoben werden kann und das Umschalten vom "ein"-Zustand in den "aus"-Zustand durch das im allgemeinen mit den Impulsen des Impulsgenerators synchronisierte Ausgangssignal des Komparators gesteuert wird, und wobei während der Zeit, in der das bistabile Glied sich in seinem "ein"-Zustand befindet, die Impulse des Impulsgenerators zum Ergebnis aufsummiert werden, wird vorgeschlagen, dass zusätzliche Schaltmittel vorhanden sind, die auch den Umschaltzeitpunkt des bistabilen Gliedes (4) vom "ein"-Zustand in den "aus"-Zustand (Ausschaltzeitpunkt) zusätzlich zur Synchronisation mit den Impulsen des Impulsgenerators (5) um eine vom Rechenwerk (31) ermittelte ...

Description

Die Erfindung bezieht sich auf einen Analog/Digital-Umsetzer mit einem als Integrator beschalteten Verstärker, der den umzusetzenden analogen Strom I_x kontinuierlich integriert, mit einem dem Integrator nachgeschalteten Komparator, mit einem Zeitzähler, der ständig die Impulse eines Impulsgenerators zählt, mit einem bistabilen Glied, das in der einen seiner beiden Lagen ("ein"-Zustand) über einen zugeordneten Schalter dem Eingang des Integrators zusätzlich zum Strom I_x einen, aus einer Referenz hergeleiteten Strom I_ref entgegengesetzter Polarität zuführt, wobei das Umschalten des bistabilen Gliedes vom "aus"-Zustand in den "ein"-Zustand durch den Zeitzähler gesteuert wird und durch geeignete Schaltmittel gegenüber einem festen Zeitraster von Einzelmessungen um eine von einem Rechenwerk berechnete Anzahl von Impulsen verschoben werden kann und das Umschalten vom "ein"-Zustand in den "aus"-Zustand durch das im allgemeinen mit den Impulsen des Impulsgenerators synchronisierte Ausgangssignal des Komparators gesteuert wird, und wobei während der Zeit, in der das bistabile Glied sich in seinem "ein"-Zustand befindet, die Impulse des Impulsgenerators zum Ergebnis aufsummiert werden und ein Gesamtergebnis aus der Summe der in mehreren Einzelmessungen gezählten Impulse gewonnen wird.

Analog/Digital-Umsetzer dieser Art sind aus der US-PS 5 262 180 bekannt. Eine vereinfachte Variante ist auch aus der DE 28 20 601 C2 und der dort zitierten DE-PS 21 14 141 bekannt und wird dort Umsetzer nach dem Mehrfach-Rampen-Verfahren genannt.

Das Schaltbild dieses Mehrfach-Rampen-Verfahrens ist in 1 dargestellt, zur Erläuterung der Funktionsweise ist in 2 zusätzlich der zeitliche Verlauf der Spannung U_C am Integrationskondensator C bzw. am Ausgang 11 des Integrators 1 dargestellt.

Der zu messende Strom I_x wird kontinuierlich dem Eingang 10 des Integrators 1 zugeführt. Wird der Analog/Digital-Umsetzer als Spannungsmesser eingesetzt, so wird die Messspannung über einen festen Widerstand in einen Messstrom I_x umgewandelt. Zu gewissen Zeiten wird der Schalter 3 geschlossen und dem Eingang 10 des Integrators 1 zusätzlich ein fester Referenzstrom I_ref entgegengesetzter Polarität zugeführt. Der Referenzstrom I_ref kann z. B. aus einer Zenerdiode (= Referenzspannung) und einem festen Widerstand erzeugt werden. Für die Darstellung des zeitlichen Ablaufes in 2 wird dabei angenommen, dass I_x negativ ist und I_ref positiv. Ausgehend von der Spannung Null am Integrationskondensator C zum Zeitpunkt t₁ in 2 ist während der Zeitdauer T₁ der Schalter 3 geöffnet und die Spannung U_C am Ausgang 11 des Integrators 1 steigt proportional zu I_x und erreicht nach der Zeit T₁ den Wert:

Zum Zeitpunkt t₂ in 2 wird der Schalter 3 geschlossen. Da I_ref > –I_x gilt, überwiegt jetzt der Einfluss von I_ref und die Spannung U_C fällt , bis sie zum Zeitpunkt t₃ wieder den Wert Null erreicht. Für die Ladungsbilanz gilt dann:

Nach entsprechender Umformung erhält man daraus:

Bei T₁ + T₂ = T = const. und I_ref = const. ist also T₂ direkt proportional zum zu messenden Strom I_x.

In der Schaltung von 1 wird der Schalter 3 von einem bistabilen Glied 4 angesteuert, das in seinem "ein"-Zustand den Schalter 3 schließt und in seinem "aus"-Zustand den Schalter 3 öffnet. Das Umschalten in den "ein"-Zustand zu den Zeitpunkten t₀, t₂, t₄ etc. in 2 erfolgt durch das Überlaufsignal eines Zeitzählers 6 auf der Leitung 12. Der Zeitzähler 6 zählt dauernd die Impulse eines Impulsgenerators 5, sodass das Überlaufsignal in regelmäßigen Abständen erscheint. Dadurch wird die Bedingung T₁ + T₂ = T = const. realisiert. – Das Zurückschalten des bistabilen Gliedes 4 in den "aus"-Zustand zu den Zeitpunkten t₁, t₃ etc. in 2 erfolgt durch das Ausgangssignal des Komparators 2 (Leitung 13) beim Erreichen der Null-Linie der Integratorspannung am Punkt 11 in 1. – Bei geschlossenem Schalter 3 wird über eine Leitung 14 ein Tor 8 geöffnet, sodass während der Zeit L- die Impulse des Impulsgenerators 5 in einen Ergebniszähler 7 eingezählt werden. Diese zu T₂ proportionale Impulszahl ist dabei gemäß Gleichung 3 proportional zum zu messenden Strom I_x da T und I_ref konstant sind. Der Mikroprozessor 9 in 1 erhält ebenfalls das Komparatorsignal (Leitung 15) und kann nach dem nächsten Impuls des Impulsgenerators, (der in 1 gleichzeitig Taktgeber für den Mikroprozessor 9 ist) den Wert des Ergebniszählers 7 auslesen und als Messergebnis einer Einzelmessung ausgeben, bzw. weiterverarbeiten. Zu den Zeiten t₀, t₂, t₄ etc. wird der Ergebniszähler 7 über die Leitung 16 auf Null zurückgesetzt.

In 1 ist weiter vorgesehen, dass das Öffnen des Schalters 3 nicht synchron zum Komparatorsignal auf der Leitung 13, sondern erst mit dem nächsten Impuls des Impulsgenerators 5 erfolgt (Synchronisierungsanschluß 60 am bistabilenGlied 4). Dadurch gilt die Gleichung (2) für jede Einzelmessung nur . näherungsweise, die kleinen Abweichungen werden jedoch analog auf die nächste Einzelmessung übertragen, sodass sich bei der Mittelung über mehrere Einzelmessungen dieser Fehler aufhebt. Das taktsynchrone Schalten hat den großen Vorteil, dass sowohl T₁ als auch T₂ immer genaue Vielfache der Taktperiode des Impulsgenerators 5 sind, sodass sich beim Aufaddieren/Mitteln mehrerer Einzelmessungen keine Rundungsfehler aufsummieren können. Aus der – ggf. auch gleitenden – Summe bzw. dem Mittelwert von N Einzelmessung ergibt sich ein Gesamtergebnis mit N-fachen Auflösung. Die sinnvolle Auflösung wird nur durch die Qualität der Bauteile begrenzt.

Das Mehrfach-Rampen-Verfahren wurde im Vorstehenden nur kurz erläutert, Einzelheiten finden sich in den schon zitierten Patentschriften.

Die Vorteile dieses Verfahrens sind:

– Der Strom 1, wird nicht geschaltet; daher kein Einfluss von strom-/spannungsabhängigen Schaltkapazitäten des Schalters.
– Die Größe des Integrationskondensators C geht nicht in das Ergebnis ein, siehe Gleichung (3).
– Durch Mittelung bzw. Summation über N Einzelmessungen kann die Auflösung des Analog/Digital-Umsetzers entsprechend der Anzahl N erhöht werden.
– Die Messergebnisse stehen in einem festen Zeitraster zur Verfügung, sodass die weitere Mittelung, die Berechnung von Änderungsgeschwindigkeiten etc. erleichtert werden.

Nachteilig an diesem bekannten Verfahren ist jedoch, dass nach einer Stromänderung am Eingang die im Ergebniszähler aufsummierten Impulse erst allmählich auf den richtigen Endwert konvergieren und bei Werten von |I_x/I_ref| > 1/2 gar nicht konvergieren.

Dies soll anhand von 3 erläutert werden. Dort sind genau wie in 2 mehrere aufeinanderfolgende Aufintegrationen und Abintegrationen dargestellt. Gestrichelt ist der theoretische Spannungsverlauf am Kondensator C (in 1) im stationären Zustand eingezeichnet; durchgehend ist der wirkliche Spannungsverlauf eingezeichnet, der sich z. B. nach einer Störung oder nach einer plötzlichen Spannungsänderung am Eingang einstellt, wenn die Abintegration zum Zeitpunkt t₀ mit einem Wert startet, der vom eingeschwungenen Zustand um einen Wert xo abweicht. Der bei der ersten Abintegration dadurch entstehende Zeitfehler ist s₁, der bei der zweiten Abintegration entstehende Zeitfehler ist s₂, etc.

Aufgrund der Parallelität der beiden Geraden 17 und 18 erhält man aus den Strahlensätzen:

Und genauso aufgrund der Parallelität der beiden Geraden 19 und 20:

Daraus erhält man durch Elimination von U₀:

Berücksichtigt man, dass s₂ und s₁ verschiedenes Voizeichen haben und verallgemeinert man Gleichung (6) auf den Fehler s_n, so erhält man:

Daraus erkennt man, dass nach einer Störung der Zeitfehler s_n exponentiell abklingt, solange T₂ < T₁ gilt.

Das Zeitverhältnis T₂/(T₁ + T₂) in Gleichung (3) muß daher unter 0,5 liegen, um ein Abklingen der Störung zu erreichen. Für T₂ > T₁ bzw. T₂/(T₁ + T₂) > 0,5 steigt der Zeitfehler s_n mit jeder Einzelmessung, das Verfahren divergiert also.

Die Zeit T₂, in der das bistabile Glied 4 in 1 sich in seinem "ein"-Zustand befindet und in der der Ergebniszähler 7 die Impulse des Impulsgenerators 5 aufsummiert, muss also auf Werte deutlich unter 0,5⋅(T₁ + T₂) beschränkt bleiben. Diese auf unter 50 % der Gesamtzeit beschränkte Zählzeit für den Ergebniszähler 7 erfordert einen doppelt so schnellen Impulsgenerator, um innerhalb einer vorgegebenen Zeit eine vorgegebene Auflösung zu erreichen. Auch wenn man eine Einzelmessung nur ca. 10 ms lang macht, führt das allmähliche Konvergieren zu einer relativ langen Messwertermittlungszeit, besonders verglichen mit dem Standard-Dual-Slope-Verfahren, bei dem nach nur einer Auf- und einer Abintegration der endgültige Messwert zur Verfügung steht.

Es ist schon versucht worden ( DE 39 21 976 C1 ), durch periodisch dem Eingang des Integrators über Kondensatoren zugeführte Ladungsmengen das Einschwingverhalten zu verbessern und die volle Messzeit auch als Zählzeit zu nutzen. Aufgrund der kapazitiven Kopplung ist der Gleichstromanteil dieser zusätzlichen Ladungsmengen im Mittel Null, sodass sie keinen Einfluss auf den Messwert haben. Der Schaltungsaufwand ist jedoch erheblich und nichtideales Verhalten der zusätzlichen Kondensatoren führt außerdem zu Messfehlern.

Im US Patent 5 262 780 wird das Mehrfachrampen-Verfahren modifiziert, indem die Gesamtmesszeit, die sich (in der dortigen Ausgestaltung) von einem Nulldurchgang des Komparators über die Zeitdauer von N Einzelmesungen bis zu einem erneuten Nulldurchgang des Komparators erstreckt, durch Verschieben des Einschaltzeitpunktes des bistabilen Gliedes in der letzten Einzelmessung auf die Periodendauer einer dominanten Störfrequenz – i.a. der Netzfrequenz – abgestimmt wird. Die dadurch bewirkte Störung des stationären Verlaufs der Integratorspannung muss zu Beginn der nächsten Gesamtmessung wieder korrigiert werden. – Nachteilig an diesem Verfahren ist, dass nur Gesamtmessungen mit sehr niedriger Wandlungsfrequenz durchgeführt werden können. Dies führt bei Störanteilen, die nicht durch die Periodendauer der Gesamtmessung erfasst werden zu Aliasing-Fehlern bei Störfrequenzen größer 1/(2⋅N⋅T). Im Fall der Änderung des umzusetzenden Stroms I_x geht im ungünstigsten Fall die Zeit von bis zu N Einzelmessungen verloren, bevor die korrekte Messung beginnt.

Ein weiterer Nachteil des zitierten Standes der Technik sind die hohen Anforderungen, die an den Kondensator C des Integrators 1 gestellt werden. Bei verschiedenen Eingangsströmen I_x am Analog/Digital-Umsetzer stellen sich am Integrationskondensator C verschiedene mittlere Gleichspannungskomponenten ein, da der Schaltpunkt t₁, t₃ etc. in 2 mit Null Volt festliegt und die Spannung am anderen Schaltpunkt bei t₀, t₂, t₄, etc. sich in Abhängigkeit von der Größe von I_x ändert. Dies führt bei vielen Kondensator-Dielektrika zu Hystereseeffekten und zu einer Änderung der Kapazität und dadurch zu Hysterese- und Linearitätsfehlern des Analog/Digital-Umsetzers.

Aufgabe der Erfindung ist es daher, die o. a. Nachteile zu vermeiden, also ein schnelleres Einschwingen des Analog/Digital-Umsetzers auf den Endwert zu erreichen, ein Einschwingen auch bei einer "ein"-Zeit des bistabilen Gliedes von mehr als 50 % der Gesamtzeit zu erreichen und eine Änderung der Gleichspannungskomponente am Integrationskondensator zu vermeiden.

Erfindungsgemäß wird dies in einer ersten Variante dadurch erreicht, dass zusätzliche Schaltmittel vorhanden sind, die auch den Umschaltzeitpunkt des bistabilen Gliedes vom "ein"-Zustand in den "aus"-Zustand (Ausschaltzeitpunkt) zusätzlich zur Synchronisation mit den Impulsen des Impulsgenerators um eine vom Rechenwerk ermittelte Anzahl von Impulsen des Impulsgenerators verschieben.

Durch die Möglichkeit, den Ausschaltzeitpunkt zu verschieben, kann dieser so gelegt werden, dass nach einer Änderung von I_x sofort nach dem Ausschalten der neue stationäre Endzustand erreicht wird. In der Darstellung von 3 kann also der ursprüngliche Ausschaltzeitpunkt 21', an dem die durchgezogene Gerade 19 den Nullwert erreicht, damit das Komparatorsignal auslöst und gemäß dem Stand der Technik die Umschaltung des bistabilen Gliedes 4 auslösen würde, soweit verschoben werden, bis die Verlängerung der durchgezogenen Geraden 19 die rückwärtige Verlängerung der gestrichelten Geraden 22 schneidet. Erst zu diesem, in 3 nicht bezeichneten Zeitpunkt wird erfindungsgemäß der Schalter 3 geöffnet und die Aufintegration vollzieht sich sofort auf der gestrichelten Kurve des stationären Zustandes.

Durch die erfindungsgemäße Steuerung des Ausschaltzeitpunktes kann auch bei einer großen Aussteuerung des Analog/Digital-Umsetzers mit T₂/(T₁ + T₂) > 0,5, bei der das Verfahren – wie oben gezeigt – eigentlich divergiert, durch das dauernde Setzen auf einen Punkt der stationären Kurve eine Stabilität erreicht werden. Und durch günstige Wahl des Ausschaltzeitpunktes kann außerdem die stationäre Kurve so verschoben werden, das der Mittelwert der Spannung am Kondensator C unabhängig vom Eingangssignal konstant – z. B. Null Volt – ist. Es werden durch diese Maßnahme die Linearitätseigenschaften des Umsetzers besser; weil die gleichspannungsabhängigen Eigenschaften des Kondensators bei diesem Verfahren sich nicht auswirken können.

Durch die im Rechenwerk ermittelte Verschiebung der Ein- und/oder Ausschaltzeitpunkte des bistabilen Gliedes möglichst zu jeder Einzelmessung lassen sich die gewünschten Verbesserungen einzeln oder in Kombination erreichen. Durch die kontinuierliche Weitergabe der um die Verschiebung korrigierten Ergebnisse jeder Einzelmessung an einen gleitenden Summenbildner über N Werte kann das Wandlungsergebnis mit N-fachen Auflösung nach N + 1 Einzelmessungen erreicht und gegenüber der US PS 5 262 780 bis zur Frequenz 1/(2⋅T) aliasingfrei weiterverarbeitet werden.

In einer zweiten Variante werden die Aufgaben der Erfindung dadurch erreicht, dass das Rechenwerk den stationären Spannungsverlauf am Integrator in jeder Einzelmessung schätzt und daraus für jeden Umschaltzeitpunkt des bistabilen Gliedes vom "aus"-Zustand in den "ein"-Zustand (Einschaltzeitpunkt) die Verschiebung so errechnet und steuert, dass bei einer Änderung von I_x der Wandler sofort stabilisiert wird und bei konstantem I_x der stationäre Spannungsverlauf unmittelbar und auch dann erreicht wird, wenn der Messstrom I_x betragsmäßig zwischen 0,5 I_ref und I_ref liegt.

Auch durch diese Verschiebung des Einschaltzeitpunktes bei jeder Einzelmessung – im Gegensatz zur einmaligen Verschiebung in der letzten von N Einzelmessungen gemäß dem Stand der Technik – lässt siέh nach einer Änderung von I_x sofort nach dem Einschaltzeitpunkt des bistabilen Gliedes 4 der neue stationäre Endzustand erreichen. In der Darstellung von 3 kann der Einschaltzeitpunkt t₂ des bistabilen Gliedes 4 soweit nach rechts verschoben werden, dass die durchgezogene Gerade 17, die den 1 t-Verlauf der Spannung darstellt, über den Punkt 21 hinaus weiter läuft, bis sie die gestrichtelte Linie 20 erreicht. Erst zu diesem, in 3 nicht bezeichneten Zeitpunkt wird in dieser Variante der Schalter 3 geschlossen und die Abintegration vollzieht sich sofort auf der gestrichtelten Kurve des stationären Zustandes.

Auch bei einer großen Aussteuerung des Analog/Digital-Umsetzers mit T₂/(T₁+ T₂) > 0,5 , bei der das Verfahren gemäß dem Stand der Technik divergiert, kann durch das dauernde Setzen auf einen Punkt der stationären Kurve Stabilität erreicht werden.

Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.

Die Erfindung wird im folgenden anhand der Figuren beschrieben. Dabei zeigt:
4 ein Blockschaltbild einer ersten Ausgestaltung,
5 das Zeitdiagramm zur Erläuterung der Schaltung in 4,
6 ein Blockschaltbild einer zweiten Ausgestaltung,
7 ein Blockschaltbild einer dritten Ausgestaltung,
8a ein Zeitdiagramm zur Erläuterung der Schaltung in 7,
8b ein Zeitdiagramm als Variante zu 8a
9 ein zweites Zeitdiagramm zur Schaltung in 7,
10 ein Blockschaltbild einer vierten Ausgestaltung und
11 ein Zeitdiagramm zur Erläuterung der Schaltung in 10,
12 ein Zeitdiagramm zur Erläuterung des Starts des Analog/Digital-Umsetzers insbesondere bei 0,5 < |I_x/I_ref| < 1 und
13a – e mehrere alternative Eingangsbeschaltungen des Integrators
Die 1 – 3 wurden schon bei der Erläuterung des Standes der Technik beschrieben.
Die in 4 gezeigte Schaltung ist der schon beschriebenen Schaltung in 1 ähnlich. Der Integrationsverstärker 1, der Komparator 2, der Schalter 3, das bistabile Glied 4, der Impulsgenerator 5, der Zeitzähler 6, der mit seinem Überlaufausgang über die Leitung 12 das bistabile Glied in den "ein"-Zustand bringt, und der Ergebniszähler 7, der über das Tor 8 solange die Impulse des Impulsgenerators 5 zählt, wie der Schalter 3 geschlossen ist, sind identisch mit der Ausführung in 1. Nur die Leitung 13, über die der Komparator 2 das bistabile Glied 4 wieder in den "aus"-Zustand brachte, fehlt in der Schaltung gemäß 4. Statt dessen werden die Umschaltflanken des Komparators 2 durch einen Impulsformer 30 in kurre Impulse umgewandelt und der Impuls für die positive und die negative Umschaltflanke des Komparators 2 getrennt einem Rechenwerk 31 zugeführt (Leitungen 44 und 45). Beide Impulse lösen im Rechenwerk 31 einen Interrupt-Befehl aus. Zusätzlich sind die Leitungen 44 und 45 mit den Eingängen eines Oder-Tores 39 verbunden und lösen im Speicher 37 den Setzbefehl aus. Der Speicher 37 übernimmt daraufhin den Stand des Zeitzählers 6. Das Rechenwerk 31 liest dann einige Takte später aufgrund des Interrupt-Befehls den Stand des Speichers 37 aus. Das Rechenwerk 31 braucht dadurch keinen internen Timer zur Feststellung des Zeitpunktes des Interrupt-Befehles und damit des Zeitpunktes der Umschaltflanken des Komparators 2. Das Rechenwerk 31 errechnet nun den Zeitpunkt, zu dem das bistabile Glied 4 wieder in den "aus"-Zustand umgeschaltet werden soll und schreibt die diesem Zeitpunkt entsprechende Impulszahl des Zeitzählers 6 in einen Speicher 32. Ein Vergleicher 33 vergleicht dauernd den momentanen Stand des Zeitzählers 6 mit dem Inhalt des Speichers 32 und gibt bei Übereinstimmung ein Signal am Ausgang 34 ab, das das bistabile Glied in den "aus"-Zustand umschaltet. – Wenn z. B. nach 5347 Impulsen des Impulsgenerators 5 (Stand des Zeitzählers also 5347) der Komparator sein Vorzeichen wechselt, und das Rechenwerk eine Verzögerungszeit von 716 Taktimpulsen ausrechnet, so setzt das Rechenwerk den Speicher auf 6063, um die ausgerechnete Verzögerungszeit zu erhalten. – Dieses Rechenwerk wird üblicherweise durch einen Mikroprozessor realisiert.
Die Funktionsweise der Schaltung und die Rechenalgorithmen zur Ermittlung der eben erwähnten Veizögerungszeit sollen anhand des Zeitdiagramms in 5 erläutert werden. Der Kurvenverlauf in 5 entspricht dem Kurvenverlauf in
2. Die Zeiten T₁, in denen der Schalter 3 geöffnet ist und daher nur der Strom I_x integriert wird, und die Zeiten T₂, in denen der Schalter 3 geschlossen ist und beide Ströme integriert werden, sind in beiden Figuren gleich bezeichnet. Die Bedingung T₂ + T₁ = T = const. ist aufgrund der Steuerung durch den Überlaufimpuls des Zeitzählers 6 ebenfalls in beiden Fällen gleich; ebenso ist wieder I_x < 0, I_ref > 0 und I_ref > |I_x| vorausgesetzt.
Für den stationären Zustand, wie er in 5 gestrichelt eingezeichnet ist (wobei ab dem Zeitpunkt t₂ die gestrichelte Linie nicht mehr erkennbar ist, da sie mit dem durchgehend gezeichneten Ist-Kurvenverlauf zusammenlällt) dient die Verschiebung des Umschaltzeitpunktes des bistabilen Gliedes nur der Erzeugung eines konstanten Gleichspannungsanteils am Kondensator C. Dazu wird die positive Flanke des Komparators 2 in 4, die beim Durchgang durch die Komparatorschwelle zum Zeitpunkt t₅, t₉ etc. auftritt, soweit verzögert, dass t6 – t5 = t5 – t4 (8) t10 – t9 = t9 – t8 gilt. In den Speicher 32 wird also jeweils der doppelte Wert des Zählerstandes des Zeitzählers 6 zum Zeitpunkt t₅, t₉ etc. des Komparatorschwellendurchganges eingespeichert. Dadurch wird erreicht, dass die positive Spitze 34 der Spannung U_C genauso groß ist, wie die negative Spitze 35. Ist die Komparatorschwelle – wie in 4 und 5 gezeichnet – Null, so ist der Mittelwert der Spannung am Kondensator C, also der Gleichspannungsanteil, Null. – Demgegenüber sind in 2 für die Schaltung gemäß dem Stand der Technik die Umschaltpunkte t₁, t₃ etc. fest bei Null Volt und die Spannungsspitzen 23 ändern sich mit dem Eingangssignal I_x, sodass der Mittelwert der Spannung am Kondensator C sich in Abhängigkeit vom Eingangssignal verändert.
Die Möglichkeit, den Nullpunkt des Integratorausgangssignales zu verschieben, ist auch bei sich sehr schnell ändernden Signalen und geringeren Anforderungen an die Genauigkeit von Vorteil. So können innerhalb einer Periode z. B. vom Zeitpunkt t₁ bis zum Zeitpunkt t₅ (siehe 5) zweimal Änderungen des Messsignales erfasst werden und es kann anschließend sofort darauf reagiert werden. Einmal zwischen den Zeitpunkten t₁ und t₃ und ein zweites Mal zwischen den Zeitpunkten t₃ und t₅. Bei dem Verfahren nach der US-PS 5 262 780 ist das in der gleichen Zeit nur einmal möglich. Dadurch verdoppelt sich auch die aliasingfrei zu verarbeitende maximale Frequenz in der Messgröße. Für die oben angegebenen Zeiträume errechnet sich die Größe des Messsignales wie folgt:
Durch den Vorteil, auch Aussteuerungen bis zu
durchführen zu können, ist die. mögliche Auflösung für dieses Verfahren in der gleichen Messzeit doppelt so hoch wie bei dem A/D- nach dem Verfahren der US-PS 5 262 780 .
Das Verfahren nach der US-PS 5 262 780 und die hier vorgestellten Verfahren bieten die Möglichkeit, eine feste oder eine an eine Störgröße angepaßte Periodenzeit zu realisieren. Diese Verfahren haben somit den Vorteil, Störgrößen, wie sie z.B. durch Netzspannungseinflüsse entstehen, dadurch zu unterdrücken, dass die Periodenzeit so gewählt wird, dass eine optimale Störspannungsunterdrückung unabhängig von der Messgröße erreicht wird und die Auflösungen in diesen Fällen wesentlich höher sein können.
Die erfindungsgemäßen Verfahren können jedoch auf sich ändernde Störfrequenzen durch die oben vorgestellten Möglichkeiten besser und schneller zur Störunterdrückung reagieren als das Verfahren nach der US-PS 5 262 780 .
Im nichtstationären Zustand wird die Verzögerungszeit dazu benutzt, möglichst schnell den stationären Kurvenverlauf zu erreichen. In 5 ist der nichtstationäre Ist-Kurvenverlauf mit durchgehender Linie eingezeichnet. Dabei ist angenommen, dass in der ganzen dargestellten Zeit I_x konstant ist, dass jedoch die Ist-Kurve von der stationären Kurve z. B. aufgrund einer vorangegangenen Störung oder einer vorangegangenen Änderung von I_x wie gezeichnet abweicht. Die Steigungen der einander entsprechenden Flanken der Ist-Kurve und der stationären Kurve sind also jeweils gleich.
Um den optimalen Umschaltzeitpunkt zu errechnen, wird zunächst aus den Zeitpunkten t_–1, t₀ und t₁ ein Schätzwert für I_x/I_ref errechnet. Dies erfolgt aufgrund der Gleichung:
Aus dieser Gleichung ergibt sich nach einigen Umformungen:
Die Zeitpunkte t_–1 und t₁ sind im Rechenwerk 31 durch die beiden Komparatorschwellendurchgangsimpulse vom Impulsformer 30 bekannt, der Zeitpunkt t₀ durch den Überlaufimpuls 12 des Zeitzählers 6.
Aus 5 lässt sich die Gleichung der Geraden 36, also des wirklichen Spannungsverlaufes, direkt angeben:
woraus sich nach Umformung und Benutzung von Gleichung (9) und (10) ergibt:
Aus dem Wert von I_x/I_ref aus Gleichung(10) lässt sich außerdem der stationäre Kurvenverlauf errechnen. Im stationären Zustand ist nämlich: T1⋅Ix + T2⋅(Ix + Iref) = 0 (13)
Und damit:
Wie schon weiter oben gezeigt wurde, ist im stationären Zustand:
und daher genauso:
Damit ist für die Flanke 37 der stationären Kurve der Nulldurchgang bei t₃ bekannt und ebenso die Steigung, sodass sich die stationäre Geradengleichung der Flanke 37 errechnen lässt:
Aus den Gleichungen (12) und (18) lässt sich dann durch Gleichsetzen der Schnittpunkt der beiden Geraden 36 und 37 ermitteln. Man erhält nach einigen Umformungen:
Wählt man also die Verzögerung so, dass gemäß Gleichung (19) das bistabile Glied 4 zum Zeitpunkt t₂' den Schalter 3 öffnet, so geht die Ist-Gerade 36 ohne irgendeinen Einschwingvorgang direkt in die stationäre Soll-Gerade 37 über.
In Gleichung (19) ist der Schätzwert für I_x/I_ref aus Gleichung (10) bekannt. Zur Berechnung von t₂' sind also die Zeitpunkte t_–1, t₀ und t₁ sowie die konstante Zeit T erforderlich, die dem Rechenwerk alle bekannt sind.
Dieser Rechenvorgang wiederholt sich bei jeder Einzelmessung. So wird in der nächsten Einzelmessung aus den Zeitpunkten t₃, t₄, und t₅ in der beschriebenen Weise der neue Abschaltpunkt t₆ errechnet und in den Speicher 32 eingespeichert. Dadurch wird der Ist-Verlauf immer wieder auf den Soll-Verlauf zurückgebracht und jede Tendenz zur Divergenz schon im Ansatz unterdrückt. Ebenso wird bei einer evti. noch ungenauen ersten Bestimmung des Soll-Verlaufes der wirkliche Soll-Verlauf beim zweiten Mal deutlich exakter erreicht.
Im Vorstehenden wurde der Schätzwert für I_x/I_ref gemäß Gleichung (10) und 5 aus den Zeitpunkten t_–1 , t₀ und t₁ errechnet. Der nächste Schätzwert wird dann aus den Zeitpunkten t₃, t₄ und t₅ errechnet und für die Bestimmung des Umschaltzeitpunktes t₆ benutzt. Dies ist das Verfahren, das jeweils die aktuellsten Daten für die Schätzung benutzt. Dadurch ist die Rechenzeit zur Berechnung des Umschaltzeitpunktes t₂', t₆ etc. jedoch relativ kurz. Eine längere Rechenzeit hat man zur Verfügung, wenn man I_x/I_ref und den Umschaltzeitpunkt t₆ aus den Zeitpunkten t₁ , t₂' und t₃ berechnet. Die dazu notwendigen mathematischen Formeln entsprechen den Gleichungen (9) und (10).
Eine andere Möglichkeit ist, den Schätzwert für I_x/I_ref aus der Zeit von t₁ bis t₅ zu gewinnen. Bei dieser Möglichkeit wird der Zeitpunkt t₃ nicht benötigt, es werden also nur Nulldurchgänge gleicher Richtung ausgewertet, so dass eine evtl. Hysterese des Komparators 2 für positive und negative Nulldurchgänge keine Rolle mehr spielt. Die für die Auswertung notwendige Formel ist:
Um bei dieser Variante mehr Rechenzeit zu gewinnen, ist es auch möglich, den Zeitraum von t_–1 bis t₃ auszuwerten.
Eine weitere Möglichkeit besteht darin, den Messwert für I_x/I_ref aus der letzten Einzelmessung als Schätzwert für die folgende Einzelmessung zu benutzen. Der Messwert für I_x/I_ref wird ja entweder aus der Messung von t₀ bis t₄ gemäß Gleichung (3) bzw. (14), oder aus der Messung von t₁ bis t₅ gemäß Gleichung (20) oder aus der Messung von t_–1 bis t₃ ermittelt. Das Messergebnis gemäß Gleichung (3) bzw. (14) steht dabei ohne weitere Rechenschritte als Stand des Ergebniszählers 7 direkt zur Verfügung, ist jedoch nur im stationären Zustand exakt. Demgegenüber erfordert die Auswertung gemäß Gleichung (20) eine Division, muss also im Rechenwerk 31 ausgeführt werden, liefert dafür aber auch im nicht eingeschwungenen Zustand ein exaktes Ergebnis.
Sollte das digitale Rechenwerk 31 einen Umschaltzeitpunkt t₂' ausrechnen, der zum Zeitpunkt des Abschlusses der Rechnung bereits vergangen ist, so wird das Rechenwerk das sofortige Umschalten des bistabilen Gliedes 4 veranlassen und erst bei der nächsten Einzelmessung das Erreichen des Soll-Verlaufes ansteuern.
Im eingeschwungenen Zustand kann als das Ergebnis einer Einzelmessung nun entweder der jeweilige Zählerstand zur Zeit t₆, t₁₀ für die Periode von t₂ bis t₆ usw. oder die gezählten Impulse von t₁ bis t₂ plus die Impulse von t₄ bis t₅ für die Periode von t₁ bis t₅ zur (gleitenden) Summenbildung für das Gesamtergebnis herangezogen werden.
Im Vorstehenden ist immer davon ausgegangen worden, dass der Schätzwert für I_x/I_ref aus einem einzigen Messvorgang abgeleitet wird. Es ist jedoch auch möglich; den Schätzwert für I_x/I_ref aus einem gewichteten Mittelwert mehrerer Messvorgänge aus der Vergangenheit herruleiten. Einzelheiten zur gewichteten Mittelwertbildung und zur digitalen Filterung allgemein sind jedem Fachmann bekannt, so dass sie hier nicht im Einzelnen erläutert werden müssen. Insbesondere ist es auch bekannt, die Filterkoeffizienten variabel zu machen und dadurch bei Änderungen des Messwertes nur eine kurze Mittelung durchzuführen, während bei etwa konstantem Messwert das digitale Filter über eine längere Zeit mittelt.
Manche Mikroprozessoren haben bereits Analog/Digital-Umsetzer mittlerer Genauigkeit integriert. In diesem Fall kann man den vorhandenen Analog/Digital-Umsetzer dazu benutzen, den Schätzwert I_x/I_ref für Gleichung (19) zu liefern. Der erfindungsgemäße Analog/Digital-Umsetzer liefert dann den wesentlich genaueren Wert.
Eine zweite Ausgestaltung des Analog/Digital-Umsetzers ist in 6 als Blockschaltbild gezeigt. Gleiche Teile wie im Blockschaltbild von 4 sind mit den gleichen Bezugszahlen gekennzeichnet und werden nicht noch mal erläutert. In 6 ist kein Ergebniszähler vorhanden. Die Zahl, die in der Schaltung von 4 im Ergebniszähler steht, ist ja gleich der Zahl im Zeitzähler 6 zum Zeitpunkt t₂', t₆, t₁₀ etc. Diese Zahl ist aber gleich der Zahl, die im Speicher 32 steht und dadurch zum Umschalten des bistabilen Gliedes 4 führt. Das Rechenwerk 31 kann also diese Zahl direkt übernehmen. Der Ergebniszähler 7 aus 4 wird also in der Ausgestaltung gemäß 6 durch einen virtuellen Ergebniszähler im Rechenwerk 31 ersetzt.
Selbstverständlich sind weitere Hardware-Realisationen zur Erzeugung der zeitlichen Verschiebung des Umschaltzeitpunktes t₂, t₆ etc. möglich. Beispielsweise kann ein setzbarer Zähler vorgesehen sein, der parallel zum Zeitzähler 6 die Impulse des Impulsgenerators 5 zählt, der vom Rechenwerk 31 auf die dem gewünschten Zeitpunkt t₂' entsprechende Impulszahl gesetzt wird, von dort abwärts zählt und bei Erreichen der Null den Umschaltbefehl für das bistabile Glied 4 erzeugt. – In gleichen Weise kann natürlich auch ein setzbarer Zähler benutzt werden, der aufwärts zählt und dessen Überlaufsignal den Umschaltbefehl für das bistabile Glied 4 erzeugt. – Weitere Hardware-Realisationen für die zeitliche Verschiebung kann jeder Fachmann leicht angeben.
Wird das Rechenwerk 31 durch einen Mikroprozessor realisiert, so kann häufig auch ein Teil der Speicher, Zähler etc., die in den Figuren als diskrete Bausteine gezeichnet sind, von diesem Mikroprozessor übernommen werden. In 6 sind diese Teile der Schaltung gestrichelt umrandet. Zusätzlich kann auch ein Teil des Impulsgenerators 5 Bestandteil des Mikroprozessors sein.
Eine dritte Ausgestaltung des erfindungsgemäßen Analog/Digital-Umsetzers ist in 7 gezeigt. Zur Erläuterung der Funktionsweise ist in 8a ein Zeitdiagramm der Spannung am Punkt 11 (Ausgangsspannung des Integrators 1) gezeigt. In dieser Ausgestaltung wird nicht nur die Umschaltung des bistabilen Gliedes 4 vom "ein"-Zustand in den "aus"-Zustand verschoben, sondern auch die Umschaltung vom "aus"-Zustand in den "ein"-Zustand. Im Zeitdiagramm von 8a ist der Spannungsverlauf im stationären Zustand wieder gestrichelt eingezeichnet, während der wirkliche Spannungsverlauf mit durchgezogener Linie eingezeichnet ist. Ab dem Zeitpunkt t₄ fallen wirklicher Verlauf und stationärer Verlauf zusammen. In 8a ist angenommen, dass der Umschaltzeitpunkt t₂' falsch gewählt wurde. Dies kann z. B. der Fall sein, wenn der Zeitpunkt t₂' nur gemäß der einfachen Formel t'2 – t1 = t1 – t0 (21) berechnet wurde, die ja nur für den stationären Zustand gilt, oder wenn der Schätzwert für I_x/I_ref in Gleichung (19) aus weiter zurückliegenden Messergebnissen stammt, bzw. aus mehreren Messergebnissen gemittelt wurde und daher nach einer Eingangssignaländerung nicht mehr genau stimmt. In 8a weicht daher auch nach dem Umschaltzeitpunkt t₂' die wirkliche Gerade 41 von der Soll-Geraden 42 für den stationären Zustand ab.
Nach dem gleichen Formalismus, wie er anhand von 5 und den Gleichungen (8) bis (19) erläutert wurde, kann auch für diesen Fall ein Schätzwert für I_x/I_ref errechnet werden – z. B. aus den Zeitpunkten t_–1, t₀ und t₁ oder aus den Zeitpunkten t₁, t₂' und t₃' – und daraus die Gleichung der stationären Soll-Geraden 43 errechnet werden. Aus dem Schätzwert für I_x/I_ref und dem Zeitpunkt t₃' kann auch die Gerade 41 des wirklichen Verlaufes errechnet werden. Anschließend kann dann der Schnittpunkt der beiden Geraden 41 und 43 und damit der optimale Umschaltzeitpunkt t₄' errechnet werden. Wird also das bistabile Glied 4 zum Zeitpunkt t₄' den Schalter 3 schließen, so geht die Gerade 41 ohne einen Einschwingvorgang direkt in die stationäre Soll-Gerade 43 über.
Um diese Verschiebemöglichkeit des Zeitpunktes t₄, t₈ etc. zu erreichen, ist in der Schaltung gemäß 7 ein zweiter Speicher 47 vorhanden, der vom Rechenwerk 31 auf den dem Zeitpunkt t₄' entsprechenden Stand gesetzt wird. Der (feste) Stand dieses Speichers 47 wird laufend mit dem (variablen) Stand des Zeitzählers 6 verglichen und bei Gleichheit über die Leitung 46 das bistabile Glied 4 in den "ein"-Zustand umgeschaltet. Der Speicher 47 hat dabei die gleiche Stellenzahl wie der Zeitzähler 6. Eine eingespeicherte Zahl dicht unterhalb der maximalen Zählkapazität ergibt damit ein Umschalten kurz vor dem Zeitpunkt t₄ (t₄' liegt vor t₄, wie in 8a gezeichnet); eine eingespeicherte Zahl etwas größer als Null ergibt ein Umschalten kurz nach dem Zeitpunkt t₄ (t₄' liegt nach t₄).
Es sei ausdrücklich darauf hingewiesen, dass das feste Zeitraster t₀, t₄, t₈ etc. trotz der Verschiebung erhalten bleibt. Der Zeitzähler 6 läuft weiter und das bistabile Glied 4 veranlasst das Umschalten des Schalters 3 jeweils nur etwas vor, bzw. etwas nach den festen Zeitpunkten t₀, t₄, t₈ etc.-
Die im Vorstehenden beschriebene Schaltung erlaubt es also, sowohl am Zeitpunkt t₂, t₆ etc. als auch am Zeitpunkt t₄ , t₈ , etc. regulierend einzugreifen. Dadurch ist eine schnellere Reaktion auf Messwertänderungen möglich.
Selbstverständlich ist es auch möglich, nur die Verschiebemöglichkeit am Zeitpunkt t₄, t₈ etc. vorzusehen. und an den Zeitpunkten t₁, t₅ etc. beim ersten Impuls nach dem Komparatorsignal gemäß dem Stand der Technik umzuschalten (der Zeitpunkt t₂' fällt dann praktisch mit t₁ zusammen). Diese Variante zeigt 8b. Sie bietet allerdings nicht den Vorteil der konstanten Gleichspannungskomponente am Integrationskondensator C. Als Ergebnis einer Einzelmessung wird in dieser Variante der jeweilige Zählerstand zur Zeit t₂', t₆ usw. korrigiert um die während der veränderten Einschaltzeiten zum Zeitpunkt t₄', t₈ auftretenden Zählimpulse an die gleitende Summenbildung für das Gesamtergebnis weitergereicht.
Die Schaltung gemäß 7 erlaubt es nicht nur, durch Verschieben der Umschaltzeitpunkte korrigierend einzugreifen; es kann auch mitten in einer Auf- oder Abintegrationsphase eingegriffen werden. Dies ist beispielhaft in 9 gezeigt. Bis zum Zeitpunkt t_A ist der Kurvenverlauf in 9 identisch mit dem Kurvenverlauf in 8a. Während jedoch in 8a das berechnete Eingreifen der Elektronik bis zum Umschaltzeitpunkt t₄' verschoben wird, wird im Beispiel von 9 sofort nach Vorliegen des Rechenergebnisses eingegriffen. Zum Zeitpunkt t_A wird der Schalter 3 geschlossen und kurze Zeit später zum Zeitpunkt t_B wieder geöffnet. Die Zeitdifferenz t_B – t_A in 9 ist dabei gleich der Zeitdifferenz t₄ – t₄' in 8a. Dadurch wird in der Variante gemäß 9 der stationäre Kurvenverlauf früher – nämlich schon zum Zeitpunkt t_B – erreicht und eine evtl, zu hohe Spannung am Kondensator C vermieden.
Die in 9 dargestellte Ablaufvariante wird mit der Schaltung gemäß 7 durch das Einspeichern des Zeitpunktes t_A in den Speicher 47 und des Zeitpunktes t_B in den Speicher 32 erreicht. Wird nach dem Zeitpunkt t_B der Speicher 47 wieder auf Null gesetzt, so wird dadurch der reguläre Umschaltzeitpunkt t₄ realisiert. Selbstverständlich ist es auch möglich, durch eine direkte Verbindung vom Überlaufausgang des Zeitzählers 6 zum bistabilen Glied 4, wie sie in der Schaltung gemäß 6 vorhanden ist, den festen Umschaltzeitpunkt t₄ hardwaremäßig zu realisieren.
Eine weitere Schaltung, die genauso wie die Schaltung gemäß 7 die Verschiebung der Umschaltzeitpunkt t₂, t₆, etc. und t₀, t₄, t₈ etc., sowie die Einfügung von zusätzlichen Umschaltzeitpunkten t_A und t_B erlaubt, ist in 10 gezeigt. Diese Schaltung orientiert sich stark an der in vielen Mikroprozessoren gegebenen Hardware und benutzt die vorhandenen Timer und Register zur Realisation des erfindungsgemäßen Ablaufes. Es gibt Mikroprozessoren, die die wesentlichen digitalen Hardwarekomponenten aus 10 enthalten, nur zur Erläuterung sind diese Bauteile noch einzeln gezeichnet.
Das zugehörige Zeitdiagramm ist in 11 gezeigt. Das bistabile Glied (RS-Flip-Flop) 4 wird von zwei Logikschaltungen 50 und 51 angesteuert, die beide ein durch den Prozessor beschreibbares Register mit einem Vergleicher enthalten. Der Zählerstand des Zeitzählers 6 wird diesen Schaltungen ständig zugeführt, bei Gleichheit mit dem Register geben sie einen Impuls ab (Dies wird Output-Compare-Funktion genannt.) Zwei andere Register 52 und 53 übernehmen den Zählerstand des Zeitzählers 6 bei Auftreten einer positiven bzw. negativen Flanke des Komparatorsignals. (Dies wird Input-Capture-Funktion genannt.) Beide Funktionen können ggf. eine Unterbrechung (Interrupt) des Prozessors auslösen und bei Bedarf dabei auch den Zeitzähler 6 rücksetzen. Der maximale Zählerstand (⇒ Überlauf) kann durch den Prozessor vorgegeben werden. Die dazu nötigen Leitungen sind wegen der Übersichtlichkeit nicht alle in 10 gezeigt, sie verschwinden aus der Sicht des Programmierers ohnehin.
Das Setzen des bistabilen Gliedes 4 zu Beginn einer Einzelmessung (Zeitpunkt t₀) wird durch den festen Wert Null im Register 50 bewirkt. Alternativ kann auch der maximale Zählerstand des Zeitzählers 6 (⇒ Periode T) gesetzt und mit dem Reset des Zählers verknüpft werden. Register 51 wird zunächst auf den maximalen Zählerstand des Zeitzählers 6 gesetzt, damit kein unbeabsichtigtes Rücksetzen des bistabilen Glieds 4 erfolgt. Im Register 52 wird der Zählerstand des Zeitzählers 6 bei steigender Flanke am Ausgang des Komparators 2, im Register 53 bei fallender Flanke am Ausgang des Komparators 2 eingefangen. Alle diese Ereignisse lösen bei Bedarf Interrupts aus. Nach dem Interrupt auf Register 52 zum Zeitpunkt t₁ wird der Abschaltzeitpunkt t₂ des bistabilen Glieds 4 berechnet und schnellstmöglich in Register 51 geschrieben. Wegen der Rechenzeit muß der errechnete Wert um einen Mindestbetrag über dem Wert aus Register 52 liegen. Die exakte Konvergenz des Verfahrens kann bei nicht ausreichender Rechenzeit erst in der nächsten Einzelmessung erreicht werden. Register 51 wird nach dem Zeitpunkt t₂ vorerst wieder auf den maximalen Zählerstand gesetzt.
Der Start des Wandlungsverfahrens, insbesondere wenn 0,5 < |I_x/I_ref| < 1 gilt, wird beispielhaft anhand von 12 erläutert: Beim Einschalten des Wandlers kann die Spannung am Ausgang des Integrators beispielsweise < 0 sein. Der Prozessor schaltet nun das bistabile Glied 4 aus, bis anhand des Komparatorpegels erkannt wird, dass die Integratorspannung größer Null ist. Dann wird das bistabile Glied eingeschaltet, wodurch sich die Integratorspannung verringert. Mit dem Nulldurchgang zum Zeitpunkt t_a beginnt asynchron zum Zeitraster T eine Beobachtungsperiode, in der die Integratorspannung in etwa bei Null gehalten wird. Nach t_a wird das bistabile Glied zunächst wieder ausgeschaltet, bis die Integratorspannung > 0 ist, dann wieder eingeschaltet, usw. Nach einer ausreichend langen Beobachtungszeit wird ein Zeitpunkt abgewartet, zu dem ein Komparatorschwellendurchgang gleicher Richtung wie zum Zeitpunkt t_a auftritt. Aus dem Verhältnis der Einschaltzeit zur Gesamtzeit seit Beginn der Beobachtungsperiode kann dann ein Schätzwert I_x/I_ref ermittelt werden, woraus der stationäre, gestrichelt dargestellte Verlauf der Integratorspannung errechnet werden. kann. Es wird nun auf einen Nulldurchgang der Integratorspannung zu einem Zeitpunkt t₁ ≈ t₃ gewartet, um dann den Wandlungsvorgang mit der Periode T zu synchronisieren. Hierzu wird das bistabile Glied ausgeschaltet und es kann nun nach den bisher beschriebenen Verfahren der Zeitpunkt t₄' errechnet werden, zu dem es wieder eingeschaltet werden muss, damit der tatsächliche Verlauf in den stationären Verlauf übergeht. Natürlich wäre es auch möglich, die Umschaltung zum Zeitpunkt t₃' entsprechend zu verzögern. Oder das bistabile Glied wird zum Zeitpunkt t₄ wieder eingeschaltet und zwischen t₆ und t₇ mit rechnerichem Erreichen des stationären Verlaufs wieder ausgeschaltet.
Im Vorstehenden ist immer davon ausgegangen, dass die Taktfrequenz 1/T der Einzelmessungen konstant ist. Die Schaltung gemäß 10 und einige der erwähnten Varianten der Schaltung gemäß 7 erlauben jedoch auch die Anpassung der Taktfrequenz an äußere Vorgaben. Dies ist z. B. dann von Vorteil, wenn dem Eingangssignal Störungen überlagert sind, die eine bekannte, sich höchstens langsam ändernde Frequenz haben. Zum Beispiel geben Waagen mit einem Förderband, das von einem asynchronen Motor angetrieben wird, bei mechanischer Unwucht des Motors eine überlagerte Störung mit der Frequenz der Motordrehzahl ab; oder in Gleichspannungsnetzen, die von einem, von einem asynchronen Motor angetriebenen Generator gespeist werden, entstehen Wechselspannungskomponenten, die nicht mit der Netzwechselspannung synchronisiert sind und die auf induktivem oder kapazitivem Weg Störspannungen in Messleitungen induzieren. Diese nicht netzfrequenzsynchronen Störungen werden von üblichen Analog/Digital-Umsetzern nicht sehr stark unterdrückt. Vielmehr wird bei üblichen Analog/Digital-Umsetzern die Messperiode T als Vielfaches der Netzperiode gewählt und damit erreicht, dass netzsynchrone Störungen optimal unterdrückt werden. – Die beschriebenen Verschiebemöglichkeiten für die Umschaltzeitpunkte des bistabilen Gliedes 4 können in diesem Spezialfall zusätzlich zur Veränderung der Zeit T für eine Einzelmessung herangezogen werden. Die Zeitpunkte t₄, t₈, etc. werden so gewählt, dass die Messzeit T den gewünschten Wert annimmt; die Zeitpunkte t₂', t₆ etc. werden so gewählt, dass die Konvergenz des Analog/Digital-Umsetzers sowie der konstante Gleichspannungsanteil am Kondensator C erreicht wird. Die Veränderung bei t₄, t₈, etc. wird dabei so vorgenommen, dass sie bei der nächsten Einzelmessung nicht kompensiert wird. Dies ist z. B. in der Variante der Schaltung aus 7 der Fall, bei der ein setzbarer Zähler als Zeitzähler 6 benutzt wird. Den richtigen Wert für T errechnet das Rechenwerk 31 aufgrund der Signale eines Taktgebers an dem die Störungen verursachenden Motor.
Im Vorstehenden ist immer davon ausgegangen worden, dass die Komparatorschwelle des Komparators 2 auf Null Volt gelegt ist. Dies ist bei symmetrischer Spannungsversorgrung der analogen Schaltkreise der übliche Wert. Wenn die analogen Schaltkreise mit. nur einer Versorgungsspannung versorgt werden, ist es jedoch auch möglich, die Komparatorschwelle auf einen anderen festen Wert – z. B. die halbe Versorgungsspannung – zu legen. Außerdem ist es auch möglich, die Komparatorschwelle periodisch zu variieren, z. B, mit einer Sägezahnspannung, deren Periodendauer gleich der Dauer einer Einzelmessung ist.
In den bisherigen Beispielen ist immer davon ausgegangen, dass der zu digitalisierende Messwert als Strom I_x und nur mit konstantem Vorzeichen vorliegt. Selbstverständlich ist es auch möglich, mit dem beschriebenen Analog/Digital-Umsetzer Spannungen U_x zu digitalisieren und auch Ströme bzw. Spannungen mit wechselndem Vorzeichen. Dafür sind in den 13a bis 13e verschiedene Netzwerke zur Beschaltung des Eingangs des Integrators 1 beispielhaft gezeigt.
In 13a wird die umzusetzende analoge Spannung U_x durch einen Trennverstärker 101 und einen nachgeschalteten Widerstand 103 in den Strom I_x umgewandelt. Genauso wird der Referenzstrom I_ref aus der Referenzspannung U_ref
1 über den Widerstand 102 hergeleitet. Die restlichen Schaltungsteile – bis auf den Widerstand 104 – entsprechen den bereits erläuterten Schaltungsteilen und sind mit den gleichen Bezugszahlen bezeichnet. – Der Widerstand 104 zeigt zusätzlich, wie der Eingangsmessbereich des Analog/Digital-Umsetzers verschoben werden kann: Beträgt der Messbereich des Analog/.Digital-Umsetzers ohne den Widerstand 104 z. B. 0...10 Volt, so kann durch einen passenden Widerstand 104 und eine passende konstante Spannung U_{ref 2} der Messbereich z. B. auf ± 5 Volt verschoben werden. Dadurch besteht die Möglichkeit, mit einer Referenzspannung einer einzigen Polarität Eingangsspannungen beiderlei Vorzeichens zu wandeln.
In 13b ist demgegenüber eine Variante gezeigt, bei der je nach Vorzeichen der Messgröße U_x eine von beiden Referenzspannungen U_{ref 1} bzw. U_{ref 2} mit verschiedenen Vorzeichen benutzt werden. Die Ansteuerung entweder des Schalters 3 über die Leitung 14 oder des Schalters 100 über die Leitung 114 wird von einer Vorzeichenlogik gesteuert.
Die in 13e dargestellte Schaltung ähnelt der Schaltung aus 13a, nur wird hier die Verschiebung des Messbereiches durch einen Spannungsteiler aus den Widerständen 105 und 106 bewirkt, der den Bezugseingang 110 des Integrators 1 auf ein konstantes, aus der Referenzspannung U_ref hergeleitetes Potential legt.
In der Schaltung von 13d ist die umzusetzende Spannung U_x direkt mit dem Bezugseingang 110 des Integrators 1 verbunden. Der Widerstand 102 zur Referenzspannung U_{ref 1} ist wie üblich an den invertierenden Eingang 10 des Integrators 1 angeschlossen. Das andere Ende des Widerstandes 102 ist über den Schalter 3 an die erste Referenzspannung U_{ref 1} und über den Schalter 100 an die zweite Referenzspannung U_ref
2 angeschlossen. Die beiden Schalter 3 und 100 werden von den beiden Ausgängen des – nicht mit dargestellten – bistabilen Gliedes 4 über die Leitungen 14 und 114 so angesteuert, dass immer ein Schalter geöffnet ist und ein Schalter geschlossen ist. Wird U_{ref 2} = 0 gewählt, so arbeitet diese Schaltung genauso wie die bisher beschriebenen Schaltungen, wie man leicht nachrechnen kann. Wird demgegenüber U_{ref 2}= –U_{ref 1} gewählt, so kann der Messbereich für U_Y wieder auf beide Vorzeichen erweitert werden.
In der Schaltung gemäß 13e wird der aus der Messspannung U_x abgeleitete Strom I_x wie üblich dem invertierenden Eingang 10 des Integrators 1 zugeführt. Die Referenzspannungen U_{ref 1} und U_ref
2 werden jedoch über die Schalter 3 bzw. 100 abwechselnd mit dem Bezugseingang 110 des Integrators 1 verbunden und dadurch der Referenzstrom U_ref indirekt erzeugt. Wird U_{ref 2} = 0 gewählt, so arbeitet die Schaltung wieder wie üblich; wird U_ref
2 = –U_{ref 1} gewählt, so ist wieder die durchgehende Messung von positiven und negativen Werten von U_x möglich.

Claims

Analog/Digital-Umsetzer mit einem als Integrator beschalteten Verstärker (1), der den umzusetzenden analogen Strom I_x kontinuierlich integriert, mit einem dem Integrator nachgeschalteten Komparator (2), mit einem Zeitzähler (6), der ständig die Impulse eines Impulsgenerators (5) zählt, mit einem bistabilen Glied (4), das in der einen seiner beiden Lagen ("ein"-Zustand) über einen zugeordneten Schalter (3) dem Eingang des Integrators zusätzlich zum Strom I_x einen aus einer Referenz hergeleiteten Strom I_ref entgegengesetzter Polarität zuführt, wobei das Umschalten des bistabilen Gliedes vom "aus"-Zustand in den "ein"-Zustand durch den Zeitzähler gesteuert wird und durch geeignete Schaltmittel gegenüber einem festen Zeitraster von Einzelmessungen um eine von einem Rechenwerk berechnete Anzahl von Impulsen verschoben werden kann und das Umschalten vom "ein"-Zustand in den "aus"-Zustand durch das mit den Impulsen des Impulsgenerators synchronisierte Ausgangssignal des Komparators gesteuert wird, und wobei während der Zeit, in der das bistabile Glied sich in seinem "ein"-Zustand befindet, die Impulse des Impulsgenerators zum Ergebnis aufsummiert werden und ein Gesamtergebnis aus der Summe der in mehreren Einzelmessungen gezählten Impulse gewonnen wird, dadurch gekennzeichnet, dass zusätzliche Schaltmittel vorhanden sind, die auch den Umschaltzeitpunkt des bistabilen Gliedes (4) vom "ein"-Zustand in den "aus"-Zustand (Ausschaltzeitpunkt) zusätzlich zur Steuerung mit dem Ausgangssignal des Komparators um eine vom Rechenwerk (31) ermittelte Anzahl von Impulsen des Impulsgenerators (5) verschieben.
Analog/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, dass das Rechenwerk (31) die Verschiebung des Ausschaltzeitpunkts des bistabilen Gliedes (4) so steuert, dass der Gleichspannungsanteil am Integrationskondensator C unabhängig von der Messgröße I_x ist.
Analog/Digital-Umsetzer nach Anspruch 2, dadurch gekennzeichnet, dass der Gleichspannungsanteil am Integrationskondensator C Null ist.
Analog/Digital-Umsetzer nach einem der Ansprüch 1 bis 3, dadurch gekennzeichnet, dass das Rechenwerk (31) den stationären Spannungsverlauf am Integrator (1) in jeder Einzelmessung schätzt und daraus den Ausschaltzeitpunkt des bistabilen Glieds (4) so errechnet und steuert, dass bei einer Änderung von I_x der Wandler sofort stabilisiert wird und bei konstantem I_x der stationäre Spannungsverlauf unmittelbar und auch dann erreicht wird, wenn der Messstrom I_x betragsmäßig zwischen 0,5⋅I_ref und I_ref liegt.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 4, dadurch gekennzeichnet, dass das Rechenwerk (31) den Ausschaltzeitpunkt t₂' des bistabilen Gliedes (4) gemäß folgender Formel berechnet:
und t₀ der letzte Einschaltzeitpunkt des bistabilen Gliedes (4), t_–1 der Zeitpunkt des letzten positiven Komparatorschwellendurchganges, t₁ der Zeitpunkt des letzten negativen Komparatorschwellendurchganges und T der zeitliche Abstand aufeinanderfolgender Einschaltzeitpunkte des bistabilen Gliedes (4).
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 5, dadurch gekennzeichnet, dass die Schaltmittel so ausgestaltet sind, dass sie ein zusätzliches, kurzes Hin- und Herschalten des bistabilen Gliedes (4) erlauben, um dadurch den stationären Spannungsverlauf am Integrator (1) unmittelbar zu erreichen.
Analog/Digital-Umsetzer mit einem als Integrator beschalteten Verstärker (1), der den umzusetzenden analogen Strom I_x kontinuierlich integriert, mit einem dem Integrator nachgeschalteten Komparator (2), mit einem Zeitzähler (6), der ständig die Impulse eines Impulsgenerators (5) zählt, mit einem bistabilen Glied (4), das in der einen seiner beiden Lagen ("ein"-Zustand) über einen zugeordneten Schalter (3) dem Eingang des Integrators zusätzlich zum Strom I_x einen aus einer Referenz hergeleiteten Strom I_ref entgegengesetzter Polarität zuführt, wobei das Umschalten des bistabilen Gliedes vom "aus"-Zustand in den "ein"-Zustand durch den Zeitzähler gesteuert wird und durch geeignete Schaltmittel gegenüber einem festen Zeitraster von Einzelmessungen um eine von einem Rechenwerk berechnete Anzahl von Impulsen verschoben werden kann und das Umschalten vom "ein"-Zustand in den "aus"-Zustand durch das mit den Impulsen des Impulsgenerators synchronisierte Ausgangssignal des Komparators gesteuert wird, und wobei während der Zeit, in der das bistabile Glied sich in seinem "ein"-Zustand befindet, die Impulse des Impulsgenerators zum Ergebnis aufsummiert werden und ein Gesamtergebnis aus der Summe der in mehreren Einzelmessungen gezählten Impulse gewonnen wird, dadurch gekennzeichnet, dass das Rechenwerk (31) den stationären Spannungsverlauf am Integrator (1) in jeder Einzelmessung schätzt und daraus für jeden Umschaltzeitpunkt des bistabilen Gliedes (4) vom "aus"-Zustand in den "ein"-Zustand (Einschaltzeitpunkt) die Verschiebung so errechnet und steuert, dass bei einer Änderung von I_x der Wandler sofort stabilisiert wird und bei konstantem I_x der stationäre Spannungsverlauf unmittelbar und auch dann erreicht wird, wenn der Messstrom I_x betragsmäßig zwischen 0,5 I_ref und I_ref liegt.
Analog/Digital-Umsetzer nach Anspruch 7, dadurch gekennzeichnet, dass das Rechenwerk (31) die Verschiebung des Einschaltzeitpunktes des bistabilen Gliedes (4) so steuert, dass der Gleichspannungsanteil am Integrationskondensator C unabhängig von der Messgröße ist.
Analog/Digital-Umsetzer nach Anspruch 8, dadurch gekennzeichnet, dass der Gleichspannungsanteil am Integrationskondensator C Null ist.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 9, dadurch gekennzeichnet, dass die Timer marktüblicher Mikroprozessoren mit einer Output-Compare-/Input-Capture-Logik zur Realisierung verwendet werden.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 10, dadurch gekennzeichnet, dass das Rechenwerk (31) zur Ermittlung der Anzahl der Impulse des Impulsgenerators (5), um die die Umschaltzeitpunkte des bistabilen Gliedes (4) verschoben werden sollen, die Zeitpunkte zweier unmittelbar aufeinander folgender Komparatorschwellendurchgänge auswertet.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 10, dadurch gekennzeichnet, dass das Rechenwerk (31) zur Ermittlung der Anzahl der Impulse des Impulsgenerators (5), um die die Umschaltzeitpunkte des bistabilen Gliedes (4) verschoben werden sollen, die Zeitpunkte zweier aufeinanderfolgender Komparatorschwellendurchgänge gleicher Richtung auswertet.
Analog/Digital-Umsetzer nach einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, dass das Rechenwerk (31) einen gewichteten Mittelwert aus mehreren Paaren unmittelbar aufeinanderfolgender Komparatorschwellendurchgänge bzw. aufeinanderfolgender Komparatorschwellendurchgänge gleicher Richtung bildet und zur Ermittlung der Anzahl der Impulse des Impulsgenerators (5), um die die Umschaltzeitpunkte des bistabilen Gliedes (4) verschoben werden sollen, heranzieht.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 10, dadurch gekennzeichnet, dass das Rechenwerk (31) zur Ermittlung der Anzahl der Impulse des Impulsgenerators (5), um die die Umschaltzeitpunkte des bistabilen Gliedes (4) verschoben werden sollen, das Ergebnis eines zweiten Analog/Digital-Umsetzers geringerer Genauigkeit heranzieht.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 10, dadurch gekennzeichnet, dass das Rechenwerk (31) zur Ermittlung der Anzahl der Impulse des Impulsgenerators (5), um die die Umschaltzeitpunkte des bistabilen Gliedes (4) verschoben werden sollen, das Ergebnis der vorigen Einzelmessung heranzieht.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 15, dadurch gekennzeichnet, dass die Komparatorschwelle fest ist.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 15, dadurch gekennzeichnet, dass die Komparatorschwelle periodisch veränderlich ist.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 17, dadurch gekennzeichnet, dass die Zähl-Ergebnisse der Einzelmessungen unter Berücksichtigung der jeweiligen Verschiebungen der Ein- und Ausschaltzeitpunkte des bistabilen Gliedes (4) aufsummiert oder an eine gleitende Summenbildung weitergegeben werden, um ein Gesamtergebnis höherer Auflösung und bei gleitender Summenbildung auch mit höherer Abtastrate zu erhalten.
Analog/Digital-Umsetzer nach einem der Ansprüch 1 – 18, dadurch gekennzeichnet, dass zum Start der Umsetzung durch komparatorpegelabhängiges Ein- bzw. Ausschalten des bistabilen Gliedes (4) die Integratorspannung und damit das Signal des Komparators (2) zu einem Nulldurchgang gebracht wird und dann durch abwechselndes Ein- und Ausschalten des bistabilen Gliedes (4) näherungsweise bei Null gehalten wird, um aus dem Verhältnis der Einschaltzeit des bistabilen Gliedes (4) zur Gesamtzeit dieser Prozedur einen Schätzwert für das Ergebnis einer Einzelmessung zu erhalten, um dann mit Kenntnis der letzten Umschaltzeitpunkte und dem Zeitpunkt der letzten Änderungen des Komparatorsignals mindestens einen der Ein- oder Ausschaltzeitpunkte des bistabilen Gliedes so zu wählen, dass synchron zu dem festen Zeitraster der Einzelmessungen die Integratorspannung unmittelbar in den stationären Verlauf übergeht.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 19, dadurch gekennzeichnet, dass für sehr schnelle Änderungen von I_x die Periodendauer der Einzelmessungen verringert werden kann.
Analog/Digital-Umsetzer nach Anspruch 20, dadurch gekennzeichnet, dass die Zähl-Ergebnisse der Einzelmessungen unter Berücksichtigung der jeweiligen Verschiebungen der Ein- und Ausschaltzeitpunkte des bistabilen Gliedes (4) und der jeweiligen Zeitdauer der Einzelmessung aufsummiert oder an eine gleitende Summenbildung weitergegeben werden.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 21, dadurch gekennzeichnet, dass der Strom I_xund/oder der Strom I_ref durch Netzwerke aus einer umzusetzenden Spannung U_x bzw. einer Referenzspannung U_ref hergeleitet werden.
Analog/Digital-Umsetzer nach Anspruch 22, dadurch gekennzeichnet, dass der Eingang (10) des Integrators (1) über ein Netzwerk an die Referenzspannung U_ref angeschlossen ist und dass der Bezugseingang (110) des Integrators (1) mit der umzusetzenden Spannung U_x verbunden ist.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 21, dadurch gekennzeichnet, dass am Eingang (10) des Integrators (1) ein Netzwerk angeschlossen ist, mit der ein zusätzlicher konstanter Strom addiert werden kann , sodass Ströme beider Polaritäten gemessen werden können.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 – 21, dadurch gekennzeichnet, das am Eingang (10) des Integrators (1) ein Netzwerk angeschlossen ist und an den Bezugseingang (110) über ein Netzwerk eine konstante Spannung angelegt wird, sodass Spannungen beider Polaritäten gemessen werden können.