DE3921976C1

DE3921976C1 -

Info

Publication number: DE3921976C1
Application number: DE3921976A
Authority: DE
Inventors: Joachim Dr. Scheerer; Hartmut Dr. 6500 Mainz De Gruetzediek
Original assignee: Individual
Current assignee: Land Rheinland-Pfalz vertreten Durch Den Minister
Priority date: 1989-07-04
Filing date: 1989-07-04
Publication date: 1990-12-13
Anticipated expiration: 2009-07-05
Also published as: US5066955A

Description

Die Erfindung betrifft einen Analog-Digital-Wandler gemäß dem Oberbegriff des Patentanspruchs 1 bzw. 13 bzw. 14.

Zusammengefaßt liefert die Erfindung einen integrierenden Analog-Digital- Wandler nach einem Mehrfach-Rampen-Verfahren mit einer Ladungsspeicher- bzw. Ladungssummierschaltung, die ein Eingangssignal kontinuierlich integriert und mit Hilfe eines Komparators, einer Logikschaltung und Referenzströmen bzw. Referenzspannungen in periodisch wiederkehrenden Zeitabständen abintegriert, bei dem konvergenzbeschleunigende Signale für einen stark vergrößerten Konvergenzbereich und für schnellere Konvergenz sorgen.

Es ist bekannt, Mehrfach-Rampen-Verfahren zur Analog-Digital-Wandlung einzusetzen (deutsche Patentanmeldung 21 14 141, 28 20 601). Diese Verfahren zeigen jedoch bei all ihren Vorteilen bezüglich hoher Linearität und hoher Störungsunterdrückung, da das Eingangssignal nicht weggeschaltet werden muß, einfacher Netzsynchronisierung wegen konstanter Wandlungszeiten und einem trotz ihrer hohen Genauigkeit sehr einfachen und mit den Mitteln der Halbleitertechnik leicht integrierbaren Aufbau, eine mit zunehmendem Eingangssignal sich stark verschlechternde Konvergenz, s. Fig. 1. Deshalb sind die Verfahren nach den deutschen Patentschriften 21 14 141 und 28 20 601 im Normalfall nur bis zu einem Verhältnis von Eingangssignal zu Referenzsignal von etwa 0,3 sinnvoll. Aber selbst bei diesen kleinen Verhältnissen kann das durch das relativ schwache Konvergenzverhalten hervorgerufene Einschwingen des Analog-Digital-Wandlers bei schnellen Meßvorgängen störend sein. Diese Verfahren divergieren vollends, wenn das genannte Verhältnis größer als 0,5 wird. Das bedeutet, daß die Auflösung um den Faktor zwei bis drei niedriger angesetzt werden muß als es von den analogen und den digitalen Bauelementen her eigentlich möglich wäre.

Aufgabe der Erfindung ist es, ein Analog-Digital-Wandlungsverfahren anzugeben, bei dem die Vorteile der obengenannten Verfahren erhalten bleiben und gleichzeitig deren Nachteile, das ungünstige Einschwingverhalten und die eingeschränkte Auflösung beseitigt werden, und dies ohne den Aufbau unnötig zu komplizieren, d. h. die Realisierung weitestgehend in Halbleitertechnik integrierfähig zu erhalten.

Die Aufgabe wird gemäß der Erfindung mittels Analog-Digital- Wandlern gelöst, wie sie alternativ in den Ansprüchen 1, 13 und 14 angegeben sind.

Vorteilhafte Ausführungsformen der Erfindung sind in den Ansprüchen 2 bis 12 und 15 bis 29 angegeben.

Zur Erläuterung der Erfindung werden im folgenden Ausführungsformen der Erfindung beschrieben, wobei auf die beigefügten Zeichnungen bezug genommen wird.

In den Zeichnungen zeigt

Fig. 1 einen A-D-Wandler gemäß dem Stand der Technik, wobei

Fig. 1a ein Blockschaltbild darstellt und die Fig. 1b und 1c Zeitdiagramme für bestimmte i_r1 und i_r2 angeben, und zwar

Fig. 1b für i_r1 = -1 und i_r2 = 0, sowie

Fig. 1c für i_r1 = -1 und i_r2 = 1,

Fig. 2 einen A-D-Wandler gemäß der Erfindung, wobei

Fig. 2a ein Blockschaltbild darstellt und die Fig. 2b und 2c Zeitdiagramme für bestimmte i_r1 und i_r2 angegeben, und zwar

Fig. 2b für i_r1 = -1 und i_r2 = 0, sowie

Fig. 2c für i_r1 = -1 und i_r2 = 1,

Fig. 3 ein Blockschaltbild der Logikschaltung 4 ist,

Fig. 4 den Aufbau der Quelle 12 für i_ca zeigt, und zwar in

Fig. 4a für den Fall (A), in

Fig. 4b für die Fälle (G), (H), gstrichelt für (K) und in

Fig. 4c für die Fälle (I) und (J),

Fig. 5 ein Ausführungsbeispiel für den Fall (K), wobei

Fig. 5a ein Blockschaltbild der Logikschaltung 4′ und

Fig. 5b Zeitdiagramme für i_e = 0,75 und für i_e = -0,75 zeigt,

Fig. 6 das Blockschaltbild eines A-D-Wandlers mit Überlagerung von i_ca zu U_a,

Fig. 7 i_ca = (k+i_e)²/(2(1+k)) - (1+k)²t/2, wobei

Fig. 7a ein Blockschaltbild für eine i_ca-Quelle und

Fig. 7b Zeitdiagramme für U_a und i_ca bei i_e = 0,75 und k = 0 darstellen,

Fig. 8 i_ca = (k+i_e)t - (1+k)t², wobei

Fig. 8a ein Blockschaltbild für eine i_ca-Quelle und

Fig. 8b Zeitdiagramme für U_a und i_ca bei i_e = 0,75 und k = 0 darstellen,

Fig. 9 i_ca = (k+i_e)²/(1+k) - (i_e+k)t, wobei

Fig. 9a ein Blockschaltbild für eine i_ca-Quelle und

Fig. 9b Zeitdiagramme für U_a und i_ca bei i_e = 0,75 und k = 0 darstellen,

Fig. 10 Erzeugungsmöglichkeiten für die Integrationskonstante C_int, und dabei

Fig. 10a durch analoge Rechenglieder,

Fig. 10b durch Zusatzaufintegration sowie

Fig. 10c aus i_e, U_a und k.

Bei dem Analog-Digital-Wandlungsverfahren der Erfindung gemäß Anspruch 1 bzw. Anspruch 13 bzw. Anspruch 14 wird das Eingangssignal i_e (Strom oder auch Spannung) kontinuierlich in einer Ladungsspeicher- bzw. Ladungssummierschaltung 1 (Fig. 2) aufintegriert, wobei es sich hier und im folgenden unter "Ladungsspeicher- bzw. Ladungssummierschaltung" im einfachsten Falle um einen analogen Integrator, d. h. eine einfach integrierende und invertierende oder nicht invertierende Stufe, oder auch um eine Schaltung, bei der nach einer ersten Integrierstufe noch weitere PID-Glieder folgen können, handeln kann. Der Ladungsspeicher- bzw. Ladungssummierschaltung 1 nachgeschaltet ist ein Komparator 2 mit Schwellwertspannung U_s, dessen Ausgangssignal 3 der Logikschaltung 4, Fig. 3, zugeführt wird.

Die Logikschaltung 4 schaltet in periodisch wiederkehrenden und durch den Oszillator 16, den Zeitbasiszähler 15 und die bistabile Stufe 18 festgelegten Zeitpunkten, der Zeitraum zwischen zwei solchen Zeitpunkten sei im folgenden Untermessung genannt, über den Analogschalter 10 den 1. Referenzstrom/spannung i_r1 (20) zum zusätzlichen Integrieren auf die Ladungsspeicher- bzw. Ladungssummierschaltung zu und den zuvor aufintegrierten 2. Referenzstrom/spannung i_r2 (21) mit Hilfe des Analogschalters 11 ab.

Der darauf folgende Durchgang der Ausgangsspannung U_a der Ladungsspeicher- bzw. Ladungssummierschaltung 1 durch den Schwellwert des Komparators 2 wird mit Hilfe der Logikschaltung 4 in einer bistabilen Stufe 19 gespeichert, Fig. 3, und löst bei der n-ten, n = 1, 2, 3, . . ., in Fig. 3 für n = 1 dargestellt, darauf folgenden Taktflanke des Oszillators 16 über die bistabile Stufe 18 das Abschalten des 1. Referenzstroms/spannung i_r1 (20) und über den Analogschalter 11 das Zuschalten des 2. Referenzstroms/spannung i_r2 (21) aus. Der 2. Referenzstrom/spannung i_r2 (21) wird nun bis zum Ende der Untermessung zusätzlich zum kontinuierlich anliegenden Eingangssignal i_e in der Ladungsspeicher- bzw. Ladungssummierschaltung 1 aufintegriert.

Während der Zeit, in der der 1. Referenzstrom/spannung i_r1 (20) in der Ladungsspeicher- bzw. Ladungssummierschaltung 1 zusätzlich aufintegriert wird, öffnet die bistabile Stufe 18 das Tor 17. Dadurch wird die Zeit t_n, n = 1, 2, 3, . . ., durch Zählen der Impulse des Oszillators 16 im Ergebniszähler 14 digital ermittelt und als Maß für den gesuchten Digitalwert zur weiteren Verarbeitung an die Meßwertverarbeitung 9 - z. B. einen Rechner, einen Mikroprozessor oder eine Anzeige - weitergegeben. Eine gleichwertige Aussage ergäbe das Öffnen des Tores 17 während der komplementären Zeit, während der der 1. Referenzstrom/spannung i_r1 (20) nicht zusätzlich aufintegriert wird.

Gleichzeitig während dieser innerhalb einer Untermessung ablaufenden Vorgänge werden, von der Logikschaltung 4 gesteuert, in der Quelle für konvergenzbeschleunigende Signale 12 sogenannte konvergenzbeschleunigende Signale i_ca erzeugt und in der Ladungsspeicher- bzw. Ladungssummierschaltung 1 zusätzlich mit aufintegriert. Die konvergenzbeschleunigenden Signale i_ca sind Signale, deren Taylor-Entwicklung nach der Zeit im Zeitintervall einer Untermessung von erster oder höherer Ordnung sind. In einer ersten Ausführungsform sei die Quelle für konvergenzbeschleunigende Signale 12 ein Sägezahngenerator, der innerhalb jeder Untermessung während der Zeit, in der der 1. Referenzstrom/spannung i_r1 über den Analogschalter 10 zugeschaltet ist, eine Rampe proportional ("proportional" ist in den folgenden Gleichungen dargestellt durch ^∼) zu -(1+k)t

i_ca ^∼ -(1+k)t (A)

erzeugt. Hierbei und im folgenden ist t die relativ zur Untermessungsdauer gemessene Zeit, d. h. t = 0 bei Untermessungsbeginn und t = 1 bei Untermessungsende. Der Übersichtlichkeit halber wird in den Diagrammen ohne Beschränkung der Allgemeingültigkeit davon ausgegangen, daß Integratoren und Ladungsspeicher- bzw. Ladungssummierschaltungen von nicht invertierender Art sind. Bei invertierenden Schaltungen sind die Ausgangssignale entsprechend invertiert darzustellen und weiterzuverarbeiten. Ferner sind alle Eingangssignale und konvergenzbeschleunigenden Signale auf den 1. Referenzstrom/spannung (20) normiert. i_e = 1 bedeutet also, daß das Eingangssignal gleich dem invertierten 1. Referenzstrom/spannung i_r1 (20) ist. k ist wie folgt durch das Verhältnis der Referenzen definiert:

k = -i_r2/i_r1 (B)

Ist die genannte Proportionalität (A) gleich eins, so zeigt eine kurze Rechnung, daß für differentiell kleine Sprünge des Eingangssignals das t_n der folgenden Untermessung sofort exakt den neuen Endwert annimmt. Das Verfahren zeigt für den Fall, daß i_r1 < i_r2

Konvergenz für alle i_e: -k < i_e < 1 (C)

Hierbei und im folgenden wird i_e als Größe relativ zu -i_r1 verstanden, d. h. i_e = 1 wenn das Eingangssignal gleich dem invertierten 1. Referenzstrom/spannung i_r1 (20) ist.

Da der Anteil der konvergenzbeschleunigenden Signale zum Integral in der Ladungsspeicher- bzw. Ladungssummierschaltung 1 bekannt ist, läßt er sich rechnerisch in der Meßwertverarbeitung 9 berücksichtigen. Eine weitere Ausgestaltung der Erfindung gemäß Fig. 4a besteht darin, daß der Mittelwert der konvergenzbeschleunigenden Signale gleich Null ist. Dies läßt sich u. a. dadurch erreichen, daß dem Rampen- oder Sägezahngenerator 30 eine spannungsgesteuerte Stromquelle mit Entladeschaltung 33 nachgeschaltet ist und die konvergenzbeschleunigenden Signale über eine Kapazität 34 in die Ladungsspeicher- bzw. Ladungssummierschaltung 1 eingespeist werden. Dazu steuert man den obigen Sägezahngenerator mit Hilfe der Logikschaltung 4 beispielsweise so, daß die oben beschriebene Rampe proportional zu -(1+k)t (A) entweder mit Erreichen der Komparatorschwelle oder zu einem festen Zeitpunkt kurz vor Untermessungsende abgebrochen und die zweite Sägezahnflanke zur Rückkehr der konvergenzbeschleunigenden Signale zu Null eingeleitet wird. Ferner steuert man die spannungsgesteuerte Stromquelle 33 mit Hilfe der Logikschaltung 4 beispielsweise so, daß während der zweiten Sägezahnflanke zur Rückkehr zu Null die Kapazität 34 über einen entgegengesetzten Strom oder einen gegen Erde geschalteten Widerstand bzw. eine Strombegrenzerdiode entladen wird. In Fig. 2b, die die Zeitdiagramme für das folgende Ausführungsbeispiel (F) bzw. (G) darstellt, ist im Diagramm für i_ca das Entladeverhalten über Strombegrenzerdioden gezeigt. Für den hier beschriebenen Fall mit Mittelwert Null bei den konvergenzbeschleunigenden Signalen ergibt sich für den eingeschwungenen (konvergierten) Zustand des Wandlers für t_konv aus dem Ansatz, daß der Mittelwert aller in die Ladungsspeicher- bzw. Ladungssummierschaltung 1 eingespeisten Ladungen Null ist, der Wert:

t_konv = (k+i_e)/(1+k) (D)

und daraus der für das Eingangssignal gesuchte Digitalwert

i_e = t_konv(1+k) - k (E)

In einer weiteren Ausführungsform der Erfindung ist die Quelle für konvergenzbeschleunigende Signale 12 so gestaltet, daß die konvergenzbeschleunigenden Signale i_ca 13 aus Termen bestehen, die

proportional zur Rampe -2(1+k)t sowie proportional zu i_e und zu k sind (F)

Eine solche Quelle für konvergenzbeschleunigende Signale 12 läßt sich beispielsweise aus einem Rampen- oder Sägezahngenerator 30 wie für (A), einem gewichtenden analogen Summierglied 31 zur Addition dieser Rampe, von i_e und dem konstanten Wert k und anschließender spannungsgesteuerter Stromquelle 33 mit Entladeschaltung realisieren, Fig. 4b, Zeitdiagramm Fig. 2b.

Sind alle Proportionalitätsfaktoren in (F) für den Zeitraum, in dem i_r1 zugeschaltet ist, gleich 1, d. h. konvergenzbeschleunigenden Signale i_ca 13:

i_ca = i_e + k - 2(1+k)t (G)

so gilt auch hier, daß für differentiell kleine Sprünge des Eingangssignals das t_n der folgenden Untermessung sofort exakt den neuen Endwert annimmt. Auch dieses Verfahren zeigt Konvergenz entsprechend (C).

Als weiteres allgemeines Ausführungsbeispiel, von dem das eben besprochene (G) als Spezialfall für n = 1 angesehen werden kann, sei jetzt der Fall betrachtet, daß die konvergenzbeschleunigenden Signale aus der Quelle für konvergenzbeschleunigende Signale 12 ein Polynom n-ten Grades, n = 1, 2, 3, . . ., in t mit dem Vorzeichen bei t_konv von gleicher Polarität wie i_r1 und dessen Integral nach der Zeit mit den Integrationsgrenzen von 0 bis t eine Nullstelle bei oder nahe bei t_konv hat. Die Erzeugung eines solchen Polynoms wird für den Fall eines negativen i_r1 am Beispiel konvergenzbeschleunigender Signale i_ca 13 proportional zu:

i_ca ^∼ (t_konv-t(n+1)/n)t^n-1, bzw. proportional zu (H1)

i_ca ^∼ ((k+i_e)/(1+k)-t(n+1)/n)t^n-1 (H2)

gezeigt. Zunächst läßt sich vom konvergenzbeschleunigenden Signal wie bei (G) ausgehen, wobei lediglich beim dort erwähnten analogen Summierglied die Rampe mit einer anderen Gewichtung, nämlich allgemein (n+1)/n, anstatt der 2 für n = 1 wie bei (G), eingeht. Das Ausgangssignal dieses Summiergliedes wird dann noch im (n-1)-fachen Integrator 32 mit Entladeschaltung (n-1)-fach analog integriert, Fig. 4b.

Ein weiteres Ausführungsbeispiel, die Quelle für konvergenzbeschleunigende Signale 12 gemäß Fig. 4c, benutzt konvergenzbeschleunigende Signale i_ca 13, die für die Zeit von t = 0 bis zum Erreichen der Komparatorschwelle oder bis zu einem anderen festgelegten Zeitpunkt vor Untermessungsende proportional sind zu -i_e-k:

i_ca ^∼ -i_e-k (I)

Sind alle Proportionalitätsfaktoren in (I) für den Zeitraum, in dem i_r1 zugeschaltet ist, gleich 1, d. h. konvergenzbeschleunigende Signale i_ca 13:

i_ca = -i_e - k (J)

so gilt hier sogar, daß nicht nur für differentiell kleine Sprünge des Eingangssignals, sondern daß hier selbst für beliebig große Sprünge des Eingangssignals das t_n der folgenden Untermessung sofort exakt den neuen Endwert annimmt, und dies sogar im ganzen Konvergenzbereich (C).

Die bisher angeführten Ausführungsbeispiele konvergieren nicht nur bei den formulierten idealen Proportionalitätsfaktoren, sondern auch noch bei realativ starken Abweichungen davon. Das bringt den Vorteil mit sich, zum Aufbau der Quelle für konvergenzbeschleunigende Signale 12 bei den üblichen Anwendungen keine Präzisionsbauelemente zu benötigen. Für die meisten Fälle genügt hierfür sogar eine monolithisch fast vollintegrierbare Standardlösung. So ist auch anstelle des Rampen- oder Sägezahngenerators 30 die Auf- oder Entladekurve eines RC-Gliedes meistens ausreichend. Als Beispiel für das Konvergenzverhalten wird nun das Ausführungsbeispiel nach Gleichung (J) für eine einzige Referenz, d. h. k = 0, betrachtet. Ist der dort eingeführte Proportionalitätsfaktor p nicht 1, wie er zum Erreichen der sofortigen Konvergenz gewählt worden war, d. h.:

i_ca = p(-i_e - k) (J1)

so ergibt eine kurze Rechnung für die wie folgt definierten Abweichungen s_n der t_n von t_konv

s_n = t_n - t_konv, n = 1, 2, 3, . . . (J2)

den Zusammenhang

s_n+1 = s_n(p-1)i_e/(1+(p-1)i_e) (J3)

Hieraus ist ersichtlich, daß diese Ausführungsform des Wandlungsverfahrens für alle

p < 0,5 und 0 < = i_e < 1 (J3)

konvergiert (< = steht für kleiner gleich). Für 0,5 < p < 1 alternieren die Abweichungen in ihren Vorzeichen, für p < 1 behalten sie das Vorzeichen der Anfangsabweichung bei. Sie streben in beiden Fällen mit wachsendem n gegen den Grenzwert 0.

Von einem weiteren Ausführungsbeispiel (K) mit zwei Referenzströmen/spannungen i_r1 und i_r2 von entgegengesetzter Polarität und mit der gemäß Fig. 5 geänderten Logikschaltung 4′ werden im folgenden die Unterschiede zu den bisher beschriebenen Ausführungsformen beschrieben. Das Verfahren speichert die Stellung des Komparators 2 zu Untermessungsbeginn in der bistabilen Stufe 25 und bestimmt daraus mit Hilfe der Gatter 7′ und 8′ denjenigen der beiden Referenzströme/spannungen i_r1 oder i_r2, dessen Polarität entgegengesetzt zu der des Eingangssignals i_e ist, und schaltet über den zugehörigen Analogschalter 10 oder 11 diesen Referenzstrom/spannung zum zusätzlichen Integrieren auf die Ladungsspeicher- bzw. Ladungssummierschaltung zu.

Der darauf folgende Durchgang der Ausgangsspannung U_a der Ladungsspeicher- bzw. Ladungssummierschaltung 1 durch den Schwellwert des Komparators 2 wird mit Hilfe des Exclusiv- NOR-Gatters 24 und der bistabilen Stufe 25 in der bistabilen Stufe 19 gespeichert, Fig. 5, und löst bei der n-ten, n = 1, 2, 3, . . ., in Fig. 5 ist n = 1, darauf folgenden Taktflanke des Oszillators 16 über die bistabile Stufe 18 das Abschalten des augenblicklich zugeschalteten Referenzstroms/spannung aus. Der andere Referenzstrom/spannung wird anders als bei den bisher besprochenen Ausführungsformen nicht noch bis zum Ende der Untermessung zusätzlich zum kontinuierlich anliegenden Eingangsignal i_e in der Ladungsspeicher- bzw. Ladungssummierschaltung 1 aufintegriert.

Als konvergenzbeschleunigendes Signal läßt sich hierbei eines der bereits mit den Gleichungen (A), (F), (G), (H2), (I) und (J) beschriebenen Signale für k = 0 benutzen, wobei die in den Signalen (A), (F), (G) und (H2) vorkommenden Rampen, d. h. Signalanteile proportional zu t, ein Vorzeichen der Steigung haben, das entgegengesetzt zu der Polarität des Eingangssignals ist. Dies läßt sich leicht erreichen, indem man zur Erzeugung der Rampe im Rampen- oder Sägezahngenerator 30 nicht irgendein konstantes Signal aufintegriert, sondern die jeweils zum Abintegrieren benutzte Referenz, wie es in Fig. 4b gestrichelt dargestellt ist.

Wechselt hier die Polarität von i_e während einer Reihe von Untermessungen, deren Einzelergebnisse t_i zu einem Gesamtergebnis zusammengefaßt werden sollen, so wird dazu die Polarität der Einzelergebnisse über den Stand der bistabilen Stufe 25 der Meßwertverarbeitung 9 übermittelt. Es werden dann die Polarität berücksichtigt und die Einzelergebnisse entsprechend (K1) und (K2) unterschiedlich gewichtet oder i_r1 und i_r2 betragsmäßig gleich gewählt.

Auch bei den Ausführungsbeispielen mit den konvergenzbeschleunigenden Signalen nach (F), (G), (H1) und (H2) gilt das bereits zu den konvergenzbeschleunigenden Signalen (A) gesagte: Da der Anteil der konvergenzbeschleunigenden Signale zum Integral in der Ladungsspeicher- bzw. Ladungssummierschaltung 1 bekannt ist, läßt er sich rechnerisch in der Meßwertverarbeitung 9 berücksichtigen. Bei diesen und auch bei den Ausführungsbeispielen mit den konvergenzbeschleunigenden Signalen nach (I) und (J) läßt sich durch eine weitere Ausgestaltung der Erfindung erreichen, daß der Mittelwert der konvergenzbeschleunigenden Signale gleich Null ist.Das läßt sich u. a. dadurch erzielen, daß die konvergenzbeschleunigenden Signale über eine Kapazität 34 in die Ladungsspeicher- bzw. Ladungssummierschaltung 1 eingespeist werden. Dazu steuert man die spannungsgesteuerte Stromquelle 33 mit Hilfe der Logikschaltung 4 beispielsweise so, daß die mit den hier genannten Gleichungen beschriebenen Terme entweder mit Erreichen der Komparatorschwelle oder zu einem anderen Zeitpunkt kurz vor Untermessungsende abgeschaltet und die Kapazität 34 über einen entgegengesetzten Strom oder einen gegen Erde geschalteten Widerstand bzw. eine Strombegrenzerdiode entladen wird. Es lassen sich auch Lösungen konstruieren, bei denen abwechselnd zu der spannungsgesteuerten Stromquelle 33 und der Kapazität 34, die man dann bei allen geradzahligen Untermessungen einsetzt, eine weitere spannungsgesteuerte Stromquelle 33′ mit einer weiteren Kapazität 34′ bei allen ungeradzaligen Untermessungen benutzt wird. Desgleichen kann man Ausführungsbeispiele konstruieren, die zwar mit einer spannungsgesteuerten Stromquelle 33 mit Entladeschaltung arbeiten, wobei letztere aber den Strom abwechselnd in eine von zwei umschaltbaren Kapazitäten 34 und 34′ einspeist, während die andere parallel dazu langsam entladen wird.

Auch für die ab (F) beschriebenen Fälle ergeben sich für das Wandlungsergebnis im eingeschwungenen Zustand des Wandlers in den Fällen (F) bis (H2) die Gleichungen (D) und (E). In den Fällen (I) und (J) und für das Ausführungsbeispiel (K) folgt entsprechend Gleichung (D) bei positivem i_e für k = 0 und i_r1 < 0:

t_konv = i_e (K1)

(siehe Erklärung für i_e und t nach Gleichung (A)), und bei negativem i_e entsprechend:

t_konv = -i_e/i_r2 (K2)

Die bisher besprochenen Ausführungsformen der Erfindung zeichnen sich dadurch aus, daß die konvergenzbeschleunigenden Signale i_ca dem Eingangssignal oder einem anderen Eingang der Ladungsspeicher- bzw. Ladungssummierschaltung 1 überlagert sind. Im folgenden (Fig. 6) werden einige Ausführungsbeispiele betrachtet, bei denen alle oder ein Teil der Terme der konvergenzbeschleunigenden Signale nicht dem Eingangssignal oder einem anderen Eingang der Ladungsspeicher- bzw. Ladungssummierschaltung 1 überlagert sind, sondern bei denen statt dessen diese Terme als Integral, wenn die Ladungsspeicher- bzw. Ladungssummierschaltung 1 ein Integrator ist, ansonsten als Transformation entsprechend der durch die Ladungsspeicher- bzw. Ladungssummierschaltung 1 dargestellten Transformation der Terme der bisher geschilderten Art gewonnen werden. Diese neuen Terme werden dann über ein analoges Summierglied 40 zusammen mit dem Ausgangssignal der Ladungsspeicher- bzw. Ladungssummierschaltung 1 dem Eingang des Komparators 2 zugeführt. Statt eines Summiergliedes lassen sich auch ein zweiter Komparatoreingang mit summierender Eigenschaft oder ein zweiter invertierender Komparatoreingang mit den entsprechend invertierten konvergenzbeschleunigenden Signalen benutzen. Die nach der Integration bzw. Transformation der bisherigen Terme der konvergenzbeschleunigenden Signale zunächst noch freien Integrations- bzw. Transformationskonstanten, im folgenden einfach "Integrationskonstante" genannt, werden sinnvollerweise so gewählt, daß das Ansprechen des Komparators 2 möglichst dan geschieht, wenn das Ausgangssignal U_a der Ladungsspeicher- bzw. Ladungssummierschaltung 1 nahe Null liegt. Wählt man für die Integrationskonstante andere Werte, so wird dadurch das Verfahren prinzipiell nicht geändert. Es kommt jedoch möglicherweise ein ungünstigerer Aussteuerungsbereich der Ladungsspeicher- bzw. Ladungssummierschaltung 1 zustande. Im Blockschaltbild Fig. 6 ist eine Schaltungsmöglichkeit des eben Besprochenen angegeben. Auch hier wird der Übersichtlichkeit halber und ohne Einschränkung der Allgemeinheit davon ausgegangen, daß Integratoren und Ladungsspeicher- bzw. Ladungssummierschaltung von nicht invertierender Art sind. Sollte die Ladungsspeicher- bzw. Ladungssummierschaltung 1 von invertierender Art sein, so sind die hier betrachteten konvergenzbeschleunigenden Signale ebenfalls zu invertieren.

In Fig. 7 zusammen mit Fig. 6 und Fig. 10 ist ein bevorzugtes Ausführungsbeispiel mit den konvergenzbeschleunigenden Signalen i_ca

i_ca ^∼ (k+i_e)²/(2(1+k)) - (1+k)t²/2 (L)

dargestellt. Sie werden hier gewonnen, indem die weiter unten beschriebene Integrationskonstante

C_int = (k+i_e)²/(2(1+k)) (L1)

zu Untermessungsbeginn als Startwert für die Integrierstufe mit Setzeingang 45 verwendet wird. Von dieser Integrierstufe wird anschließend die ebenfalls zu Untermessungsbeginn startende Rampe des Rampen- oder Sägezahngenerators 30 integriert. Die in diesem Ausführungsbeispiel benutzten konvergenzbeschleunigenden Signale entsprechen den ingegrierten von Ausführungsbeispiel (A) mit Ergänzung durch die Integrationskonstanten C_int.

In Fig. 10 sind drei Beispiele für die Erzeugung der hier und im später folgenden Ausführungsbeispiel (N) eingesetzten Integrationskonstanten C_int angegeben. In Fig. 10a ist dazu eine einfache Rechenschaltung aus einer gewichtenden analogen Summier- und Differenzstufe 42 sowie einem analogen Quadrier- bzw. Multiplizierglied 43 dargestellt. Im zweiten Beispiel Fig. 10b werden die Signale i_e und i_r2 bzw. k nach ihrer Summation in der gewichtenden analogen Summier- und Differenzstufe 42 für die Dauer von t_n-1 in der Integrierstufe mit Rücksetzeingang 47 aufintegriert. Das so gewonnene, (L1) entsprechende Ergebnis steht dann vor Beginn von t_m zum Setzen des Startwertes der Integrierstufe mit Setzeingang 45 in Fig. 7 und Fig. 9 zur Verfügung. Im dritten Beispiel Fig. 10c wird die Tatsache ausgenutzt, daß für den konvergierten Fall und unter der Voraussetzung, für die Ladungsspeicher- bzw. Ladungssummierschaltung 1 einen nicht invertierenden Integrator zu verwenden, für den Maximalwert U_a,max von U_a die Beziehung

U_a,max = (1-i_e)(k+i_e)/(1+k) (L2)

gilt. Hieraus folgt

C_int = (-U_a + i_e + k)/2 (L3)

Subtrahiert man die Hälfte dieser Größe von der mit 1/2 gewichteten Summe von i_e und k in der gewichtenden analogen Summier- und Differenzstufe 42, so erhält man C_int für dieses, bzw. bei insgesamt um den Faktor 2 höheren Gewichtung das C_int für das später folgende Ausführungsbeispiel (N). Die hier betrachteten Integrationskonstanten C_int sind nur als vorteilhaftes Beispiel für viele mögliche Ausführungsformen anzusehen. In Fällen, wo es nicht auf so ideale Konvergenz ankommt, lassen sich auch einfachere Integrationskonstanten wählen, beispielsweise solche, die nur proportinal zum Eingangssignal i_e sind.

Das jetzt folgende Ausführungsbeispiel wird von Fig. 8 zusammen mit Fig. 6 dargestellt. Für i_ca ergibt sich hier:

i_ca ^∼ (k+i_e)t - (1+k)t² (M)

mit der Integrationskonstanten C_int:

C_int = 0 (M1)

Nach Fig. 8a läßt sich i_ca erzeugen, indem i_e und i_r2 bzw. k im gewichtenden analogen Summierglied 31 addiert, anschließend zusammen mit der bei Untermessungsbeginn startenden Rampe aus dem Rampen- oder Sägezahngenerator 30 in der gewichtenden analogen Summier- und Differenzstufe 42 zusammengeführt und schließlich in der Integrierstufe mit Rücksetzeingang 47 ebenfalls ab Untermessungsbeginn integriert werden. Diese Ausführungsform stellt die Analogie zur integrierten Form der konvergenzbeschleunigenden Signale der Ausführungsbeispiele (F) und (G) dar.

Der zu (M) allgemeinere, die Analogie zu (H1) bzw. (H2) bildende Fall ist in der Gleichung

i_ca ^∼ ((k+i_e)/(n(1+k)) - t/n)tⁿ, n = 1, 2, 3, . . . (M2)

wiedergegeben. Zu seiner Realisierung ist in Fig. 8a anstatt der Integrierstufe mit Rücksetzeingang 47 eine n-fache Integrierstufe mit Rücksetzeingang 47′ zu wählen.

Wegen den Analogien zwischen den Ausführungsbeispielen (L) und (A) sowie zwischen (M) und (F) bzw. (G) herrscht deshalb bei Proportionalität eins in den Gleichungen (L) und (M) und unter der Voraussetzung, für die Ladungsspeicher- bzw. Ladungssummierschaltung 1 einen nicht invertierenden Integrator zu verwenden, für beide Ausführungsbeispiele (L) und (M) wieder sofortige differentielle Konvergenz. D. h., für differentiell kleine Sprünge des Eingangssignals nimmt das t_n der folgenden Untermessung sofort exakt den neuen Endwert an, und zwar für den gesamten Konvergenzbereich (C).

Eine weitere bevorzugte Ausführungsform der Erfindung wird in Fig. 9 zusammen mit Fig. 6 und Fig. 10 dargestellt. Hier haben die konvergenzbeschleunigenden Signale i_ca die Form

i_ca ^∼ (i_e+k)²/(1+k) - (i_e+k)t (N)

die sich durch Integration der Gleichungen (I) oder (J) herleiten läßt. Hinzugefügt ist nach der Integration die Integrationskonstante

C_int = (i_e+k)²/(1+k) (N1)

Erzeugen läßt sich i_ca nach Fig. 9a beispielsweise, indem die bei Untermessungsbeginn mit C_int startende Integrierstufe mit Setzeingang 45 die in der gewichtenden analogen Summier- und Differenzstufe 42 gebildete invertierte Summe aus i_e und i_r2 bzw. k integriert.

Ist hier

i_ca = (i_e+k)²/(1+k) - (i_e+k)t (N2)

so gilt hier unter der Voraussetzung, für die Ladungsspeicher- bzw. Ladungssummierschaltung 1 einen nicht invertierenden Integrator zu verwenden, wie bei (J), daß selbst für beliebig große Sprünge des Eingangssignals das t_n der folgenden Untermessung sofort exakt den neuen Endwert annimmt, und dies sogar im gesamten Konvergenzbereich (C).

Die Schaltbilder nach Fig. 6 bis 10 geben jeweils nur eine von mehreren denkbaren Realisierungsmöglichkeiten wieder. So lassen sich in den Gleichungen (L) bis (N1) vorkommende vertauschbare mathematische Operationen auch in der elektronischen Realisierung vertauschen. Anstatt z. B. eine Integrierstufe mit Setzeingang 45 auf einen Startwert C_int zu setzen, läßt sie sich auf Null rücksetzen und anschließend ihrem Ausgangssignal mit Hilfe einer Addierschaltung C_int hinzufügen. Oder anstatt der gemeinsamen Integration der Rampe des Rampen- oder Sägezahngenerators 30 und von i_e + k in der Integrierstufe mit Rücksetzeingang 47 nach Fig. 8 lassen sich diese Integrationen auch getrennt in unterschiedlichen Integratoren ausführen und die Ergebnisse anschließend zu i_ca zusammenfassen. Die bevorzugten Ausführungsbeispiele (L), (M) und (N) lassen sich natürlich auch unter Einsatz eines invertierenden Integrators für die Ladungsspeicher- bzw. Ladungssummierschaltung 1 realisieren, indem man auch die i_ca invertiert. Es lassen sich selbst Mischformen zwischen den Ausführungsbeispielen (A) bis (K) und den zu ihnen jeweils analogen (L) bis (N) realisieren, indem ein oder mehrere Terme in nicht integrierter Form wie bei (A) bis (K) dem Eingangssignal i_e überlagert und die anderen Terme wie bei (L) bis (N) in integrierter Form dem Ausgangssignal U_a überlagert werden.

Die Realisierungen der Logikschaltungen 4 bzw. 4′, wie sie in den Fig. 3 und 5a dargestellt sind, sind jeweils nur als eine von vielen denkbaren Möglichkeiten anzusehen. So läßt sich neben der Verwendung anderer Flip-Flop- und Gattertypen beispielsweise der Ergebniszähler 14 einsparen, indem statt seiner eine Reihe von Latches zum Zeitpunkt des jeweiligen Zählendes dieses Zählers den Zählstand des Zeitbasiszählers 15 übernimmt. Oder es wird anstatt der Zeiten t_n die jeweils dazu komplementäre Zeit bis Untermessungsende gezählt. Ferner lassen sich die gesamten Logikschaltungen 4 bzw. 4′ in einem Mikroprozessor realisieren, sei es indem man die oft bei Mikroprozessoren auf dem Chip oder in Zusatzbausteinen vorhandenen peripheren Zähl-, Latch-, Trigger-, Interrupt- und Komparatoreinrichtungen hard- oder softwaregesteuert benutzt, sei es, daß die gesamte Logikschaltung einschließlich Zählstufen über Software nachgebildet wird. In einem solchen Mikroprozessor läßt sich dann auch die Meßwertverarbeitung 9 mit zusammenfassen.

Es sind weitere Ausführungsformen denkbar, bei denen jede l-te Untermessung, l = 1, 2, 3, . . ., beim Durchgang des Ausgangssignals U_a durch die Komparatorschwellwertspannung U_s der gerade zugeschaltete Referenzstrom/spannung nicht oszillatorsynchron, sondern synchron mit bzw. in konstanter Verzögerung zum Komparatorausgangssignal abgeschaltet wird. Ferner gibt es Ausführungsformen, bei denen die konvergenzbeschleunigenden Signale i_ca nicht bei jeder Untermessung, sondern nur jede n-te Untermessung, n = 1, 2, 3, . . ., überlagert werden. Auch gibt es Realisierungen der Erfindung, bei denen die Untermessungszeit für eine Serie von Untermessungen zwar fest vorgegebene Werte einnimmt, aber diese Werte für die einzelnen Untermessungen dieser Serie unterschiedlich sind.

Es gibt ferner Ausführungsformen der Erfindung, bei denen dem zu digitalisierenden Eingangssignal ein konstantes Signal additiv/ subtraktiv überlagert ist. Dies wird dann, wie bei der folgenden Realisierung auch, durch rechnerische Subtraktion/ Addition in der Meßwertverarbeitung 9 berücksichtigt. Dieser andere Fall ist der, bei dem Referenzströme/spannungen, z. B. um endliche Einschwingzeiten von Verstärkern zu überbrücken, für konstante definierte Zeitabschnitte oder mit konstanter Verzögerungszeit zu- bzw. weggeschaltet werden.

Es gibt zusätzlich Ausführungsformen der Erfindung, bei denen aus den gleichen Gründen wie eben zusätzlich oder einzeln das Eingangssignal für konstante Zeitabschnitte weggeschaltet wird. Dies kann in der Meßwertverarbeitung durch Multiplikation des Wandlungsergebnisses mit einem konstanten Faktor berücksichtigt werden.

Weitere Ausführungsformen der Erfindung besitzen parallel zum Komparator 2 noch einen Komparator 2′ mit einer Schaltschwelle U_s′, die so hoch gewählt ist, daß bei nicht ideal gewählten konvergenzbeschleunigenden Signalen und einem großen Eingangssignalsprung in kurz bevorstehendes Übersteuern der Ladungsspeicher- bzw. Ladungssummierschaltung 1 zur Logikschaltung 4 gemeldet wird, und letztere dann vorzeitig vor dem eigentlichen Beginn der nächsten Untermessung den 1. Referenzstrom/spannung i_ir1 (20) über den Analogschalter 10 zum zusätzlichen Auf- bzw. Abintegrieren auf die Ladungsspeicher- bzw. Ladungssummierschaltung 1 zu-, das Tor 17 ein- und den zuvor aufintegrierten 2. Referenzstrom/spannung i_r2 (21) über den Analogschalter 11 abschaltet. Ferner gibt es Ausführungsformen, bei denen die maximale Einschaltzeit des 1. Referenzstroms/spannung i_r1 (20) auf einen Maximalwert, beispielsweise 0,95, beschränkt ist. Damit kann man genügend Zeit für die Meßwertverarbeitung 9 zur Meßwertübernahme sicherstellen und erreicht gleichzeitig, daß bei jeder Untermessung alle Schalter gleich oft betätigt werden. Dies ist ebenfalls interessant bei nicht ideal gewählten konvergenzbeschleunigenden Signalen und einem großen Eingangssignalsprung.

Die Meßwertverarbeitung 9 verarbeitet die einzelnen Wandlungsergebnisse t_n einer Untermessung. Sie kann beispielsweise diese t_n um den Nullpunkt berichtigen und anschließend mit einem Skalierungsfaktor multiplizieren und dann ausgeben. Sie kann ferner ein Gesamtergebnis hoher Auflösung über mehrere Untermessungen durch eine gleitende oder jeweils einzelne Addition der Einzelergebnisse über diese Untermessungen erzeugen. Sie kann weiterhin derart ausgestaltet sein, daß sie zur Erzielung einer Filtereigenschaft höheren Grades und auch zur Erreichung einer höheren Auflösung eine gleitende und nach der Untermessungsreihenfolge mit unterschiedlichen Gewichtsfaktoren versehene Addition der Ergebnisse von Einzeluntermessungen vornimmt. Die Meßwertverarbeitung 9 kann schließlich eine Filtereigenschaft höheren Grades und eine Auflösungserhöhung auch dadurch erzielen, daß sie mehrere gleitende Mittelwertbildner hintereinander schaltet, d. h., daß ein erster gleitender Mittelwertbildner beispielsweise alle n, n = 1, 2, 3, . . ., Untermessungen ein Mittelwertsergebnis über m, m < = n, Untermessungen ausgibt, und daß diese Mittelwertsergebnisse dann in einem weiteren gleitenden Mittelwertsbildner verarbeitet werden usw. Nachdem die einzelnen Wandlungsergebnisse t_n einer Untermessung durch die Meßwertverarbeitung 9 in einer oder mehreren der beschriebenen Art und Weise verarbeitet worden sind, stehen sie am Ausgang der Meßwertverarbeitung 9 zum Anzeigen, zum Registrieren, zum Regeln oder für andere Aufgaben zur Verfügung.

Zum besseren Verständnis der Zeichnungen folgt noch eine Zusammenstellung der in den Fig. 1 bis 10 und im Text verwendeten Bezugszeichen, die als "Legende" bezeichnet wird und als Teil der Beschreibung anzusehen ist.

Legende

1 Ladungsspeicher- bzw. Ladungssummierschaltung
2 Komparator mit Schwellwert U_s
2′ Komparator zur Übersteuerungsverhütung
3 Leitung mit Komparatorausgangsspannung
4 Logikschaltung
4′ Logikschaltung
5 Leitungen zur Übertragung des Wandlungsergebnisses
6 Steuerleitungen für konvergenzbeschleunigende Signale
7 Analogschaltersteuerleitung für Analogschalter 10
7′ Seuergatter für 10
8 Analogschaltersteuerleitung für Analogschalter 11
8′ Steuergatter für 11
9 Meßwertverarbeitung
10 Analogschalter für 1. Referenzstrom/spannung i_r1 (20)
11 Analogschalter für 2. Referenzstrom/spannung i_r2 (21)
12 Quelle für konvergenzbeschleunigende Signale i_ca
13 konvergenzbeschleunigende Signale i_ca, bzw. Leitung mit
14 Ergebniszähler
15 Zeitbasiszähler
16 Oszillator
17 Tor
18 bistabile Stufe
19 bistabile Stufe
20 Quelle für 1. Referenzstrom/spannung i_r1
21 Quelle für 2. Referenzstrom/spannung i_r2
22 von positiver Flanke getriggertes Monoflop
23 von negativer Flanke getriggertes Monoflop
24 Exclusiv-NOR-Gatter
25 bistabile Stufe
26 Leitung mit Eingangssignal i_e
27 Leitung mit 1. Referenzstrom/spannung i_r1
28 Leitung mit 2. Referenzstrom/spannung i_r2
29 Leitung mit Überlagerung aus Eingangssignal i_e und konvergenzbeschleunigendem Signal i_ca
30 Rampen- oder Sägezahngenerator
31 gewichtendes analoges Summierglied
32 (n-1)-facher Integrator mit Entladeschaltung
33 spannungsgesteuerte Stromquelle mit Entladeschaltung
33′ weitere spannungsgesteuerte Stromquelle mit Entladeschaltung
34 Kapazität
34′ weitere Kapazität
40 analoges Summierglied
42 gewichtende analoge Summier- und Differenzstufe
43 analoge Quadrierstufe
44 Leitung mit konvergenzbeschleunigenden Signalen i_ca
45 Integrierstufe mit Setzeingang
46 Integrationskonstantenerzeugung C_int
47 Integrierstufe mit Rücksetzeingang
48 Signalleitung für die Integrationskonstante
U_a Ausgangsspannung der Ladungsspeicher- bzw. Ladungssummierschaltung 1, bzw. in den Blockschaltbildern die zugehörige Leitung

Claims

1. Analog-Digital-Wandler umfassend eine Ladungsspeicher- bzw. Ladungssummierschaltung, die das Eingangssignal i_e kontinuierlich aufintegriert, einen nachgeschalteten Komparator, eine Logikschaltung, die in periodisch wiederkehrenden und durch einen Oszillator, einen Zeitbasiszähler und eine bistabile Stufe festgelegten Zeitpunkten, der Zeitraum zwischen zwei solchen Zeitpunkten sei Untermessung genannt, über einen Analogschalter einen ersten Referenzstrom/spannung zum zusätzlichen Integrieren auf die Ladungsspeicher- bzw. Ladungssummierschaltung zu- und den zuvor aufintegrierten zweiten Referenzstrom/spannung mit Hilfe eines zweiten Analogschalters abschaltet sowie nach einer festgelegten Anzahl von Oszillatorimpulsflanken nach dem darauffolgenden Durchgang der Ausgangsspannung der Ladungsspeicher- bzw. Ladungssummierschaltung durch den Komparatorschwellwert den ersten Referenzstrom/spannung wieder ab und den zweiten Referenzstrom/spannung wieder zuschaltet, ein in der Logikschaltung enthaltenes Tor und einen Ergebniszähler, der durch Zählen der Oszillatorimpulse während der Zeit, in der der erste oder der zweite Referenzstrom/spannung zusätzlich zum Eingangssignal aufintegriert wird, einen ersten Digitalwert ermittelt, der an eine Meßwertverarbeitungsschaltung weitergegeben wird, dadurch gekennzeichnet, daß dem für das Eingangssignal verwendeten Eingang der Ladungsspeicher- bzw. Ladungssummierschaltung oder einem ihrer anderen Eingänge bei jeder n-ten (n = 1, 2, 3, . . .) Untermessung konvergenzbeschleunigende Signale überlagert sind, deren Taylor-Entwicklungen nach der Zeit im Zeitintervall einer Untermessung Polynome erster oder höherer Ordnung sind.

2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die zwei Referenzströme/spannungen von entgegengesetzter Polarität sind, daß zu den periodisch wiederkehrenden Zeitpunkten jeweils der Referenzstrom/spannung von entgegengesetzter Polarität zum Eingangssignal von der Logikschaltung über den zugehörigen Analogschalter zugeschaltet und beim Komparatorschwellwertdurchgang wieder ab-, der andere jedoch nicht zugeschaltet wird.

3. Analog-Digital-Wandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die konvergenzbeschleunigenden Signale eine Funktion der Zeit t und/oder des Eingangssignals sind.

4. Analog-Digital-Wandler nach Anspruch 3, dadurch gekennzeichnet, daß die konvergenzbeschleunigenden Signale auch Komponenten aus Ableitungen und Integralen des Eingangssignals von beliebiger Ordnung enthalten.

5. Analog-Digital-Wandler nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, daß das digitale Wandlungsergebnis um die Größe der konvergenzbeschleunigenden Signale digital korrigiert wird.

6. Analog-Digital-Wandler nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, daß der Mittelwert der konvergenzbeschleunigenden Signale gleich Null ist.

7. Analog-Digital-Wandler nach Anspruch 6, dadurch gekennzeichnet, daß die konvergenzbeschleunigenden Signale kapazitiv eingespeist werden.

8. Analog-Digital-Wandler nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die konvergenzbeschleunigenden Signale während der Abintegration mit dem bei Untermessungsbeginn zugeschalteten Referenzstrom/spannung aus Termen proportional zum Eingangssignal, Termen proportional zu den Referenzen und Termen proportional zur Zeitdauer seit Untermessungsbeginn betehen.

9. Analog-Digital-Wandler nach Anspruch 8, dadurch gekennzeichnet, daß der resultierende Proportionalitätsfaktor für die Zeitdauer seit Untermessungsbeginn negativ ist.

10. Analog-Digital-Wandler nach Anspruch 8, dadurch gekennzeichnet, daß die resultierenden Proportionalitätsfaktoren für das Eingangssignal und für die 2. Referenz positiv und der resultierende Proportionalitätsfaktor für die Zeitdauer seit Untermessungsbeginn negativ ist.

11. Analog-Digital-Wandler nach Anspruch 8, dadurch gekennzeichnet, daß die genannten konvergenzbeschleunigenden Signale zusätzlich noch mit Faktoren proportional zur n-ten Potenz der Zeitdauer seit Untermessungsbeginn, n = 1, 2, 3, . . ., multipliziert werden.

12. Analog-Digital-Wandler nach Anspruch 8, dadurch gekennzeichnet, daß der resultierende Proportionalitätsfaktor für das Eingangssignal negativ und der resultierende Proportionalitätsfaktor für die Zeitdauer seit Untermessungsbeginn Null ist.

13. Analog-Digital-Wandler umfassend eine Ladungsspeicher- bzw. Ladungssummierschaltung, die das Eingangssignal kontinuierlich aufintegriert, einen nachgeschalteten Komparator, eine Logikschaltung, die in periodisch wiederkehrenden und durch einen Oszillator, einen Zeitbasiszähler und eine bistabile Stufe festgelegten Zeitpunkten, der Zeitraum zwischen zwei solchen Zeitpunkten sei Untermessung genannt, über einen Analogschalter einen ersten Referenzstrom/spannung zum zusätzlichen Integrieren auf die Ladungsspeicher- bzw. Ladungssummierschaltung zu- und den zuvor aufintegrierten zweiten Referenzstrom/spannung mit Hilfe eines zweiten Analogschalters abschaltet sowie nach einer festgelegten Anzahl von Oszillatorimpulsflanken nach dem darauffolgenden Durchgang der Ausgangsspannung der Ladungsspeicher- bzw. Ladungssummierschaltung durch den Komparatorschwellwert den ersten Referenzstrom/spannung wieder ab- und den zweiten Referenzstrom/spannung wieder zuschaltet, ein in der Logikschaltung enthaltenes Tor und einen Ergebniszähler, der durch Zählen der Oszillatorimpulse während der Zeit, in der der erste oder der zweite Referenzstrom/spannung zusätzlich zum Eingangssignal aufintegriert wird, einen ersten Digitalwert ermittelt, der an eine Meßwertverarbeitungsschaltung weitergegeben wird, dadurch gekennzeichnet, daß bei jeder n-ten (n = 1, 2, 3, . . .) Untermessung konvergenzbeschleunigende Signale der in Anspruch 1 bis 12 beschriebenen Art vollständig oder nur zum Teil als sogenannte Teilterme in integraler Form, wenn die Ladungsspeicher- bzw. Ladungssummierschaltung ein Integrator ist, ansonsten als Transformation entsprechend der durch die Ladungsspeicher- bzw. Ladungssummierschaltung dargestellten Transformation über eine Summierschaltung dem gleichen Komparatoreingang wie die Ausgangsspannung der Ladungsspeicher- bzw. Ladungssummierschaltung oder einem gleich wirkenden Komparatoreingang oder in invertierter Form einem dazu invertierenden Komparatoreingang zugeführt werden, und daß die Restterme der genannten konvergenzbeschleunigenden Signale dem für das Eingangssignal verwendeten Eingang der Ladungsspeicher- bzw. Ladungssummierschaltung oder einem ihrer anderen Eingänge überlagert sind, dies alles unter der Voraussetzung, daß die Vorzeichen der zweiten Ableitung der Summe dieser integrierten bzw. transformierten Teilterme und der ersten Ableitung des integrierten bzw. transformierten Eingangssignals a) bei Benutzung des gleichen Komparatoreingangs für die integrierten bzw. transformierten Teilterme wie für die Ausgangsspannung der Ladungsspeicher- bzw. Ladungssummierschaltung entgegengesetzt oder b) bei Benutzung gegensinniger Komparatoreingänge für die unter a genannten Signale gleich sind.

14. Analog-Digital-Wandler umfassend eine Ladungsspeicher- bzw. Ladungssummierschaltung, die das Eingangssignal kontinuierlich aufintegriert, einen nachgeschalteten Komparator, eine Logikschaltung, die in periodisch wiederkehrenden und durch einen Oszillator, einen Zeitbasiszähler und eine bistabile Stufe festgelegten Zeitpunkten, der Zeitraum zwischen zwei solchen Zeitpunkten sei Untermessung genannt, über einen Analogschalter einen ersten Referenzstrom/spannung zum zusätzlichen Integrieren auf die Ladungsspeicher- bzw. Ladungssummierschaltung zu- und den zuvor aufintegrierten zweiten Referenzstrom/spannung mit Hilfe eines zweiten Analogschalters abschaltet sowie nach einer festgelegten Anzahl von Oszillatorimpulsflanken nach dem darauffolgenden Durchgang der Ausgangsspannung der Ladungsspeicher- bzw. Ladungssummierschaltung durch den Komparatorschwellwert den ersten Referenzstrom/spannung wieder ab- und den zweiten Referenzstrom/spannung wieder zuschaltet, ein in der Logikschaltung enthaltenes Tor und einen Ergebniszähler, der durch Zählen der Oszillatorimpulse während der Zeit, in der der erste oder der zweite Referenzstrom/spannung zusätzlich zum Eingangssignal aufintegriert wird, einen ersten Digitalwert ermittelt, der an eine Meßwertverarbeitungsschaltung weitergegeben wird, dadurch gekennzeichnet, daß bei jeder n-ten (n = 1, 2, 3, . . .) Untermessung konvergenzbeschleunigende Signale der in Anspruch 1 bis 12 beschriebenen Art vollständig oder nur zum Teil als sogenannte Teilterme in integraler Form, wenn die Ladungsspeicher- bzw. Ladungssummierschaltung ein Integrator ist, ansonsten als Transformation entsprechend der durch die Ladungsspeicher- bzw. Ladungssummierschaltung dargestellten Transformation über eine Summierschaltung zusammen mit Integrations- bzw. Transformationskonstanten ungleich Null dem gleichen Komparatoreingang wie die Ausgangsspannung der Ladungsspeicher- bzw. Ladungssummierschaltung oder einem gleich wirkenden Komparatoreingang oder in invertierter Form einem dazu invertierenden Komparatoreingang zugeführt werden, und daß die Restterme der genannten konvergenzbeschleunigenden Signale dem für das Eingangssignal verwendeten Eingang der Ladungsspeicher- bzw. Ladungssummierschaltung oder einem ihrer anderen Eingänge überlagert sind.

15. Analog-Digital-Wandler nach Anspruch 14, dadurch gekennzeichnet, daß die Integrationskonstante proportional zum durch 1+k (k = 2. Referenzstrom/spannung dividiert durch invertierten 1. Referenzstrom/spannung) dividierten Quadrat der Summe aus 2. Referenzstrom/spannung und Eingangssignal i_e, die Größen von beiden jeweils im Verhältnis zum 1. Referenzstrom/spannung, gewählt ist, dies für den Fall, daß die Ladungsspeicher- bzw. Ladungssummierschaltung aus einer einfach integrierenden Stufe besteht, ansonsten gelte für die Integrationskonstante die gleiche Zusatzbehandlung wie für das Eingangssignal in der Ladungsspeicher- bzw. Ladungssummierschaltung.

16. Analog-Digital-Wandler nach Anspruch 15, dadurch gekennzeichnet, daß die Integrationskonstante duch analoge Addierer und Multiplizierer gebildet wird.

17. Analog-Digital-Wandler nach Anspruch 15, dadurch gekennzeichnet, daß die Integrationskonstante durch eine Zusatzaufintegration der Summe aus 2. Referenzstrom/spannung und Eingangssignal während der Dauer der Abintegration bei der vorhergehenden Untermessung gewonnen wird.

18. Analog-Digital-Wandler nach Anspruch 15, dadurch gekennzeichnet, daß die Integrationskonstante aus dem Eingangssignal abzüglich dem gewichteten Ausgangssignal der ersten Integrierstufe der Ladungsspeicher- bzw. Ladungssummierschaltung oder einer separaten Integrierschaltung gleicher Funktion zuzüglich eine konstanten Term gewonnen wird.

19. Analog-Digital-Wandler nach Anspruch 14 bis 18, dadurch gekennzeichnet, daß die dem Komparatoreingang zugeführten konvergenzbeschleunigenden Signale im Zeitintervall der Abintegration mit dem bei Untermessungsbeginn zugeschalteten Referenzstrom/spannung proportional zu einem Polynom in t, t ist die Zeitdauer seit Untermessungsbeginn, sind, und daß das Polynom nahe dem Zeitpunkt des Abintegrationsendes eine Nullstelle aufweist.

20. Analog-Digital-Wandler nach Anspruch 19, dadurch gekennzeichnet, daß das Polynom der konvergenzbeschleunigenden Signale aus Termen besteht, die proportional zu (k+i_e)²/(2(1+k)) und zu -(1+k)t²/2 sind.

21. Analog-Digital-Wandler nach Anspruch 19, dadurch gekennzeichnet, daß das Polynom der konvergenzbeschleunigenden Signale zusätzlich auch bei oder nahe dem Untermessungsanfang eine Nullstelle aufweist.

22. Analog-Digital-Wandler nach Anspruch 19 und 21, dadurch gekennzeichnet, daß das Polynom der konvergenzbeschleunigenden Signale aus Termen besteht, die proportional zu (k+i_e)tⁿ und zu -(1+k)tⁿ⁺¹ sind, n = 0, 1, 2, . . .

23. Analog-Digital-Wandler nach Anspruch 13 bis 18, dadurch gekennzeichnet, daß die konvergenzbeschleunigenden Signale im Zeitintervall der Abintegration mit dem bei Untermessungsbeginn zugeschalteten Referenzstrom/spannung proportional zu -(i_e+k)t zuzüglich einer Integrationskonstante sind.

24. Analog-Digital-Wandler nach Anspruch 1 bis 23, dadurch gekennzeichnet, daß ein Gesamtergebnis hoher Auflösung durch eine gleitende oder jeweils einzelne Addition der Einzelergebnisse von m (m = 1, 2, 3, . . .) Untermessungen erzeugt wird.

25. Analog-Digital-Wandler nach Anspruch 1 bis 23, dadurch gekennzeichnet, daß ein Gesamtergebnis hoher Auflösung durch gewichtete und gleitende Addition der Einzelergebnisse von m (m = 1, 2, 3, . . .) Untermessungen erzeugt wird.

26. Analog-Digital-Wandler nach Anspruch 1 bis 23, dadurch gekennzeichnet, daß ein Gesamtergebnis hoher Auflösung durch Verarbeitung von Ergebnissen einzelner Untermessungen in einer Hintereinanderschaltung mehrerer gleitender Summenbildner erreicht wird.

27. Analog-Digital-Wandler nach Anspruch 1 bis 26, dadurch gekennzeichnet, daß jede l-te Untermessung (l = 1, 2, 3, . . .) die Abintegration mit dem bei Untermessungsbeginn zugeschalteten Referenzstrom gleichzeitig mit dem darauffolgenden Wechsel des Komparatorausgangssignals oder mit konstanter Verzögerungszeit dazu abgeschaltet wird.

28. Analog-Digital-Wandler nach Anspruch 1 bis 27, dadurch gekennzeichnet, daß die konvergenzbeschleunigenden Signale nur jede n-te Untermessung (n = 1, 2, 3, . . .) überlagert werden.

29. Analog-Digital-Wandler nach Anspruch 1 bis 28, dadurch gekennzeichnet, daß die Untermessungsdauer für eine Serie von Untermessungen zwar fest vorgegebene Werte einnimmt, aber diese Werte für die einzelnen Untermessungen dieser Serie unterschiedlich sind.