DE2622579C3 - Analog-Digital-Umsetzer mit einem Nachführungsnetzwerk - Google Patents

Description

Die Erfindung betrifft einen Analog-Digital-Umsetzer mit einem Nachführungsnetzwerk, welcher das analoge Eingangssignal mit dem Ausgangssignal eines Digital-Analog-Umsetzers, der das digitale Ausgangs-

signal in ein Analogsignal umsetzt, vergleicht und in Abhängigkeit vom Ausgangssignal des Digital-Analog-Umsetzers den Stand eines Zählers verändert.

Aus der Zeitschrift »Proceedings of the National Electronics Conference« Vol. 15, 12.-14. Okt. 1959, Seiten 182 bis 184, ist ein derartiger Analog-Digital-Umsetzer bekannt. Er weist ein Nachführungsnetzwerk mit einem Komparator auf, dessen Ausgangssignal einerseits die Zählrichtung eines Zweirichtungszählers und andererseits eine Torschaltung steuert, deren Eingang mit dem Ausgang eines Taktgebers verbunden ist. Der Stand des Zweirichtungszählers wird von einem Digtal-Analog-Umsetzer in ein Analogsignal umgesetzt, das der Komparator mit dem Eingangssignal vergleicht. Derartige Analog-Digital-Umsetzer gestatten eine ständige Ausgabe des Digitalwertes. Der Zweirichtungszähler und der Digital-Analog-Umsetzer bedingen jedoch einen großen Aufwand.

Aus der Druckschrift »McMOS Handbook« 2. Aufig., 1974, Seite 114 von Motorola ist eine Schaltungsanordnung bekannt, die zwei Zähler aufweist und die ein Analogsignal in Abhängigkeit der Phasendifferenz der Ausgangsimpulse der Zähler abgibt. Bei dieser Anordnung handelt es sich um einen Digital-Analog- und nicht um einen Analog-Digital-Umsetzer.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Analog-Digital-Umsetzer der eingangs beschriebenen Art vorzuschlagen, der mit verhältnismäßig geringem Aufwand hergestellt werden kann.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zwei Zähler gleicher Zählkapazität vorhanden sind und deren Digitalausgänge mit einer Rechenschaltung verbunden sind, deren Eingänge an einen Taktgeber angeschlossen sind, weiche aus der Differenz der in den beiden Zählern aufsummierten Impulse einen dem analogen Eingangssignal entsprechenden Digitalwert bildet, daß das Nachführungsnetzwerk aus dem umzusetzenden analogen Eingangssignal in Abhängigkeit von der Phasendifferenz der Inhalte der Zähler ein Vergleichssignal erzeugt, in dessen Abhängigkeit die Differenz der Inhalte der Zähler so verändert wird, daß das in Abhängigkeit von der Phasendifferenz der Inhalte der Zähler gebildete Signal dem umzusetzenden analogen Eingangssignal oder einem davon abgeleiteten Signal angenähert wird.

Mit einem solchen Analog-Digital-Umsetzer wird das analoge Eingangssignal in eine Phasendifferenz zwischen den Schaltzuständen von zwei kontinuierlich Taktimpulse aufsummierenden Zählern umgesetzt Diese Phasendifferenz kann ohne großen Aufwand sowohl digital aus auch analog dargestellt werden. Der Digitalwert steht ohne Verwendung eines Zwischenspeichers stets zur Verfugung. Durch Verändern der Phasendifferenz kann das analoge Signal dem umzusetzenden Eingangssignal nachgeführt werden. Vorteilhaft wird die Phasendifferenz dadurch verändert, daß den beiden Zählern Impulse unterschiedlicher Frequenz zugeführt werden. Hierzu kann zumindest ein Zähler von einem spannungsabhängigen Oszillator gespeist werden, dessen Frequenz in Abhängigkeit der vom Komparator abgegebenen Vergleichsspannung gesteuert wird, während dem anderen Zähler eine konstante Frequenz zugeführt ist Der eine Zähler summiert dann mehr Impulse je Zeiteinheit auf als der andere.

Zweckmäßig sind beide Zähler an einen gemeinsamen Oszillator angeschlossen. Die notwendige Frequenzänderung der Eingangsimpulse eines Zählers kann dann dadurch erreicht werden, daß den Zählern Frequenzuntersetzer vorgeschaltet werden können. Eine solche Anordnung kann so ausgestaltet sein, daß das analoge Ausgangssignal nur langsam dem Eingangs-Ί signal nachgeführt wird und daher keine Regelschwingungen auftreten können.

Die einfachste Art der Frequenzänderung wird mit Logikgliedern erreicht, die in Abhängigkeit des vom Komparator erzeugten Vergleichssignals Taktimpulse κι durchschalten oder sperren. Zum Beispiel können die Logikglieder Torschaltungen sein, mit denen Impulse für den einen oder den anderen der beiden Zähler ausblendbar sind. Es können auch ODER-Glieder eingesetzt werden, über die Zusatzimpulse des Taktge-Γ) bers dem einen oder dem anderen Frequenzteiler hinzufügbar sind. Es kann auch ein Logikglied eingesetzt werden, das derart steuerbar ist, daß es in einem ersten Betriebszustand dieselbe Anzahl von Taktimpulsen des Taktgebers zu dem ihm nachgeordneten Zähler durchschaltet, wie dem anderen Zähler zugeführt sind, und daß es in einem zweiten Betriebszustand eine höhere Anzahl von Taktimpulsen und in einem dritten Betriebszustand eine niedrigere Anzahl von Taktimpulsen je Zeiteinheit durchschaltet. Ist ein solches Ji Logikglied einem Zähler vorgeschaltet, kann der andere Zähler stets mit Taktimpulsen konstanter Frequenz beaufschlagt werden.

Ein Nachteil solcher Logikglieder kann sein, daß sie

die Impulse des Taktgenerators für den einen Zähler

in entweder vollständig sperren oder durchschalten und daß daher die Phasendifferenz der Zähler sehr rasch geändert wird. Diesen Nachteil kann man dadurch verhindern, daß man die Steuersignale für die Logikglieder mit einem kleinen Puls-Pausen-Verhältnis

Ji tastet, indem man die Steuersignale z. B. auf den einen Eingang einer Torschaltung gibt, deren anderer Eingang

an einen Zeitgeber angeschlossen ist, der eine Impulsfolge mit kleinem Puls-Pausen-Verhältnis liefert.

Das Steuersignal für die Logikglieder wird am Ausgang

■»(' der Torschaltung abgenommen.

Das aus der Phasendifferenz der Zähler abgeleitete Signal kann dem umzusetzenden analogen Eingangssignal bei großer Regelstabilität rasch nachgeführt werden, wenn bei einer großen Regelabweichung die •fi Phasendifferenz mit hoher Geschwindigkeit nachgestellt wird und bei kleiner Regelabweichung die Nachstellgeschwindigkeit klein ist Hierzu kann das Steuersignal für die Logikglieder mit einer Impulsfolge getastet werden, deren Puls-Pausen-Verhältnis um so 5(i größer ist, je größer die Differenz zwischen analogem Eingangssignal und dem aus der Phasendifferenz abgeieiieien Signa! ist Als impulsgeber kann ein üblicher Pulsdauermodulator verwendet werden, z. B. ein über einen Tiefpaß gegengekoppelter Schalter. Mit einer Phasenvergleichsschaltung kann aus der Phasendifferenz der Zähler die nachgeführte Analogspannung gewonnen werden. In einer bevorzugten Ausführungsform werden für den Phasenvergleich die Vorzeichen- oder Obertragsignale der Rechenschaltung fan ausgenützt Mit diesen Signalen wird ein Umschalter gesteuert, dem einerseits eine Referenzspannung und andererseits ein Massepotential zugeführt ist und an den über einen Tiefpaß der eine Eingang eines Komparator angeschlossen ist

fa5 Es kann auch eine Phasenvergleichsschaltung eingesetzt werden, die eine bistabile Kippstufe enthält, die von den Obertragimpulsen der Zähler geschaltet ist und deren Ausgangssignal über einen Tiefpaß geführt ist

Eine vorteilhafte Ausgestaltung des neuen Analog-Digital-Umsetzers arbeitet nach Art des sogenannten Rampenverfahrens, bei dem eine linear ansteigende Spannung mit der Eingangsspannung verglichen wird. Wird der Anstieg der Spannung bei einem bestimmten Zustand des einen Zählers, z. B. mit dem Übertragimpuls gestartet, so stellt die Spannung, die bei demselben Zustand des anderen Zählers, z. B. bei dessen Ausgangsimpuls erreicht ist, ein Maß für die Phasendifferenz der beiden Zähler dar. Die Phasendifferenz ist richtig eingestellt, wenn der Übertragimpuls des zweiten Zählers in dem Augenblick auftritt, in dem die linear ansteigende Spannung gleich der Eingangsspannung ist Kommt dieser Übertragimpuls zu spät, so kann die Phasendifferenz dadurch richtiggestellt werden, daß der erste Zähler von dem Zeitpunkt an, in dem die Gleichheit der ansteigenden Spannung mit der Eingangsspannung erreicht ist, bis zum Auftreten des Übertragimpulses des zweiten Zählers für Zählimpulse gesperrt ist Kommt der Übertragimpuls des zweiten Zählers zu früh, so wird mit diesem Übertragimpuls der zweite Zähler gestoppt, bis die ansteigende Spacing gleich der Eingangsspannung ist Die Anstiegsgeschwindigkeit der linear ansteigenden Spannung muß auf die Zählzykluszeit der Zähler so abgestimmt sein, daß die ansteigende Spannung den gewünschten Meßbereich fürd:·; Eingangsspannung überdeckt

Ein Zweirampenverfahren, bei dem zunächst das Eingangssignal während einer bestimmten Zeit, z. B. während eines Zählzyklus eines der beiden Zähler einem Integrator zugeführt wird, der dann von einer Referenzspannung entladen wird, ist ebenfalls möglich, Zweckmäßig wird die Meßspannung während eines Zählzyklus eines der beiden Zähler integriert, wobei die Zykluszeit gleich einem ganzzahligen Vielfachen einer möglichen Störspannung gewählt ist Die Phasendifferenz ist richtig eingestellt, wenn der Ausgangsimpuls des anderen Zählers gleichzeitig mit dem Nulldurchgang der Integratorladung auftritt Tritt dieser Impuls zu spät auf, wird der erste Zähler während einer entsprechenden Zeit gesperrt, tritt er zu früh auf, wird der zweite Zähler für eine entsprechende Zeit angehalten.

Anhand der Zeichnung, in der Ausführungsbeispiele der Erfindung dargestellt sind, werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben und erläutert

F i g. 1 zeigt einen Analog-Digital-Umsetzer mit zwei Zählern, aus deren Differenz der Digitalwert gewonnen wird.

In den F i g. 2 und 3 ist die Funktion der Anordnung nach F i g. 1 verdeutlicht

!n F i g. 4 ist die Schaltung eines weiteren Analog-Digital-Umsetzers dargestellt, mit dessen Nachführungsnetzwerk verbesserte Regeleigenschaften erzielt werden.

F i g. 5 zeigt einen Analog-Digital-Umsetzer, der nach einem Rampenverfahren arbeitet

Fig.6 veranschaulicht die Arbeitsweise des Analog-Digital-Umsetzers nach F i g. 5.

In Fig.7 ist ein nach einem Zweirampenverfahren arbeitender Analog-Digital-Umsetzer dargestellt und

F i g. 8 verdeutlicht dessen Funktion.

In F i g. 1 sind mit 1 und 2 zwei Zähler gleicher Zählkapazität bezeichnet, an deren Digitalausgänge 12 und 13 eine Rechenschaltung 17 angeschlossen ist Diese gibt an einem Ausgang 16 einen Digitalwert ab, welcher der Größe eines einem Eingang 26 zugeführten Analogsignals entspricht Einem Eingang 46 der

Rechenschaltung kann eine Konstante zugeführt werden, deren Bedeutung anhand der Fig.2 und 3 beschrieben wird. An einem Ausgang 15 der Rechenschaltung 17 tritt eine Impulsfolge auf, deren Puls-Pausen-Verhältnis ebenfalls dem dem Eingang 26 zugeführten Analogsignal entspricht. Mit dieser Impulsfolge wird ein Schalter 18 betätigt, dem einerseits eine Referenzspannung i/r und andererseits Massepotential zugeführt ist und dessen Ausgangsspannung von einem Tiefpaßfilter 21 geglättet ist Am Ausgang 22 tritt daher eine Analogspannung auf, die gleich der an den Eingang 26 angelegten Eingangsspannung ist

Die Ausgangsspannung des Tiefpaßfilters 21 und das analoge umzusetzende Eingangssignal werden den beiden Eingängen 23 und 25 eines als Komparator arbeitenden Dreipunktschalters 24 zugeführt der an zwei Ausgängen 27 und 28 »O«-Signal abgibt wenn die den Eingängen 23 und 25 zugeführten Spannungen etwa gleich sind und der Bestandteil eines Rückführungsnetzwerkes 45 ist

Im Prinzip könnten die Ausgänge 27 und 28 des Komparators 24 unmittelbar mit Steuereingängen U und 14 von Torschaltungen 5 und 6 verbunden sein. Im Falle, daß diesen Eingängen »O«-Signal zugeführt wird, schalten die Torschaltungen 5 und 6 auf die Eingänge 3 und 4 der Zähler 1 und 2 Taktimpulse durch, die ein Eingeber 10 über seinen Ausgang 9 auf die Eingänge 7 und 8 der Torschaltungen 5 und 6 gibt In diesem Falle werden die beiden Zähler 1 und 2 mit derselben Anzahl von Taktimpulsen je Zeiteinheit gespeist und, da sie voraussetzungsgemäß gleiche Zählkapazität besitzen, führen sie Zählzyklen von gleicher Dauer aus. Einen bestimmten Zählzustand erreichen die beiden Zähler in der Regel mit einer gewissen Phasenverschiebung; sie haben eine gewisse Phasendifferenz. Aus dieser errechnet die Rechenschaltung 17 den Digitalwert und bildet die am Ausgang 15 auftretende Impulsfolge, wie im folgenden näher erläutert wird.

Weichen die an den Eingängen 23 und 25 anliegenden Signale erheblich voneinander ab, ist z. B. das am Eingang 23 anliegende größer als das am Eingang 25 anliegende, so liefert der Komparator 24 an einem seiner Ausgänge 27 und 28 »1 «-Signal, so daß eine der beiden Torschaltungen 5 und 6 gesperrt wird und der ihr zugeordnete Zähler stillsteht Gibt die Rechenschaltung 17 zwischen dem Auftreten des Übertragsignals des Zählers 1 und dem Übertragsignal des Zählers 2 am Ausgang 15 ein Signal, das den Schalter 18 in die eingezeichnete Stellung bringt, in der die Referenzspannung Ur zum Tiefpaß 21 durchgeschaltet wird, so bedeutet eine zu hohe Spannung am Eingang 23 des Komparator« 24, daß der Zähler 2 mit einer zu großen Phasenverschiebung dem Zähler 1 nachläuft Der Zähler 1 muß daher gestoppt werden, indem auf den Steuereingang U der ihm vorgeschalteten Torschaltung vom Ausgang 28 des Komparators 24 ein Sperrsignal gegeben wird. Ist umgekehrt die am Eingang 23 anliegende Spannung niedriger als die dem Eingang 25 zugeführte, so muß bei den gemachten Voraussetzungen für die Ausgangsimpulse der Rechenschaltung 17 und die Betätigung des Schalters 18 der Zähler 2 kurzzeitig angehalten werden.

Ein vollständiges Sperren der Torschaltungen 5 und 6 bewirkt, daß die Phasendifferenz der Zähler 1 und 2 sehr schnell geändert wird, möglicherweise schneller als sich das Ausgangssignal des Tiefpasses 21 ändern kann. Aus diesem Grunde sind zwischen die Ausgänge 27 und 28 des Komparators 24 und die Eingänge 11 und 14 der

Torschaltungen 5 und 6 weitere Torschaltungen 19 und 29 geschaltet, die von einem Zeitgeber 20, der eine Impulsfolge mit kleinem Puls-Pausen-Verhältnis liefert, freigegeben werden. Es werden daher jeweils nur einzelne Taktimpulse des Taktgebers 10 von den Torschaltungen 5 und 6 gesperrt, so daß die Phasendifferenz so langsam geändert wird, daß das Ausgangssignal des Tiefpasses 21 folgen kann.

In F i g. 2 ist in Zeile A die Anzahl der Taktimpulse aufgetragen, die den beiden Zählern 1 und 2 (Fig. 1), ausgehend von dem in der ersten Spalte angegebenen Zustand, zugeführt werden. Die Tabelle B veranschaulicht die Schaltzustände des Zählers 1, die Tabelle Cdie des Zählers 2 und die Tabelle D den von der Rechenschaltung 17 errechnten Digitalwert und die Zeile Fdas am Ausgang 15 auftretende Signal.

Die Zähler 1 und 2 sollen dreistufige Dualzähler sein. Entsprechend muß auch die Rechenschaltung dreistufig sein mit einer vierten Stufe zur Anzeige eines Vorzeichen- oder Überlaufsignals. Die Zeilen 2° geben den Schaltzustand der niederwertigsten Stufen, die Zeilen 2¹ den Schaltzustand der mittleren Stufen und die Zeilen 2² die der höchstwertigen Stufen an. Beide Zähler sind Vorwärtszähler. Die Rechenschaltung ist eine Substrahierschaltung, die den Stand des in der Tabelle C angegebenen Stand des Zählers 2 von dem in der Tabelle B angegebenen Stand des Zählers 1 subtrahiert Der Stand des Zählers 1 wird um eine Konstante 2³ erhöht, die so bemessen ist, daß sie größer ist als jeder mögliche Zählerstand. Das Rechenwerk 17 ist vierstufig; der Stand der höchstwertigen Stelle mit der Wertigkeit 2³ ist in der Zeile Feingetragen.

Im Ausgangszustand (erste Spalte) hat der Zähler 1 gemäß Tabelle B den Stand 3. Hinzu kommt die Konstante 8, so daß sich insgesamt die Ziffer 11 ergibt Von dieser wird der Stand des zweiten Zählers abgezogen, der gemäß Tabelle C Null ist Der von der Rechenschaltung in den Stufen 2°, 2¹,2² der Stubtrahierschaltung stehende Wert ist 3, der Schaltzustand der Stufe 2³ ist L Nach dem ersten Taktimpuls ist der Stand des ersten Zählers 4, der des zweiten 1, so daß sich wiederum in den Stellen 2° bis 2² der Subtrahierschaltung die Differenz 3 ergibt Der Schaltzustand der Stufe 2³ bleibt L

Mit jedem Taktimpuls wird der Stand des ersten Zählers und der des zweiten Zählers um Eins erhöht, die Differenz bleibt aber konstant 3, entsprechend der Phasendifferenz der beiden Zähler. Mit dem vierten Taktimpuls ist der erste Zähler vollgezählt, so daß sein Stand mit dem fünften Zählimpuls auf Null springt Zu diesem Zeitpunkt hat der zweite Zähler den Stand 5. Die Subtraktion ergibt wegen der Konstante 2³ weiterhin 3, der Schaltzustand der Stufe 2³ des Rechenwerkes wird aber Null, und zwar für drei Taktimpulsperioden. Danach springt der Stand des zweiten Zählers auf Null und der Schaltzustand der höchstwertigen Stufe 2³ der Subtrahierschaltung wird wieder L Aus der Tabelle D ist ersichtlich, daß die Subtrahierschaltung stets die Zahl 3 ausgibt Es ist daher kein Ausgabespeicher erforderlich. Dagegen ist der Schaltzustand 2³ des Rechenwerkes während drei Taktimpulsperioden Null, d.h. während der Zeit, die der Phasenverschiebung der beiden Zahler entspricht Wird der Schaltzustand der Stufe 2³ auf einen Ausgang gegeben, so erscheint dort eine Impulsfolge, deren Puls-Pausen-Verhältnis gleich der Phasenverschiebung ist

Die Diagramme a, b und c veranschaulichen den zeitlichen Verlauf der Zählerstände und des Obertragsignals der Subtrahierschaltung.

Das Diagramm b zeigt den Stand des zweiten Zählers, der jeweils von Null an hochgezählt wird. Der erste Zähler, dessen Stand im Diagramm a aufgetragen ist, beginnt im Ausführungsbeispiel beim Stand 3 zu zählen. Zu diesem Stand ist aber noch die Konstante 2" + > hinzuaddiert, so daß die Subtraktion der beiden Zählerstände stets positive Werte gibt, im Ausführungsbeispiel die Werte 3 und 11. Der Schaltzustand der

ίο höchsten Stelle 2³ der Subtrahierschaltung ist im Diagramm cdargestellt

Anstatt die Zählerinhalte zu subtrahieren, kann man sie auch addieren, wenn ein Zähler vorwärts- und der andere rückwärtszählt Eine Rückwärtszählung kann bekanntlich einfach dadurch erhalten werden, daß an den Zählerstufen eines Vorwärtszählers die invertierten Signale abgenommen werden. In F i g. 3 ist dies näher verdeutlicht In der Zeile G ist die Anzahl der Taktimpulse eingetragen, in der Tabelle //der jeweilige Stand des Vorwärtszählers, in der Tabelle / der Stand des Rückwärtszählers, in der Tabelle K der von der Rechenschaltung, in diesem Falle einer Addierschaltung, ausgegebene Digitalwert und in der Zeile L das Übertragsignal der Rechenschaltung. Im Ausgangszustand hat der Vorwärtszähler den Stand 3, der Rückwärtszähier den Stand NuIL Die Summe ergibt 3. Nach dem ersten Impuls ist der Stand des Vorwärtszählers 4, der des Rückwärtszählers 7, so daß die Addierschaltung den Digitalwert 8 und einen Übertragimpuls ausgibt Im weiteren Verlauf des Zählzyklus bleibt der Digitalwert 3 am Ausgang der Addierschaltung bestehen.

Das Diagramm d veranschaulicht den zeitlichen Verlauf des Standes des Rückwärtszählers, das Diagramm e den des Standes des Vorwärtszählers und das Diagramm F den des Übertragsignals der Addierschaltung. Damit das aus dem Übertragsignal der Addierschaltung ergebende Puls-Pausen-Verhältnis gleich dem ausgegebenen Digitalwert wird, ist der Addierschaltung ein konstanter dritter Summand mit der Wertigkeit 2° hinzugefügt Die gebräuchlichen Addierer weisen einen Eingang für ein solches Signal auf.

In der Anordnung nach F i g. 4 sind die beiden Zähler 30 und 31 gleicher Zählkapazität in der oben beschriebenen Weise mit einer Rechenschaltung 32 verbunden, die den Digitalwert ausgibt Die beiden Zähler 30 und 31 summieren Taktimpulse auf, die von einem Taktgeber 44 über Torschaltungen 42 und 43 den Zählern zugeführt werden. Im Gegensatz zur Anordnung nach F i g. 1 wird das analoge Ausgangssignal nicht mit Hilfe eines von der Rechenschaltung betätigten Umschalters gewonnen, sondern die Übertragimpulse der Zähler 30 und 31 schalten eine bistabile Kippstufe 33, deren Ausgangsimpulse von einem Tiefpaß 34 geglättet werden. Der Ausgang dieses Tiefpasses ist mit dem Eingang 35 eines ein Rückführungsnetzwerk bildenden Dreipunktschalters 38 verbunden, der als Komparator arbeitet und dem ferner über einen Eingang 36 das umzusetzende analoge Eingangssignal zugeführt ist An die Ausgänge 39 und 40 dieses Dreipunktschalters 38 ist ein Tiefpaß 41 angeschlossen, dessen Ausgangssignal auf einen invertierenden Eingang 37 des Dreipunktschalters 38 rückgeführt ist Diese Gegenkopplung bewirkt, daß der Dreipunktschalter Impulse abgibt, deren Dauer um so größer ist, je mehr das dem Eingang 36 zugeführte Signal von dem am Eingang 35 anliegenden Abweicht Damit werden auch die Torschaltungen 42 und 43 um so langer gesperrt, je

größer die Abweichung ist, was bewirkt, daß bei größerer Abweichung die Phasenverschiebung schnell und bei kleinen Abweichungen nur langsam geändert wird.

F i g. 5 zeigt einen Digital-Analog-Umsetzer, der nach dem sogenannten Rampenverfahren arbeitet, bei dem das umzusetzende Analogsignal mit einem linear ansteigenden Signal verglichen wird. Dieser Vergleich erfolgt in einem Komparator 55, dessen Eingang 56 das umzusetzende analoge Eingangssignal und dessen ι ο Eingang 57 die linear ansteigende Spannung zugeführt ist, die in einem Integrator 53 durch Integration der Ausgangsspannung einer Referenzspannungsquelle 58 gebildet wird. Der Integrator 53 kann durch Schließen eines Schalters 54 entladen werden. Hierzu ist der Steuereingang des Schalters 54 mit dem Ausgang eines ersten Zählers 50 verbunden, dessen Stand mit dem Stand eines zweiten Zählers 51 in einer Rechenschaltung 52 verglichen wird. Das Vergleichsergebnis wird als Digitalwert von der Rechenschaltung 52 ausgegeben. Den Zählern 50 und 51 sind Torschaltungen 69 und 70 vorgeschaltet, deren jeweils einen Eingängen Taktimpulse zugeführt sind. Der andere Eingang der Torschaltung 69 erhält ein Steuersignal von einer bistabilen Kippstufe 67 und der andere Eingang der Torschaltung 70 ein Steuersignal von einer bistabilen Kippstufe 63. Sind die beiden Torschaltungen 69 und 70 für die Taktimpulse geöffnet, werden die Zähler 50 und 51 synchron durchgezählt, so daß an ihren Ausgängen jeweils eine Folge von Obertragimpulsen auftreten, welche in der Regel eine gewisse Phasenverschiebung haben.

Wie schon erwähnt, dienen die Ausgangsimpulse des Zählers 50 zum Rücksetzen der Integrationsanordnung 53. Der Ausgang für die Übertragimpulse des Zählers 51 ist an den einen Eingang einer Torschaltung 61 und den einen Eingang 68 der bistabilen Kippstufe 67 angeschlossen. Die Torschaltung 61 wird vom Komparator 55 gesteuert Ihr Ausgang ist mit dem Eingang 64 der bistabilen Kippstufe 63 verbunden, die außer der Torschaltung 70 eine weitere Vorschaltung 62 steuert, der die in einem Differenzierglied 59,60 differenzierten Ausgangsimpulse des Komparators 55 zugeführt sind. Die differenzierten Ausgangsimpulse des Komparators gelangen ferner auf einen zweiten Eingang 65 der bistabilen Kippstufe 63.

Anhand der F i g. 6 wird im folgenden die Arbeitsweise der Anordnung nach Fig.5 näher erläutert Die Diagramme der Fig.6 zeigen die Übertragimpulse g des Zählers 50, die Obertragimpulse h des Zählers 51, so die dem Eingang 56 des Komparators 55 zugeführte Eingangsspannung i die Ausgangsspannsing j des Integrators 53, die Ausgangsspannung k des Komparators 55, den Schaltzustand /der Torschaltung 69 und den Schaltzustand m der Torschaltung 70.

Mit dem Obertragimpuls des Zählers 50 (Diagramm g) wird der Schalter 54 geschlossen und der Integrator 53 entladen, so daß dessen Ausgangsspannung j kleiner als die umzusetzende analoge Eingangsspannung /wird. Die Ausgangsspannung k des Komparators 55 wird daher NuIL Es sei zunächst angenommen, daß die beiden bistabilen Kippstufen 65 und 67 in einem solchen Schaltzustand sind, daß die Torschaltungen€9 und 70 für die Taktimpulse freigegeben sind und die beiden Zähler

50 und 51 eine gleiche Anzahl von Taktimpulsen je *⁵ Zeiteinheit erhalten. Ferner sei angenommen, daß die Phasendifferenz der Obertragimpulse der Zähler 50 und

51 größer ist, als es dem Eingangssignal entspricht Das

Integratorausgangssignal j erreicht daher die Eingangsspannung i, bevor der Übertragimpuls des Zählers 51 auftritt. Überschreitet die Integratorausgangsspannung j die Eingangsspannung /, gibt der Komparator 55 »1 «-Signal ab, das vom Differenzierglied 59, 60 differenziert wird und auf die Torschaltung 62 gelangt, die voraussetzungsgemäß von der bistabilen Kippstufe 63 freigegeben ist Ihr Ausgangssignal schaltet daher die Kippstufe 67 um, so daß die Torschaltung 69 die Taktimpulse sperrt

Während nun der Zähler 50 stillsteht, steigt das Ausgangssignal j des Integrators 53 weiter an, der Komparator 55 gibt weiter »1 «-Signal ab, so daß die Torschaltung 61 gesperrt ist Der Zähler 51 erhält weiterhin Taktimpulse. Sein Übertragimpuls gelangt einerseits auf den Eingang der gesperrten Torschaltung 61 und andererseits auf den zweiten Eingang der bistabilen Kippstufe 68, die er in den Schaltzustand zurücksetzt in dem die Torschaltung 69 freigegeben ist Der Zähler 50 erhält daher wieder Taktimpulse. Er war während der Zeitdauer gesperrt, um die der Ausgangsimpuls des Zählers 51 später kam als der Impuls des Komparators 55 (vergl. Diagramme Ij, k, I).

Der Ausgangsimpuls des Zählers 50 schließt wieder den Schalter 54, so daß der Integrator 53 entladen wird (Diagramm j). Das Ausgangssignal k des Komparators 55 wird Null. Hat sich das Eingangssignal / seit dem letzten Übertragimpuls des Zählers 51 nicht geändert, so tritt der nächste Übertragimpuls des Zählers 51 zu dem Zeitpunkt auf, in dem das Integratorausgangssignal j gleich dem Eingangssignal 1 ist Die bistabilen Kippstufen 63 und 67 werden damit gleichzeitig an ihren beiden Eingängen angesteuert so daß sie nicht schalten und die Torschaltungen 69 und 70 während der ganzen Integrationsperiode geöffnet bleiben.

Es wird angenommen, daß sich nun das Eingangssignal /erhöht Damit tritt das Übertragsignal des Zählers 51 vor dem Zeitpunkt auf, zu dem das Integratorsignal j gleich dem Eingangssignal / ist Das Komparatorausgangssignal k ist daher bei Auftreten des Übertragimpulses des Zählers 51 noch Null, so daß die Torschaltung 61 geöffnet ist der Übertragimpuls auf den Eingang 64 der bistabilen Kippstufe 63 gelangt und diese in den Schaltzustand bringt, in dem sie die Torschaltung 70 sperrt Gleichzeitig sperrt die Kippstufe 63 die Torschaltung 62. Der Zähler 51 wird somit angehalten. Obersteigt die Integratorausgangsspannung j das Eingangssignal i, gibt der Komparator 55 »1 «-Signal ab, das über das Differenzierglied 59, 60 einerseits auf die gesperrte Torschaltung 62 gelangt und daher an der bistabilen Kippstufe 67 unwirksam ist und andererseits dem zweiten Eingang der bistabilen Kippstufe 65 zugeführt wird, die damit in den Schaltzustand zurückgeschaltet wird, in dem sie die Torschaltung 70 für die Taktimpulse freigibt Der Frequenzteiler 51 stand somit während einer Zeitdauer still, um die der Obertragimpuls des Freqeenzteilers 51 früher auftrat als die Gleichheit des Integratorsignals j und der Eingangsspannung / (vergL Diagramm m). Damit ist die Phasendifferenz der Übertragimpulse der Zähler 50 und 51 wieder so eingestellt, daß der Obertragimpuls des Zählers 51 in dem Zeitpunkt auftritt, in dem das Integratorsignal y gleich der Eingangsspannung /ist

Mit der Anordnung nach F i g. 5 wird ein Digitalwert erhalten, der dem analogen Eingangssignal / entspricht, das in dem Zeitpenkt am Eingang anliegt, in dem die Integratorspannung j gleich dem Eingangssignal / ist Dieser Digitalwert steht etwa für die Dauer einer

Integrationsperiode am Ausgang der Rechenschaltung 52 zur Verfügung, ohne daß er in einem Zwischenspeicher hinterlegt werden muB. Häufig werden Analog-Digital-Umsetzer gewünscht, die integrierend arbeiten, d. h, die einen Digitalwert liefern, der einem Mittelwert des Eingangssignals entspricht Ist die Zeit, über die das Eingangssignal integriert wird, ein ganzzahliges Vielfaches einer etwaigen dem Eingangssignal überlagerten Störwechselspannung, z.B. der Netzspannung, so beeinflußt diese das Meßergebnis nicht F i g. 7 zeigt das Schaltbild eines solchen integrierenden Analog-Digital-Umsetzers. Das umzusetzende analoge Eingangssignal liegt an einem Eingang 75, der über einen Schalter 76 mit dem einen Eingang 77 eines Integrators 78 verbunden werden kann. Der andere Eingang 79 kann über einen Schalter 80 an eine Referenzspannungsquelle

81 gelegt werden. Im Ausführungsbeispiel sind die Schalter 76 und 80 wechselweise geschlossen; es ist aber auch eine Betriebsart möglich, bei der der Schalter 76 stets und der Schalter 80 nur während bestimmter Arbeitsphasen geschlossen ist Das von der Referenzspannungsquelle 81 abgegebene Signal ist zweckmäßig größer als das größte vorkommende Eingangssignal An den Integrator 78 ist eine Schwellwertstufe 82 angeschlossen, an deren Ausgang bei positiver Polarität 2s des umzusetzenden Analogsignals »O«-Signal auftritt wenn die Ausgangsspannung des Integrators 78 größer als Null ist Sollen Eingangsspannungen mit negativer Polarität umgesetzt werden, so ist die Schwellwertstufe

82 so eingestellt daß sie »O«-Signal abgibt wenn ihre Eingangsspannung kleiner als Null ist

Der Steuereingang des Schalters 76 liegt an einem Ausgang 102 einer bistabilen Kippstufe 89, die von den Obertragimpulsen eines Zählers 84 geschaltet wird. Dieser ist an eine Torschaltung 87 angeschlossen, dessen einer Eingang Taktimpulse und dessen anderer Eingang 103 ein Steuersignal von einer bistabilen Kippstufe 100 erhält Es wird zunächst angenommen, daß dieses Steuersignal log. »0« ist, so daß die Taktimpulse von der Torschaltung 87 zum Zähler 84 durchgeschaltet werden. Die Taktimpulse gelangen ferner auf den einen Eingang einer Torschaltung 88, deren anderer Eingang 105 an eine bistabile Kippstufe 96 angeschlossen ist die in einem solchen Schaltzustand sei, daß am Eingang 105 der Torschaltung 88 »0«-Signal liegt und daher die Taktimpulse auch von dieser durchgeschaltet und in einem Zähler 85 aufsummiert werden. Dessen Übertragimpulse sind dem einen Eingang einer Torschaltung 93 zugeführt deren anderer Eingang mit dem Ausgang 104 der bistabilen Kippstufe 89 verbunden ist An den Ausgang der Torschaltung 93 ist der eine Eingang 101 der bistabilen Kippstufe 100 und der eine Eingang einer Torschaltung 94 angeschlossen, deren anderer Eingang mit dem Ausgang der Schwellwertstufe 82 verbunden ist. Ihr ist ein Eingang 95 der bistabilen Kippstufe 96 nachgeschaltet. Aus den Inhalten der Zähler 84 und 85 errechnet wieder eine Rechenschaltung den dem Eingangssignal entsprechenden Digitalwert.

Die am Ausgang der Schwellwertstufe 82 auftretenden Impulse sind über ein Differenzierglied 106, 107 einem zweiten Eingang 97 der bistabilen Kippstufe 96 Und dem einen Eingang einer Torschaltung 98, die mit demselben Ausgangssignal der bistabilen Kippstufe 96 angesteuert ist wie die Torschaltung 88, zugeführt. Ihr Ausgang ist mit einem Eingang 99 der bistabilen Kippstufe 100 verbunden.

An den Ausgang der Schwellwertstufe 82 ist ferner der eine Eingang 92 einer bistabilen Kippstufe 90 angeschlossen, deren anderer Eingang 91 mit dem Ausgang 102 der bistabilen Kippstufe 89 verbunden ist und von deren Ausgangssignal der Schalter 80 gesteuert ist

Anhand von in Fig.8 aufgetragenen Zeitdiagrammen wird im folgenden die Arbeitsweise der Schaltung nach F i g. 7 näher erläutert Die Diagramme zeigen im einzelnen: die Obertragimpulse ο des Zählers 84, die Obertragimpulse ρ des Zählers 85, die am Ausgang 104 der Kippstufe 89 auftretenden Impulse q, die dem Eingang 75 zugeführte umzusetzende analoge Eingangsspannung r, die am Integrator 78 auftretende Spannung s, die Ausgangsspannung t der Schwellwertstufe 82, den Schaltzustand u der Torschaltung 87 und den Schaltzustand ν der Torschaltung 88, wobei in den beiden letzten Diagrammen die Schraffur den Schaltzustand kenntlich macht in dem die Taktimpulse zu den Zählern durchgeschaltet werden.

Mit dem ersten Obertragimpuls ο des Zählers 84 wird die Kippstufe 89 in den Schaltzustand gebracht, in dem das an ihrem Ausgang 104 auftretende Ausgangssignal die Torschaltung 93 sperrt und das am Ausgang 102 auftretende Signal den Schalter 76 schließt Damit wird die umzusetzende Eingangsspannung r an den Eingang 77 des Integrator·; 78 gelegt dessen Ausgangsspannung s linear von der Spannung Null an zu steigen beginnt Die Schwellwertstufe 82 gibt daher »0«-Signal ab (Diagramm t). Die Torschaltungen 87 und 88 sind geöffnet, so daß die Zähler 84 und 85 eine gleiche Anzahl von Taktimpulsen je Zeiteinheit erhalten. Der erste Übertragimpuls ρ des Zählers 85 ist unwirksam, da die Torschaltung 93 von der Kippstufe 98 gesperrt ist Der nächste Übertragimpuls ο des Zählers 84 schaltet die Kippstufe 89 um, das Signal q an ihrem Ausgang 104 wird log. »1«, so daß die Torschaltung 93 für den nächsten Übertragimpuls ρ des Zählers 85 freigegeben und der Schalter 76 geöffnet wird. Ferner erhält die bistabile Kippstufe 90 an ihrem Eingang 91 ein Steuersignal, das sie in den Schaltzustand versetzt in dem sie den Schalter 80 schließt über den darauf der Integrator 78 von der Referenzspannungsquelle 81 entladen wird.

Der nächste Obertragimpuls ρ des Zählers 85 wird von der Torschaltung 93 auf die Torschaltung 94 und auf den Eingang 101 der bistabilen Kippstufe 100 durchgeschaltet. An dieser hat der Impuls keine Wirkung, da sie schon in dem Schaltzustand ist in den sie mit einem Impuls am Eingang 101 gebracht werden kann. Dagegen bringt der von der Torschaltung 94 auf den Eingang 95 der Kippstufe 96 übertragene Impuls diese in den Schaltzustand, in dem die Torschaltungen 88 und 98 gesperrt sind. Die Zufuhr von Taktimpulsen zum Zähler 85 wird daher unterbrochen (vergl. Diagramm v). Geht die Ausgangsspannung des Integrators 78 durch Null, wird das Ausgangssignal t der Schwellwertstufe 82 log. »1«, das über das Differenzierglied 106,107 auf die von der Kippstufe 96 gesperrte Torschaltung 98 und auf den Eingang 97 der Kippstufe 96 gelangt und diese in den Schaltzustand ν zurücksetzt in den sie die Torschaltung 88 und 98 freigibt Die Taktimpulse werden daher wieder zum Zähler 85 durchgeschaltet Dieser war somit während der Zeit zwischen dem Auftreten seines Übertragsignals ρ und dem Nulldurchgang der Ausgangsspannung s des Integrators 78 gesperrt Um diese Zeit wird sein nächster Übertragimpuls ρ verzögert, so daß, wenn sich die Eingangsspannung nicht ändert, der übernächste Übertragimpuls mit dem Nulldurchgang der Ausgangsspannung des Integrators 78 zusammen-

fallen wird.

Bevor das Verhalten der Schaltung bei unverändertem Eingangssignal beschrieben wird, soll zunächst die weitere Wirkung des beim Nulldurchgang der Integratorausgangsspannung s auftretenden »1 «-Signals der Schwellwertstufe 82 erläutert werden. Dieses Signal wird dem Eingang 92 der bistabilen Kippstufe 90 zugeführt und schaltet diese zurück, so daß der Schalter 80 geöffnet wird. Die Integratcrausgangsspannung s bleibt daher konstant etwa Null, bis der nächste Übertragimpuls des Zählers 84 die Kippstufe 89 umschaltet, der Schalter 76 wieder geschlossen wird und der Integrator 78 die analoge Eingangsspannung r aufzuintegrieren beginnt

Der nächste Übertragimpuls ο des Zählers 84 schaltet die Kippstufe 89 wieder zurück, der Schalter 76 wird geöffnet, die Kippstufe 90 in den Schaltzustand gebracht, in dem der Schalter 80 geschlossen ist und die Torschaltung 93 mit dem Signal q freigegeben. Der nächste Übertragimpuls ρ des Zählers 85, der über die Torschaltungen 93 und 94 auf den Eingang 95 der Kippstufe 96 geschaltet wird, ist für diese wirkungslos, da gleichzeitig die Ausgangsspannung s des Integrators 78 durch Null geht und die Schwellwertstufe 82 einen »1«-Signal-Impuls (Diagramm q^auf den Eingang 97 der Kippstufe 96 gibt Diese wird somit an ihren beiden Eingängen gleichzeitig angesteuert und schaltet daher nicht um. Das Ausgangssignal t der Schwellwertstufe 82 bewirkt wieder das Umschalten der Kippstufe 90 und damit das öffnen des Schalters 80.

Gemäß Diagramm τ sinkt nun das Eingangssignal. Dies hat zur Folge, daß während seiner Integration die Ausgangsspannung sdes Integrators langsamer ansteigt und bis zum Auftreten des nächsten Übertragimpulses ο des Zählers 84, der die Integration des Eingangssignals stoppt, einen kleineren Wert erreicht. E>a der Integrator 78 mit dem gleichen Referenzsignal entladen wird, verkürzt sich die Entladezeit. Das Ausgangssignal des Integrators 78 geht daher früher durch Null, als der Übertragimpuls des Zählers 85 auftritt. Mit dem Nulldurchgang des Integratorsignals s wird das Ausgangssignal f der Schwellwertstufe 82 log. »1«, das nach Differenzierung im Differenzierglied 106,107 von der Torschaltung 98 auf den Eingang 99 der Kippstufe 100 geschaltet wird, da die Kippstufe % in dem Schaltzustand ist, in dem die Torschaltungen 88 und 98 freigegeben sind. Die Kippstufe 100 wird daher umgeschaltet und auf den Eingang 103 der Torschaltung 97 Sperrsignal gegeben (Diagramm u). Der Zähler 84 steht still, bis ein Übertragimpuls ρ des Zählers 85 auf den Eingang 101 der Kippstufe 100 geschaltet wird und diese zurücksetzt Der Zähler 84 stand somit während der Zeit still, um die der Übertragimpuls des Zählers 85 später auftrat als der Nulldurchgang der Ausgangsspannung des Integrators 78 (Diagramm n). Um diese Zeit wurde die Phasenverschiebung zwischen den Zählern 84 und 85 verändert; die Rechenschaltung 86 ermittelt einen neuen Digitalwert und gibt diesen aus. Die Digitalwerte werden ununterbrochen ohne Verwendung eines Zwischenspeichers ausgegeben.

Bei den beschriebenen Digital-Analog-Umsetzern braucht der Oszillator keine stabile Frequenz zu besitzen. Selbst bei Ausfall der Impulse bleibt die Information in den Zählern statisch erhalten, was dazu benutzt werden kann, bei Spannungsausfall den Speicherinhalt zu sichern. Zweckmäßig werden hierzu Zähler mit magnetischen Bauelementen verwendet

Die beschriebenen Analog-Digital-Umsetzer ermöglichen eine Speicherung des eingegebenen analogen Wertes bei gleichzeitiger digitaler und analoger Ausgabe. Sie benötigen keinen digitalen Zwischenspeicher für ein dauerndes Ausgangssignal, da ein eingelesener Wert jeweils nur korrigiert wird. Der gespeicherte Inhalt kann leicht inkremental verstellt werden, indem die den Zählern vorgeschalteten Logikglieder mit Hilfe eines von außen zugeführten Steuersignals so geschaltet werden, daß sie einzelne Taktimpulse sperren oder Impulse hinzufügen. Es können auch absolute Digitalwerte übernommen werden, indem an den Digitalausgang der Rechenschaltung ein Vergleicher angeschlossen ist, der den von der Rechenschaltung ausgegebenen Wert mit einem von außen zugeführten Digitalwert vergleichen und einem der beiden Zähler so lange Impulse zugeführt werden, bis die dem Vergleicher zugeführten Werte gleich sind. Auch können Digitalwerte in der Weise übernommen werden, daß der eine Zähler auf Null rückgestellt wird und der andere auf einen von außen zugeführten Digitalwert einstellbar ist. Solche Analog-Digital-Umsetzer eigenen sich vor allem für den Einsatz in der Schnittstelle zwischen Prozeßrechner und analogen Regeleinrichtungen.

Hierzu 8 Blatt Zeichnungen

Claims (26)

Patentansprüche:

1. Analog-Digital-Umsetzer mit einem Nachführungsnetzwerk, welcher das analoge Eingangssignal mit dem Ausgangssignal eines Digital-Analog-Umsetzers, der das digitale Ausgangssignal in ein Analogsignal umsetzt, vergleicht und in Abhängigkeit vom Ausgangssignal des Digital-Analog-Umsetzers den Stand eines Zählers verändert, dadurch gekennzeichnet, daß zwei Zähler (1, 2) gleicher Zählkapazität vorhanden sind, deren Eingänge (3, 4) an einen Taktgeber (10) angeschlossen sind und deren Digitalausgänge {12, 13) mit einer Rechenschaltung (17) verbunden sind, welche aus der Differenz der in den beiden Zählern (1, 2) aufsummierten Impulse einen dem analogen Eingangssignal entsprechende Digitalwert bilde», daß das Nachführungsnetzwerk (13) aus dem umzusetzenden analogen Eingangssignal in Abhängigkeit von der Phasendifferenz der Inhalte der Zähler (1,2) ein Vergleichssignal erzeugt, in dessen Abhängigkeit die Differenz der Inhalte der Zähler (1, 2) so verändert wird, daß das in Abhängigkeit von der Phasendifferenz der Inhalte der Zähler (1, 2) gebildete Signal dem umzusetzenden analogen Eingangssignal oder einem davon abgeleiteten Signal angenähert wild.

2. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein Zähler an einen spannungsabhängigen Oszillator als Taktgeber angeschlossen ist, dessen Frequenz in Abhängigkeit des Vergleichssignals gesteuert ist.

3. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Eingänge (3,4) der Zähler (1, 2) an einen einzigen Taktgeber (10) über einem Komparator (24) nachgeordnete Logikglieder (5, 6) angeschlossen sind, die in Abhängigkeit des Vergleichss'gnals für die Impulse des Taktgebers (10) geöffnet und gesperrt werden.

4. Analog-Digital-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß die Logikglieder (5,6) Torschaltungen sind, mit denen Impulse für den einen oder den anderen der beiden Zähler (1, 2) ausblendbar sind.

5. Analog-Digital-Umsetzer nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Logikglieder ODER-Glieder enthalten, über die Zusatzimpulse des Taktgebers dem einen oder dem anderen Frequenzteiler hinzufügbar sind.

6. Analog-Digital-Umsetzer nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß einem Zähler ein Logikglied vorgeschaltet ist, das in einem ersten Schaltzustand dieselbe Anzahl von Taktimpulsen des Taktgebers zu dem ihm nachgeordneten Zähler durchschaltet, wie dem anderen Zähler zugeführt sind, und in einem zweiten Betriebszustand eine größere Anzahl von Taktimpulsen und in einem dritten Betriebszustand eine kleinere Anzahl von Taktimpulsen durchschaltet.

7. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß beide Zähler (I₁ 2) Vorwärtszähler sind und die Rechenschaltung (17) eine Subtrahierschaltung ist, deren absoluter Ausgangswert der dem analogen Eingangssignal entsprechende Digitalwert ist.

8. Analog-Digital-Umsetzer nach Anspruch 7, dadurch gekennzeichnet, daß dem Minuenden eine Konstante (23) hinzugefügt ist, die mindestens gleich

der Zählkapazität der Zähler (1,2) ist

9. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der eine Zähler ein Vorwärtszähier, der andere ein Rückwärtszähler und die Rechenschaltung eine Addierschaltung ist, deren um das Übertragsignal verminderte Ausgangswert der dem analogen Eingangssignal entsprechende Digitalwert ist

10. Analog-Digital-Umsetzer nach Anspruch 9, dadurch gekennzeichnet daß der Ausgangswert der Addierschaltung um. Eins erhöht ist

11. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß an die Zähler (1,2) eine Phasenvergleichsschaltung (18, 21) angeschlossen ist, die ein von der Größe der Phasendifferenz der Obertragimpulse der Zähler (1, 2) abhängiges analoges Ausgangssignal liefert, das dem einen Eingang (23) eines Komparators (24) zugeführt ist an dessen anderem Eingang (25) das analoge Eingangssignal anliegt und der das Vergleichssignal abgibt

12. Analog-Digital-Umsetzer nach Anspruch U, dadurch gekennzeichnet daß die Phasenvergleichsschaltung eine bistabile Kippstufe (33) enthält, die von den Übertragimpulsen der Zähler (30, 31) geschaltet ist und deren Ausgangssignal über einen Tiefpaß (34) dem einen Eingang (35) des Iiomparators (24) 7-ugeführt ist (F i g. 4).

13. Analog-Digital-Umsetzer nach Anspruch 12, dadurch gekennzeichnet, daß die Phasenvergleichsschaltung die Rechenschaltung (17) enthält, die mit den Vorzeichen- oder Übertragsignalen einen Umschalter (18) steuert, dem einerseits eine Referenzspannung (Ui) und andererseits Massepotential zugeführt ist und an den über einen Tiefpaß (21) der eine Eingang (23) des Komparators (24) angeschlossen ist.

14. Analog-Digital-Umsetzer nach einem der Ansprüche 3 bis 13. dadurch gekennzeichnet, daß der Komparator (24) ein Dreipunktschalter ist, dessen Ausgänge (27, 28) je ein Logikglied (6, 5) nachgeordnet ist, derart, daß, wenn beide Ausgänge (27, 28) des Schalters (24) ein erstes binäres Ausgangssignal, z. B. log. »0«, führen, beiden ZäWern (1,2) die Impulse des Taktgebers (10) zugeführt sind, und daß, wenn ein Ausgang (27 bzw. 28) das andere Binärsignal, z. B. log. »1«, führt, dem einen Zähler (1 bzw. 2) eine größere Anzahl von Taktimpulsen als dem anderen (2 bzw. 1) zugeführt ist und damit die Differenz der Zählerstände, die Phasendifferenz der Übertragimpulse der Zäiiler (1, 2) und das Ausgangssignal der Phasenvergleichsschaltung im Sinne einer Verkleinerung der Differenz der Eingangssignale des Komparators (24) geändert sind.

15. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Ausgangssignale des Komparators (24) den Logikgliedern (5,6) über Torschaltungen (19,29) zugeführt sind, die von einem Zeitgeber (20), der eine Impulsfolge mit kleinem Puls-Pausen-Verhältnis liefert, freigegeben sind."

16. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet daß die mittlere Frequenz der den Zählern (1,2) zugeführten Taktimpulse in Abhängigkeit der Differenz der dem Komparator (24) zugeführten Signale veränderbar ist.

17. Analog-Digital-Umsetzer nach den Ansprüchen 15 und 16, dadurch gekennzeichnet, daß das Puls-Pausen-Verhältnis des Zeitgebers veränderbar ist

18. Analog-Digital-Umsetzer nach Anspruch 15, dadurch gekennzeichnet, daß die Ausgänge (39, 40) des !Comparators (38) über einen Tiefpaß (41) mit einem invertierenden Eingang (37) des !Comparators (38) verbunden sind (F i g. 4).

19. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß dem einen Eingang (56) des !Comparators (55) das umzusetzende Eingangssignal zugeführt ist und der andere Eingang (57) mit dem Ausgang eines Integrators (53) verbunden ist, an dessen Eingang eine Referenzspannungsquelle (58) angeschlossen ist und der über einen von den Übertragimpulsen (g) des ersten Zählers (50) gesteuerten Schalter (54) löschbar ist, und daß von dem Zeitpunkt, 7U dem das Ausgangssignal (j) des Integrators (53) das umzusetzende Eingangssignal (i) übersteigt, bis zum Auftreten des nächsten Ausgangsimpulses (k) des zweiten Frequenzteilers (51) dem ersten Zähler (50) eine kleinere Anzahl von Taktimpulsen als dem zweiten Zähler (51) zugeführt ist, wenn bei Auftreten des Übertragimpulses (ti) des zweiten Zählers (51) die Ausgangsspannung (j)dv& Integrators (53) größer als das umzusetzende Eingangssignal Q) ist, und daß vom Zeitpunkt des Auftretens des Übertragsignals (h)des zweiten Zählers (51) bis zu dem Zeitpunkt, zu dem das Ausgangssignal (j) des Integrators (53) das Eingangssignal (i) übersteigt, dem ersten Zähler (50) eine größere Anzahl von Taktimpulsen zugeführt ist als dem zweiten Zähler (51), wenn innerhalb einer Integrationsperiode das Ubertragsignal des zweiten Zählers (51) auftritt, bevor das Ausgangssignal (j)des Integrators (53) das Eingangssignal (i) übersteigt (Fig. 5 und 6).

20. Analog-Digital-Umsetzer nach Anspruch 19, dadurch gekennzeichnet, daß den beiden Zählern (50, 51) Taktimpulse über je eine Torschaltung (69, 70) zuführbar sind, daß die dem ersten Zähler (50) vorgeschaltete Torschaltung (69) von dem Zeitpunkt, zu dem das Ausgangssignal des Integrators (53) das Eingangssignal übersteigt, bis zum Auftreten des Übertragimpulses des zweiten Zählers (51) gesperrt ist und daß die dem zweiten Zähler (51) vorgeschaltete Torschaltung (70) vom Auftreten des Übertragimpulses des zweiten Zählers (5i) bis zu dem Zeitpunkt, zu dem das Ausgangssignal des Integrators (53) das zu speichernde Analogsignal übersteigt, gesperrt ist (F i g. 5).

21. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß ein Integrator (78) vorhanden ist, an den das unizusetzende Eingangssignal ^während konstanter Zeiten, vorzugsweise während der Zykluszeiten des ersten Zählers (84) angelegt ist, der von einer Referenzsignalquelle (81) entladen wird und an den eine Schwellwertstufe (82) angeschlossen ist, die beim Nulldurchgang des Ausgangssienals (s) des Integrators (78) einen Impuls ausgibt, und daß eine Logikschaltung vorgesehen ist, die, wenn der Übertragimpuls (p) des zweiten Zählers (85) nach dem Ausgangssignal (t) der Schwell wertstufe (82) auftritt, den ersten Zähler (84) vom Zeitpunkt des Auftretens des Ausgangssignals (t)der Schwellwertstufe (82) bis zum Auftreten des Übertragimpulses

(p)des zweiten Zählers (85) sperrt, und die, wenn der Übertragimpuls (p)des zweiten Zählers (85) vor dem Ausgangssignal ft) der Schwellwerstufe (82) auftritt, den zweiten Zähler (84) vom Zeitpunkt des Auftretens des Übertragimpulses (p) des zweiten Zählers (85) bis zum Auftreten des Ausgangssignals ft) der Schwellwertstufe (82) sperrt (F i g. 7 und 8).

22. Analog-Digital-Umsetzer nach Anspruch 19, dadurch gekennzeichnet, daß den beiden Zählern (84, 85) Taktimpulse über je eine Torschaltung (87, 88) zuführbar sind, daß die dem ersten Zähler (84) vorgeschaltete Torschaltung (87) von dem Zeitpunkt, zu dem der Integrator (78) entladen ist, bis zum Auftreten des Übertragimpulses des zweiten Zählers (85) gesperrt ist und daß die dem zweiten Zahler (85) vorgeschaltete Torschaltung (88) vom Auftreten des Übertragimpulses des zweiten Zählers (85) bis zu dem Zeitpunkt, in dem der Integrator (78) entladen ist, gesperrt ist (F i g. 7).

23. Analog-Digital-Umsetzer nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, daß die den beiden Zählern (50, 51) vorgeschalteten Torschaltungen (69, 70) von je einer bistabilen Kippfstufe (63, 67) gesteuert sind, daß der Ausgang des zweiten Zählers (51) an den einen Eingang (68) der dem ersten Zähler (50) vorgeordneten Kippstufe (67) und an einen Eingang einer Torschaltung (61) angeschlossen ist, die über ihren zweiten Eingang vom Komparator (55) bzw. von der Schwellwertstufe (82) gesteuert ist, und an deren Ausgang der zweite Eingang (64) der dem zweiten Zähler (51) vorgeordneten bistabilen Kippstufe (63) angeschlossen ist, daß das Ausgangssignal des !Comparators (55) bzw. der Schwellwertstufe (82) ferner über ein Differenzierglied (59, 60) dem ersten Eingang (65) der bistabilen Kippstufe (63) und dem einen Eingang einer Torschaltung (62) zugeführt ist, die von der dem zweiten Zähler (51) vorgeordneten bistabilen Kippstufe (63) gesteuert ist und an deren Ausgang der zweite Eingang (66) der dem ersten Zähler (50) vorgeordneten bistabilen Kippstufe (67) angeschlossen ist.

24. Analog-Digital-Umsetzer nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Logikglieder (5, 6) mit Hilfe eines von außen zuführbaren Steuersignals so schaltbar sind, daß die Zähler inkremental verstellbar sind.

25. Analog-Digital-Umsetzer nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß an den Digitalausgang der Rechenschaltung ein Vergleicher angeschlossen ist, der den von der Rechenschaltung ausgegebenen Wert mit einem von außen zugeführten Digitalwert vergleicht und daß einem Zähler so lange Impulse zugeführt werden, bis die dem Vergleicher zugeführten Werte gleich sind.

26. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß der eine Zähler auf Null rückstellbar ist und der andere auf einen von außen zugeführten Digitalwert einstellbar ist.