DE69101438T2 - Analog-digitalumsetzer. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf Analog/Digital-Wandler und insbesondere auf integrierende Analog/Digital-Wandler
• Durch verschiedene Einrichtungen, wie beispielsweise durch Sensoren erzeugte analoge Signale sollen oftmals in entsprechende Digitalsignale umgewandelt werden wegen der Bequemlichkeit und der Genauigkeit der digitalen Signalverarbeitung. Analog/Digital-Wandler werden benutzt, um Folgen digitaler Codedarstellungen von Zahlen in einer ausgewählten Zahlenbasis vorzugeben, so daß die Zahlen dem Amplitudenwert von Punkten oder Teilen eines analogen Signaleinganges entsprechen, der in Bezug auf irgendeinen Referenzwert vorgegeben wird. Mit anderen Worten ist die digitale Codedarstellung einer Folge von Zahlen auf die Größe einer entsprechenden Folge von ausgewählten Punkten oder auf die Größe von Mittelwerten irgendeiner Art von Punkten bezogen, die für jeweils eine entsprechende Folge von ausgewählten Teilen eines solchen analogen Eingangssignales in Bezug auf die Größe eines Referenzpegels angetroffen werden.
• Derartige Analog/Digital-Wandler vergleichen solche in einem analogen Eingangssignal auftretenden Größen zu ausgewählten Zeitpunkten mit einer Umwandlungs- Referenzpegelgröße, um eine Annäherung dieser Beziehung durch eine digitale Codedarstellung zu versuchen, wenn diese in einem kurzen Abtast-Zeitintervall oder über eine mittlere Dauer auftritt. Dieses Verfahren wird gewöhnlicherweise periodisch wiederholt, um eine Folge von digitalen Codedarstellungen entsprechend Abtastpunkten oder Teilen in diesem analogen Eingangssignal vorzugeben. Der Umwandlungsprozeß kann durch die analoge Eingangs-Signalgröße oder das Verhältnis von Signal und Referenzgrößen ausgedrückt werden, die dem Produkt entsprechend aus der Umwandlungs-Referenzpegelgröße, dem Ausgang "Schätzzahl", die durch die digitale Codedarstellung repräsentiert wird und einem "Übertragungsfunktionsparameter", der dem Wert für direkte lineare Wandler entspricht. Verschiedene Möglichkeiten in einem Wandler können jedoch das Auftreten von Veränderungen gestatten, die in einem Umwandlungsprozeß resultieren, der zu einem nichtlinearen Wandler führt, wenn der Entwurf des Wandlers nicht sorgfältig erfolgt. Zusätzlich kann beabsichtigt sein, daß die Übertragungsfunktion ein mathematisches Verfahren, wie beispielsweise eine Integration ausführt, so daß die digitalen Codedarstellungen am Ausgang das Integral des analogen Eingangssignales repräsentieren.
• Eine weitere Schwierigkeitsquelle in dem Umandlungsprozeß ist das Vorliegen von Rauschen, welches dem analogen Eingangssignal überlagert ist, das in eine Folge von digitalen Codedarstellungen umgewandelt werden soll. Da ein direkter Umwandlungsprozeß, wie zuvor beschrieben, eine digitale Codedarstellung für jeden entsprechend ausgewählten Abtastpunkt in dem analogen Eingangssignal vorgibt und somit von dem Wert abhängt, den das Eingangssignal in dem genauen Zeitpunkt besitzt, wenn die Abtastung vorgenommen wird, unterscheidet sich die Ausgangs-Codefolge gewöhnlicherweise von dem Wert, der andernfalls erhalten wird, wenn kein dem Analogsignal überlagertes Rauschen vorliegt. Obgleich solches Rauschen bis zu einem beträchtlichen Ausmaß durch vorangehende analoge Filterung oder nachfolgende digitale Verarbeitung entfernt werden kann, kann sich ein beträchtlicher Wert bei der Entfernung eines jeglichen Rauscheffektes ergeben, bevor die Umwandlung vervollständigt ist.
• Typischerweise erfolgt dies durch Verwendung einer Analog/Digital-Umwandlungstechnik, bei der die digitale Codedarstellung von dem Zeitintegral oder dem mittleren Wert des analogen Eingangssignales während eines Zeitintervalles um jeden Punkt, um den eine Umwandlung gewünscht ist, abhängt. Eine solche Integration oder Mittelwertbildung des abgetasteten Signales führt zu der Möglichkeit der Vorgabe sehr genau wiederholbarer Ergebnisse für die gleiche analoge Signalform auch beim Vorliegen eines wesentlichen Rauschbetrages, der im Zusammenhang mit diesem Signal auftritt. Die Effekte des Rauschens werden aus jenen Rauschfrequenzen herausgemittelt, die innerhalb des analogen Eingangssignales vorliegen und die reziproke Werte innerhalb der Integrationszeit des analogen Eingangssignales um einen Abtastpunkt besitzen.
• Das Zeitintervall einer solchen Integration muß, wenn sie diskret für jeden Abtastteil erfolgt, klein genug sein, um Sicherzustellen, daß sich eine Folge von digitalen Codedarstellungen mit einer ausreichenden Rate ergibt, um das analoge Eingangssignal erfolgreich ohne jegliche Verzerrung zu simulieren. Andererseits sollte das Zeitintervall unter dieser Einschränkung so groß wie möglich sein, um die Dauer der Signalmittelung für jeden Punkt auf ein Maximum zu bringen, wodurch andererseits die durch Rauschen eingeführten Fehler in den digitalen Ausgangs-Codedarstellungen auf ein Minimum gebracht werden.
• In einigen Situationen ergibt sich das Erfordernis nach einem Mittelwert des analogen Eingangssignales, der über viele Abtastzeiten gemittelt ist und sehr genau am Ausgang des Wandlers vorgegeben wird und daß diese Genauigkeit so präzise beibehalten werden muß wie die Genauigkeit des Mittelwertes, der über eine oder wenige Abtastperioden festgestellt wird. Dies bedeutet, daß sich die Fehler bei jeder Abtastung nicht über viele Abtastungen akkumulieren dürfen. Eine solche Situation ergibt sich bei der Verwendung von Geschwindigkeitskreiseln in Flugzeugen, um Lage- und Ausrichtungs- Referenzsignale vorzugeben. In solchen Systemen muß die Genauigkeit der Winkelgeschwindigkeitsmessung in der Größenordnung von ein oder zwei Zehnteln ppm sein, was erfordert, daß der Analog/Digital-Wandler Ausgangssignale mit einer Genauigkeit von 24 Bit ausgeben kann, wenn diese Genauigkeit aufrechterhalten werden soll. Dieses Erfordernis kann etwas erleichtert werden, wenn ein Verstärker mit wählbarer Verstärkung vor dem Analog/Digital-Wandler benutzt wird, um effektiv den Bereich des analogen Eingangssignales zu komprimieren. Der Verstärkungs-Veränderungsbereich eines solchen Verstärkers ist jedoch oftmals auf einen 10:1-Bereich begrenzt und dies führt dazu, daß immer noch eine Genauigkeit von 22 Bit in dein Ausgangssignal des Analog/Digital-Wandlers erforderlich ist.
• Integrierende Analog/Digital-Wandler können dieses Erfordernis erfüllen, da sie sehr genaue Umwandlungen erzeugen. Dies geschieht auf Grund der Mittelung des Eingangssignales über ausgewählte Zeiten während der Integration und vorzugsweise erfolgt die Integration kontinuierlich, um effektiv den wiederholten Abtastaspekt des Umwandlungsprozesses zu eliminieren und daher jegliche Einschränkung zu eliminieren bezüglich des Signales mit der niedrigsten Frequenz, welches umgewandelt werden kann.
• Andererseits sind integrierende Analog/Digital-Wandler in ihren vielen Formen nachteilig bezüglich ihrer Antwort auf sich rasch ändernde Eingangssignale auf Grund des anhaftenden Integrationsprozesses, der für die Erzielung der Genauigkeit verwendet wird. Die Ausführung der Integration bzw. der Prozeß der Mittelwertbildung über der Zeit führt zu einer Verzögerung bei der Vorgabe des korrekten digitalen Signalausganges auf Grund der erforderlichen Zeit für die Konvergenz des Umwandlungs-Prozesses und je länger die Zeit ist für diese Operationen, umso genauer wird die ausgeführte Umwandlung. Es ist daher ein integrierender Analog/Digital-Wandler erwünscht, der periodisch eine genaue Umwandlung mit einer hohen Geschwindigkeit während des Umwandlungsprozesses vornehmen kann, der jedoch den Integrationsprozeß für das analoge Eingangssignal beibehält, um zu einer genauen Umwandlung zu führen.
• Die vorangegangenen Absätze haben die allgemeinen Vorteile der vorliegenden Erfindung gegenüber dem Stand der Technik offenbart. Zwei Ausführungsbeispiele, die durch unterschiedlichen Stand der Technik aufgedeckt worden sind, müssen jedoch der Klarheit wegen noch unterschieden werden. In dem ersten Ausführungsbeispiel, das durch den Stand der Technik gemäß der US-A-3 765 012 aufgedeckt worden ist, offenbart der Anspruch 1 ein integrierendes Analog/Digital-Wandlersystem (in Fig. 3 veranschaulicht), das durch die Auswahl alternativer Kombinationen von Signalen (Ie,Ic,I2) für die Integration betrieben wird und das eine Version des analogen Eingangssignales (Ie wird kontinuierlich dem Wandler zugeführt) beinhaltet, bei dem eine solche Auswahl sowohl durch eine periodische Änderung erfolgt, die durch ein periodisches Zeittaktsignal (von dem Taktimpulsgenerator 17 in Verbindung mit dem Impulszähler 11 und dem Impulszähler 12) ausgelöst wird und das die Ergebnisse integriert, welche ein Referenzwert in solchen Perioden erreicht.
• Man mag aus der US-A-3 765 012 schließen, daß mehrfache analoge Signale aus einer einzigen Quelle unter Verwendung von Widerständen, Invertern oder anderen Komponenten vorgegeben werden. Die US-A-3 765 012 lehrt jedoch gerade nicht, welche Signale vorzugeben sind und welche korrekte Auswahl einer Schaltkreiskonfiguration für diesen Zweck vorzunehmen ist, um hierdurch die digitalen Ausgangssignale gemäß der vorliegenden Erfindung vorzugeben. Die vorliegende Erfindung lehrt, daß das Verhältnis des a) umzuwandelnden Signales zu b) dem Referenzsignal in dem System der vorliegenden Erfindung beschreibbar ist im wesentlichen basierend auf System-Signalparameter, die Zählstandsakkumulationen, Taktperioden und Taktfrequenzen zusammen mit Schaltkreis- Komponentenverhältnissen des Systems beinhalten. Diese Schaltkreis-Komponenteverhältnisse betreffen Schaltkreiskomponenten in der Signal-Kombinationseinrichtung basierend auf dem Operationsverstärker 20 und Schaltkreiskomponenten in dem Integrator basierend auf dem Operationsverstärker 25.
• Im Gegensatz zu diesem System ergibt sich für die vorliegende Erfindung mit der Lehre der US-A-3 765 012 im Zusammenhang mit Fig. 3 derselben, daß diese erfordert, daß die Werte von den zwei Referenzströmen Ic und 12 oder wenigstens das Verhältnis derselben gefunden werden, um in dem System der US-A-3 765 012 zu arbeiten. Dies bedeutet, daß diese Referenz lehrt, daß diese zwei Referenzströme gefunden werden müssen oder das Verhältnis derselben zusammen mit den Zählkapazitäten von zwei Zählern vor einer Umwandlung in dem System der US-A- 3 765 012, um dem Zähler für die geeignete Antwort präsentiert zu werden, die von dem System für eine Wertumwandlung erhalten wird. Das System der US-A- 3 765 012 schlägt jedoch kein laufendes Verhältnis vor, das durch die Komponenten der vorliegenden Erfindung eingestellt wird, da das System der US-A-3 765 012 automatisch dieses Verhältnis festlegt, ohne irgendwelche vorherige Kenntnis ihres Wertes, basierend auf das Verhältnis einstellenden Schaltkreiskomponenten. Ferner unterscheidet sich das System der US-A-3 765 012 klar von der vorliegenden Erfindung, indem es so unterschiedlich konfiguriert ist, daß es Systemparameter erfordert, um die Umwandlungswerte festzulegen, die bei dem System der vorliegenden Erfindung und der Zählkapazität des Zählers überhaupt nicht verwendet werden.
• Ein weiteres Ausführungsbeispiel das durch die DE-A- 2 356 837 im Stand der Technik aufgedeckt wurde, offenbart einen integrierenden Analog/Digital-Wandler, der ein Signal-Kombinationsnetzwerk, einen integrierenden Schaltkreis, einen Vergleicher und einen schaltenden Schaltkreis aufweist. Die DE-A-2 356 837 schlägt jedoch nicht die Schaltkreisanordnung der vorliegenden Erfindung vor, die zwei Integratoren umfaßt, die mit einem Flip- Flop, einem Schalter, einem Zähler und einem Verstärker mit veränderlichen Verstärkung verbunden sind.
Zusammenfassung der Erfindung
• Die vorliegende Erfindung gibt ein integrierendes Analog/Digital-Wandlersystem vor, wie es durch den Patentanspruch 1 definiert ist und das durch abwechselnd integrierte unterschiedliche Signalkombinationen betrieben wird, die abwechselnd ausgewählt werden und daher beide periodisch und durch ein Integrationsergebnis einen Referenzwert in den Perioden erreichen, wobei ein digitaler Zählstand als Ausgang der Integrations- Zeitdauer einer ausgewählten Kombination in jeder periode ausgegeben wird. Eine erste Signalkombination, basierend auf einem analogen Eingangssignal und einem Referenzwertsignal, wird durch einen Integrator während eines Teils einer jeden aufeinanderfolgenden Periode integriert, bis das integrierte Ergebnis einen Referenzwert erreicht, der durch einen Vergleicher festgelegt ist, der an den Integrator angeschlossen ist und sodann wird eine zweite Signalkombination durch diesen Integrator während einer ausgewählten Zeit in jeder Periode integriert, basierend auf der in dieser Periode verbleibenden Zeit, wobei die zweite Signalkombination unterschiedlich ist aber ebenfalls auf dem analogen Eingangssignal und dem Referenzwertsignal basiert. Ein Zählstand wird durch eine Zähleinrichtung entsprechend der Zeitdauer vorgegeben, die jede Integration einer der Signalkombinationen in jeder dieser Perioden benötigt und ein Zeitintegral wird über eine ausgewählte Zeitdauer berechnet, basierend auf solchen Zählständen und auf Konstanten, die durch die Verhältnisse der Komponenten in dem Umwandlungssystem festgelegt sind.
Kurze Beschreibung der Zeichnungen
• Fig. 1 zeigt schematisch ein Block- und Schaltkreisdiagramm eines die vorliegende Erfindung aufweisenden Systems, und
• Fig. 2 zeigt Signalverläufe, die typischerweise in dem System gemäß Fig. 1 auftreten.
Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele
• Fig. 1 zeigt ein schematisches Block- und Schaltkreisdiagramm des integrierenden Analog/Digital-Wandlersystems der vorliegenden Erfindung, obgleich jene Systemteile ausgeschlossen sind, die der Bildung bestimmter Zeittakt- und Referenzsignale dienen. Zusätzlich ist die Signalquelle des analogen Eingangssignales, welches in eine digitale Codedarstellung umzuwandeln ist, in Fig. 1 nicht dargestellt, noch sind die Systemteile dargestellt, die von den digitalen Signalausgängen des Wandlersystems Gebrauch machen. Ferner sind bestimmte Anweisungen bzw. Signale vorgesehen für den Betrieb des Systems gemäß Fig. 1 aus Quellen, die ebenfalls in dieser Figur nicht dargestellt sind. Schließlich sind Versorgungsspannungen für den Betrieb der verschiedenen Komponenten des Systems in Fig. 1 ebenfalls nicht dargestellt.
• Ein analoges Eingangssignal in der Form eines Spannungsverlaufs ist zwischen einem analogen Signaleingang 10 und einem weiteren Anschluß 11, an dem die Systemmasse als Bezugsspannung vorgegeben ist, angelegt. Die digitale Codedarstellung am Ausgang des Analog/Digital-Wandlersystems wird durch einen Mikroprozessor 12 als mehrere Ziffernsignale ausgegeben, von denen jedes eine Zahl oder ein Codesymbol in dem Code repräsentiert.
• Der Analoge Eingangs-Signalanschluß 10, der in einem typischen Ausführungsbeispiel durch irgendeinen Bereich in einem monolithisch integrierten Schaltkreis vorgegeben sein kann, ist mit dem Eingang eines Verstärkers 13 mit veränderlicher Verstärkung verbunden. Die Verstärkung des Verstärkers 13 mit veränderlicher Verstärkung wird durch Digitalsignale eingestellt, die diesem von einem Decodierer 14 zugeführt werden, der mehrere Eingänge 15 und mehrere Ausgänge 16 aufweist. Ausgangssignale 16 des Decodierers 14 werden als Eingänge dem Verstärker 13 mit veränderlicher Verstärkung zugeführt, so daß Codes, die am Eingang 15 des Decodierers vorgegeben werden, die Verstärkung des Verstärkers 13 auswählen können. Der Verstärker 13 mit veränderlicher Verstärkung gestattet die effektive Komprimierung von Eingangssignalen, die dem analogen Eingangs-Signalanschluß 10 zugeführt werden, um den analogen Eingangs-Signalbereich zu reduzieren, der durch verbleibende Teile des Systems in Fig. 1 in entsprechende digitale Codedarstellungen umzuwandeln ist.
• Ein Referenzsignal wird einem weiteren Eingangsanschluß 17 zugeführt, welches Signal verwendet werden kann, um Zustände in den Systemteilen vor dem analogen Eingangs- Signalanschluß 10 als eine Grundlage für die Kompensation unerwünschter Veränderungen in dem analogen Eingangssignal anzuzeigen, das dem Anschluß 10 zugeführt wird. Dies können beispielsweise Zustandsänderungen an einem Sensor sein, der als eine Quelle für ein solches analoges Eingangssignal dient. Dieses an dem Anschluß 17 zugeführte Referenzsignal wird über einen Widerstand 18 einem Schaltkreisknoten zugeführt, dem das Ausgangssignal des Verstärkers 13 mit veränderlicher Verstärkung ebenfalls über einen weiteren Widerstand 19 zugeführt wird. An diesen Schaltkreisknoten ist ferner der invertierende Eingang eines Operationsverstärkers 20 und ein Rückführungswiderstand 21 angeschlossen, der zwischen dem Ausgang des Operationsverstärkers 20 und diesem Knoten angeordnet ist.
• Der Operationsverstärker 20 und die Widerstände 18, 19 und 21 bilden zusammen einen Signal-Kombinationsschaltkreis, so daß das Ausgangssignal des Operationsverstärkers 20 als eine gewichtete Kombination des Ausgangssignales des Verstärkers 13 mit variabler Verstärkung und des Referenzsignales am Anschluß 17 vorgegeben wird. Wenn die Signalspannung am Ausgang des Verstärkers 13 mit variabler Verstärkung mit V&sub1;&sub3; bezeichnet wird und die Referenzspannung am Ausgangsanschluß 17 negativ ist und mit -V&sub1;&sub7; bezeichnet wird, so ist das Spannungssignal am Ausgang des Operationsverstärkers 20 mit V&sub2;&sub0; bezeichnet und kann wie folgt angeschrieben werden:
• In dem vorstehenden Ausdruck repräsentieren die Bezeichnungen R&sub1;&sub8;, R&sub1;&sub9; und R&sub2;&sub1; entsprechend die Widerstandswerte der Widerstände 18, 19 und 21. Typische Werte sind 10,0 kΩ für R&sub1;&sub8;, 30,0 kΩ für R&sub1;&sub9; und 7,5 kΩ für R&sub2;&sub1;.
• Der Eingangsanschluß 17 ist ferner an eine Schalteranordnung 22 angeschlossen, so daß die Referenzspannung V&sub1;&sub7; ebenfalls an die nächste Stufe in dem Wandlersystem von Fig. 1 zugeführt werden kann, die der Signal-Kombinationseinrichtung, basierend auf dem Operationsverstärker 20, folgt. Der Schalter 22 wird durch ein analoges Übertragungsgatter eines bekannten Typs gebildet. Wenn der Schalter 22 geschlossen ist, so wird die Spannung V&sub1;&sub7; über einen Widerstand 23 an einen weiteren Schaltungsknoten geliefert, an den die Spannung V&sub2;&sub0; vom Ausgang des Operationsverstärkers 20 ebenfalls über einen weiteren Widerstand 24 angelegt wird. Ferner ist mit diesem zweiten Schaltkreisknoten ein invertierender Eingang eines weiteren Operationsverstärkers 25 verbunden sowie eine Seite eines Kondensators 26, der zwischen den Ausgang des Operationsverstärkers 25 und diesen Knoten geschaltet ist, um hierdurch als ein Integrator zu dienen. Wenn somit der Schalter 22 geöffnet ist, so wird nur das Spannungs-Ausgangssignal V&sub2;&sub0; diesem Schaltkreisknoten dieser Integrationsstufe zugeführt; andernfalls werden beide Signale V&sub2;&sub0; und V&sub1;&sub7; diesem zugeführt.
• Diese den Operationsverstärker 25 beinhaltende Anordnung bildet somit nicht nur einen Integrator, sondern einen summierenden Integrator. Wenn somit der Schalter 22 geöffnet ist, so kann die Ausgangsspannung am Ausgang des Verstärkers 25, die mit V&sub2;&sub5; bezeichnet ist, bei Abwesenheit irgendeiner Anfangsladung auf dem Kondensator 26 wie folgt angeschrieben werden:
• wobei R&sub2;&sub4; und C&sub2;&sub6; die Widerstands- und Kapazitätswerte des Widerstandes 24 und des Kondensators 26 entsprechend darstellen. Ein typischer Wert für R&sub2;&sub4; beträgt 50,0 kΩ und für C&sub2;&sub6; ist ein solcher Wert 0,1 uF. Die modifizierte Ausgangs-Spannungsbezeichnung V&sub2;&sub5; repräsentiert in dieser Gleichung das Ausgangs-Spannungssignal des Operationsverstärkers 25 bei geöffneter Schalteranordnung 22. Diese Spannung ist abnehmend, wenn eine negative Referenzspannung V&sub1;&sub7; eine Größe aufweist, die ausreichend größer als die der Ausgangsspannung V&sub1;&sub3; des Verstärkers 13 mit variabler Verstärkung ist.
• Wenn andererseits die Schalteranordnung 22 geschlossen ist, so wird die Ausgangsspannung des Ausgangsverstärkers 25 mit V&sub2;&sub5; bezeichnet und kann bei Abwesenheit irgendeiner Anfangsladung auf dem Kondensator 26 wie folgt angeschrieben werden
• wobei R&sub2;&sub3; den Widerstandswert des Widerstandes 23 repräsentiert, der typischerweise 50,0 kΩ beträgt. Diese Ausgangsspannung steigt an, wenn die Größe von V&sub1;&sub7; ausreichend größer als die von V&sub1;&sub3; ist.
• Der Ausgang des Operationsverstärkers 25 ist direkt mit dem invertierenden Eingang eines weiteren Verstärkers 27 verbunden, der als ein Vergleicher dient. Der nichtinvertierende Eingang des Vergleichers 27 ist mit einem weiteren Eingangsanschluß 28 verbunden, an dem eine weitere Referenzspannung zugeführt wird, typischerweise eine negative Spannung, die auf einem konstanten Wert gehalten wird und mit -V&sub2;&sub8; bezeichnet ist.
• Wenn somit die Schalteranordnung 22 geöffnet ist, so fällt das Ausgangs-Spannungssignal V250 weiter ab (unter der Annahme, daß der Wert von V&sub1;&sub7; größer als der von V&sub1;&sub3; ist), bis es den Wert -V&sub2;&sub8; erreicht. An diesem Punkt schaltet die Ausgangsspannung des Vergleichers 27 von einem niedrigen Spannungspegel entsprechend dem Logikzustand "0" auf einen hohen Spannungszustand entsprechend dem Logikzustand "1" um, wobei dieser Ausgang des Vergleichers 27 auf den S-Eingang eines SR- Flip-Flops 29 gegeben wird, um diese Logik-Zustandsänderung zu empfangen.
• Das Flip-Flop 29 wird an seinem Takteingang von einem weiteren Eingangsanschluß 30 gespeist, dem ein Taktsignal mit einer relativ hohen Frequenz in der Form einer Rechteckwelle mit der Frequenz fc und einem 50 %- Tastverhältnis zugeführt wird, wobei die Frequenz fc typischerweise 256 kHz beträgt. Das Flip-Flop 29 ist ein Flip-Flop-Typ mit positiver Flankentriggerung, so daß Logik-Zustandsänderungen an seinen Eingängen S und R an den Ausgängen Q und nach der nächsten ansteigenden Taktflanke am Eingangsanschluß 30 nach irgendwelchen Änderungen an den Eingängen S und R wirksam werden.
• Der Eingang R des Flip-Flops 29 empfängt ein weiteres Taktsignal, das einem weiteren Eingangsanschluß 31 zugeführt wird, wobei dieses Signal eine relativ geringe Frequenz aufweist. Eine typische Frequenz ist 64 Hz und dieses niederfrequente Signal besitzt typischerweise eine Rechteckform mit einem sehr kurzen Tastverhältnis, so daß das Signal als ein Impuls mit kurzer Dauer auftritt, der sich mit dieser niedrigen Frequenz wiederholt. Dieses gleiche niederfrequente Signal wird ebenfalls dem Löscheingang eines Aufwärtszählers 32 zugeführt und besitzt die Auswirkung, daß jede vorangegangene Zählstandsansammlung in diesem Zähler periodisch gelöscht wird.
• Im Betrieb führt jeder Impuls des niederfrequenten Taktsignales am Eingang 31 zur Rückstellung des Flip- Flops 29 bei der nächsten Anstiegsflanke des hochfrequenten Taktsignales am Eingang 30. Dies führt zu einem Logikzustand "0" am Ausgang Q des Flip-Flops 29 und zu einem Logikzustand "1" am Ausgang , welcher eine Öffnung der Schalteranordnung 22 hervorruft. Infolgedessen tritt die zuvor beschriebene Situation mit einem Ausgangssignal V25o des integrierenden Operationsverstärkers 25 auf, das abnimmt, bis der Spannungswert -V&sub2;&sub8; erreicht ist. Zur gleichen Zeit wird der Logikzustand "1" am Ausgang des Flip-Flops 29 der einen Seite eines Logikgatters 33 zugeführt, das mit seinem anderen Eingang an den Hochfrequenz-Taktsignalanschluß 30 angeschlossen ist. Der Ausgang des Logikgatters 33 ist mit dem Takteingang des Zählers 32 verbunden, so daß dessen Impulse in dem Zähler 32 gezählt werden. Somit wird der Zähler 32 zunächst durch die Anstiegsflanke eines jeden Impulses des niederfrequenten Taktsignales am Eingang 31 gelöscht und dieser beginnt sofort danach, die Anstiegsflanken in dem hochfrequenten Taktsignal zu zählen, die an dem Eingang 30 mit der Frequenz fc vorgegeben werden, wenn der Ausgang des Flip-Flops 29 den Logikzustand "1" besitzt.
• Bei der zuvor beschriebenen Änderung, die in dem Logikzustand am Ausgang des Vergleichers 27 auftritt auf Grund der Tatsache, daß das Ausgangs-Spannungssignal V25c des integrierenden Operationsverstärkers 25 den Wert -V&sub2;&sub8; erreicht und den Logikzustand am Ausgang des Vergleichers 27 umschaltet, gibt das Flip-Flop 29 bei der nächsten Anstiegsflanke des hochfrequenten Taktsignales am Eingangsanschluß 30 einen Logikzustand "1" an seinem Ausgang Q und einen Logikzustand "0" an seinem Ausgang vor. Dies ruft das Schließen der Schalteranordnung 22 und die Blockierung jeglicher Anstiegsflanken in dem hochfrequenten Taktsignal am Eingang 30 durch das Logikgatter 33 hervor, so daß diese durch den Zähler 32 nicht mehr gezählt und in dem Gesamtzählstand aufsummiert werden können.
• Das Schließen der Schalteranordnung 22 veranlaßt das Ausgangssignal des integrierenden Operationsverstärkers 25 zur Einnahme des Wertes V&sub2;&sub5; , welcher, wie zuvor gezeigt, bei einer negativen Referenzspannung V&sub1;&sub7; anwächst, wenn deren Größe hinreichend größer als die Ausgangsspannung V&sub1;&sub3; des Verstärkers mit variabler Verstärkung ist. Somit wird beim Auftreten dieser anwachsenden Integrator-Ausgangsspannung der Ausgang des Vergleichers 27 in den Logikzustand "0" zurückgesetzt und die Spannung am Ausgang des integrierenden Operationsverstärkers 25 fährt mit dem Anwachsen fort, bis der nächste Impuls in dem niederfrequenten Taktsignal am Eingangsanschluß 31 auftritt. Dieses Auftreten, gefolgt von der nächsten Anstiegsflanke des hochfrequenten Taktsignales an dem Eingangsanschluß 30 setzt das Flip- Flop 29 zurück, was zum Öffnen der Schalteranordnung 22 führt.
• Dieses Öffnen und Schließen der Schalteranordnung 22 tritt einmal in jeder Periode des niederfrequenten Taktsignales am Eingang 31 des Systems in Fig. 1 auf und bildet so eine Folge von Paaren, von denen jedes das Öffnen und ein entsprechendes Schließen diese Schalters umfaßt. Während der Zeit, in der der Schalter 22 in jeder dieser Perioden geöffnet ist, sammelt sich ein Zählstand in dem zuvor gelöschten Zähler 32 an und das nachfolgende Schließen des Schalters 22 stoppt eine weitere Zählstandsansammlung in dem Zähler 32 während dieser Periode, wodurch Zeit vorgegeben wird, um den angesammelten Zählstand in dieser Periode zu dem Mikroprozessor 12 zu übertragen.
• Wie unten gezeigt wird, kann der Mikroprozessor 12 mit einer solchen Information eine Gruppe von digitalen Ausgangssignalen an seinen Ausgängen in jeder Periode liefern, um hierdurch eine digitale Codedarstellung eines Wertes vorzugeben, der den Mittelwert des Verhältnisses der analogen Eingangs-Signalspannung nach ihrer Verstärkung durch den Verstärker 13 mit variabler Verstärkung zu der Referenzspannung vorgibt, die an dem Eingangsanschluß 17 über eine Zeitdauer angelegt wird, die wenigstens in der Größenordnung einer Periode vorliegt. Eine solche Gruppe von Zahlensignalen kann in jeder Periode erzeugt werden, um eine laufende digitale Codedarstellung für diese Periode vorzugeben, obgleich eine Veränderung in einem solchen Eingangssignal/Referenzsignal-Spannungsverhältnis auf einen neuen Wert nicht zu einem stationären Zustand in dem integrator führt, bis eine große Anzahl solcher Perioden nach dieser Änderung in dem Wert des Verhältnisses verstrichen ist. In einem solchen stationären Zustand erfolgt eine gleichmäßige Aufladung und Entladung des Kondensators 26 in dem Integrator, so daß keine Restladung in jeder Taktsignalperiode mit niedriger Frequenz verbleibt.
• Typische Verläufe des periodischen niederfrequenten Taktsignales V&sub3;&sub1; mit einer Periode T und der Ausgangsspannung V&sub2;&sub5; des integrierenden Operationsverstärkers 25 sind in Fig. 2 dargestellt. Der Verlauf der Ausgangsspannung V&sub2;&sub5; des integrierenden Operationsverstärkers 25 ist in einem nicht-stationären Zustand dargestellt. In einem stationären Zustand würden die positiven Spitzen einander gleich sein, was anzeigt, daß keine Restladung auf dem Integratorkondensator 26 in jeder Periode T der niederfrequenten Taktsignalspannung V&sub3;&sub1; verbleibt. Die Ausgangsspannung V&sub2;&sub5; des integrierenden Operationsverstärkers 25 umfaßt abwechselnde Segmente V25o und V25c. Fallende Neigungssegmente repräsentieren, wie zuvor beschrieben, den Wert von V25c in den Zeiträumen, in denen sie auftreten und anwachsende Neigungssegmente repräsentieren die Werte von V&sub2;&sub5; über den Zeiten, in denen sie auftreten. Lineare Neigungen sind unter der Annahme dargestellt, daß wesentliche Änderungen in dem Eingangssignal/Referenzsignal-Spannungsverhältnis während einer Periode T des niederfrequenten Eingangssignales nicht auftreten aber auch wenn dies der Fall ist, besitzen die Neigungen das gleiche Vorzeichen, obgleich sie sich während einer Zeitspanne verändern können, in denen sie auf Grund der veränderten Werte des Verhältnisses auftreten.
• Für Fig. 2 ist eine Folge von diskreten Zeitpunkten tn jeweils an einer aufeinanderfolgenden Anstiegsflanke des niederfrequenten Taktsignales definiert worden, das an dem Eingangsanschluß 31 angelegt wird und durch die Spannung V&sub3;&sub1; in der unteren Darstellung in Fig. 2 repräsentiert wird. Drei spezielle diskrete Zeitpunkte oder Werte von tn sind in der Darstellung für V&sub3;&sub1; dargestellt worden, wobei diese durch tk-1, tk und tk+1 veranschaulicht sind. An jedem diskreten Zeitpunkt tn oder ungefähr bei jeder Anstiegsflanke der niederfrequenten Taktsignalspannung V&sub3;&sub1; wird die Schalteranordnung zum Öffnen veranlaßt, so daß unmittelbar danach die Ausgangsspannung des integrierenden Operationsverstärkers 25 durch V&sub2;&sub5; mit Werten reprasentiert wird, die an dem interessierenden Zeitpunkt tn auftreten. Vor jedem solchen diskreten Zeitpunkt tn wird jedoch die Spannung am Ausgang des integrierenden Operationsverstärkers 25 durch V&sub2;&sub5; repräsentiert. Da die Spannung in solchen Zeitpunkten, die unmittelbar irgendeinem Zeitpunkt tn vorausgehen, immer von -V&sub2;&sub8; ansteigt, um sich irgendeinem entsprechenden Wert von V&sub2;&sub5; in dem entsprechendem Zeitpunkt tn anzugleichen und dies auch an jedem der diskreten Zeitpunkte tk-1, tk und tk+1 geschieht und da ferner die Spannung V&sub2;&sub5; nach jedem entsprechendem Zeitpunkt tn von diesem Wert, den sie vorangehend bei V25c erreicht hat, auf einen Wert entsprechend -V&sub2;&sub8; abfällt, wobei dies nach jedem entsprechenden Zeitpunkt in einer veränderlichen Dauer τn geschieht, müssen diese Integrator-Ausgangsspannungsänderungen zu jeder Seite eines solchen diskreten Zeitpunktes einander gleich sein. Somit ergibt sich die folgende Gleichheit:
• Diese Spannungs-Änderungswerte in jedem diskreten Zeitpunkt repräsentieren Integrale über unterschiedliche Zeitteile, wie dies in den beiden Gleichungen dargestellt ist, die der letzten Gleichung vorangehen. Somit können solche Gleichungen wie in der letzten Gleichung einander gleichgesetzt werden, wenn die Integrale darin über entsprechende Zeiten auf jeder Seite über irgendeinen interessierenden diskreten Zeitpunkt tn genommen werden. Das Ergebnis ist:
• Die gleichen Integrale auf jeder Seite dieser letzten Gleichung können vereinfacht werden, wenn das Verhältnis
• unter den Integralen auf jeder Seite der Gleichung eingführt wird, um das folgende Ergebnis zu erhalten:
• Diese Integrale können weiter vereinfacht werden durch die Annahme, daß der Wert der Referenzspannung V&sub1;&sub7; im wesentlichen konstant über die Zeitdauer einer Periode des niederfrequenten Taktsignales ist, das an den Eingang 31 angelegt wird. Dies ist eine vernünftige Annahme, da die Referenzspannung typischerweise primär benutzt wird, um Langzeitänderungen in den Signalquellen vor dem Eingang 10 des Wandlersystems in Fig. 1 wie beispielsweise Temperaturverschiebungen oder Komponentenalterungen in einer Sensor-Signalquelle zu kompensieren. Wenn diese Annahme getroffen wird, so kann der Faktor links von der Klammer in jedem der Integrale aus dem Integral herausgenommen werden und sie heben sich gegenseitig auf, da sie einander gleich sind. Eine weitere Vereinfachung kann getroffen werden durch Definierung der folgenden Konstanten:
• Mit diesen Vereinfachungen ergeben sich die folgenden Integralgleichungen:
• Durch Ausführung der Integrationen der konstanten Ausdrücke in den Integralen auf beiden Seiten der letzten Gleichung ergibt sich das folgende weitere Ergebnis:
• Durch einige algebraische Umformung, durch Kombination der verbleibenden Integrale in ein einziges Integral über einen kombinierten Integrationsbereich und unter Berücksichtigung, daß tn - tn-1 = T, ergibt sich die folgende Gleichheit zwischen dem Integral des Verhältnisses des Ausgangssignales des Verstärkers 13 mit veränderlicher Verstärkung und dem an dem Eingang 17 zugeführten Referenzsignal ausgedrückt in zwei definierten Konstanten und der entsprechenden Zeitdauer:
• Die Periode T des niederfrequenten am Eingang 31 angelegten Taktsignales zur Vorgabe der Spannung V&sub3;&sub1; wird als genau bekannt und mit stabiler Periodizität angenommen und kann in bekannter Weise vorgegeben werden. Die Zeitdauern τn und τn-1 werden durch die angesammelten Zählstände im Zähler 32 am Beginn der Perioden tn und tn-1 entsprechend erhalten. Somit ergeben sich diese Werte zu
• wobei Nn-1 der Gesamtzählstand ist, der in dem Zähler 32 in der niederfrequenten Taktperiode, beginnend mit dem diskreten Zeitpunkt tn-1 angesammelt worden ist und Nn der Gesamtzählstand ist, der in dem Zähler 32 in der niederfrequenten Taktperiode, beginnend mit dem diskreten Zeitpunkt tn angesammelt worden ist. Wie erkennbar, wird der Mittelwert dieses Verhältnisses durch die Konstanten und die Zeiten vorgegeben, die mit den Zeiten eng verbunden sind, über die die Integration ausgeführt wird; somit ergibt sich keine Verzögerung bei der Vorgabe eines genauen Wertes für dieses Verhältnis, obgleich es eine große Anzahl von Perioden des niederfrequenten Taktsignales erfordern kann, bevor ein stationärer Zustand in dem Wandlersystem, basierend auf der Aufladung und der Entladung des Kondensators 26 in dem Integrator erreicht ist.
• Jede Veränderung der Verstärkung des Verstärkers 13 mit variabler Verstärkung muß synchron mit der Mittelungsperiode Tn-1 + τn-1 bis tn + τn erfolgen, wenn jeder in dem Zähler 32 in einer der Perioden des niederfrequenten Taktsignales angesammelte Zählstand eindeutig einer vorgegebenen Verstärkungseinstellung des Verstärkers 13 zugeordnet werden soll. Dies wird üblicherweise bewerkstelligt, indem Veränderungen der Verstärkung in dem Verstärker 13 mit variabler Verstärkung nur zu Zeitpunkten gestattet werden, in denen das Flip-Flop 29 seinen Ausgangszustand in einer Richtung verändert, wobei dies von der Rückstellung zum Setzen geschieht. Daher ist der Decodierer 14 mit seinem Takteingang an den Ausgang Q des Flip-Flops 29 angeschlossen.
• Diese letzten zwei Gleichungen können mit dem Ausdruck auf der rechten Seite in der vorangehenden Gleichung kombiniert werden, um zu zeigen, wie der Wert des Integrales auf der linken Seite in dieser Gleichung durch den Mikroprozessor 12 aus Gesamtzählständen in aufeinanderfolgenden Perioden des niederfrequenten Taktsignales am Eingangsanschluß 31, das durch V&sub3;&sub1; repräsentiert wird, erhalten werden kann. Diese Kombination ergibt
• Die Berechnung auf der rechten Seite in der vorhergehenden Gleichung wird leicht durch den Mikroprozessor 12 ausgeführt auch bei sehr bescheidenen Fähigkeiten des Mikroprozessors, um das Integral des Verhältnisses der Ausgangsspannung V&sub1;&sub3; des Verstärkers 13 mit veränderlicher Verstärkung zu der Referenzspannung V&sub1;&sub7; zu ermitteln. Der Mittelwert dieses Verhältnisses über der Integrationszeitdauer, der in dieser letzten Gleichung auftritt, kann leicht gefunden werden, indem beide Seiten dieser letzten Gleichung durch die Zeitdauer dividiert werden, wobei diese Zeitdauer gefunden wird, indem die Zeit, zu der die Integration beginnt, tn-1 + τn-1, von der Zeit abgezogen wird, zu der die Integration beendigt wird, tn + τn, um das Ergebnis T + τn - τn-1 zu erhalten.
• Diese letzte Zeitdauer kann durch die zwei Gleichungen, die der letzten Gleichung vorangehen, für die Division auf der rechten Seite umgewandelt werden, um sie in Ausdrücken zu erhalten, die durch den Mikroprozessor 12 verwendbar sind und zu folgendem führen:
• Der Ausdruck auf der rechten Seite in dieser letzten gleichung kann erneut leicht durch einen Mikroprozessor ausgewertet werden, der eine ausreichende Rechenfähigkeit besitzt und ausgewählt ist, um als Mikroprozessor 12 zu dienen.
• Das stationäre Verhalten des Wandlersystems ergibt sich, wenn das Verhältnis der Ausgangsspannung V&sub1;&sub3; des Verstärkers 13 mit variabler Verstärkung zu der Referenzspannung V&sub1;&sub7; konstant wird und konstant bleibt für eine beträchtliche Zeit. Wenn dieser Zustand einmal erreicht ist, so werden die Spannungsspitzen der Ausgangsspannung V&sub2;&sub5; des integrierenden Operationsverstärkers 25 alle zueinander gleich, da die Ladung und Entladung des Integratorkondensators 26 keine Restladung bei einer solchen Ladung und Entladung in jedem Zyklus hinterläßt. Ferner werden die Zeiten τn alle einander gleich, so daß τk-1, τk und τk+1 in Fig. 2 einander gleich werden, d.h. τn = Tnss und in gleichem Maße werden alle Zählstände Nn = Nnss einander gleich. In dieser stationären Zustandssituation kann das Integral für das Eingangssignal/Referenzsignal-Spannungsverhältnis leicht ermittelt werden, indem das Verhältnis außerhalb des Integrals genommen wird und die Ausführung der Integration ergibt ein Ergebnis entsprechend dem Wert T der Periode des niederfrequenten Taktsignales V&sub3;&sub1;. Somit kann der Wert dieses Integrales im stationären Zustand für die der letzten Gleichung vorangehende Gleichung wie folgt erhalten werden
• Der Mittelwert dieses Signalspannungsverhältnisses kann sodann gefunden werden, indem diese letzte Gleichung auf beiden Seiten durch die Periode T dividiert wird oder durch Auswertung der vorangehenden Gleichung in der gleichen Weise, um zu erhalten
• Die durch den Zähler 32 an den Mikroprozessor 12 gelieferten Resultate beschränken jedoch nicht den Mikroprozessor 12 auf die Vorgabe der Integralwerte des Signalspannungsverhältnisses oder der Mittelwerte desselben über gerade die Zeitdauer, die in den vorstehenden Gleichungen erscheint. Das heißt, daß nichts daran hindert, die Integrationen über zusätzliche Zeitperioden vorzunehmen, um den Wert des Integrales des Verhältnisses der Ausgangsspannung V&sub1;&sub3; des Verstärkers 13 mit variabler Verstärkung zu der Referenzspannung V&sub1;&sub7; über irgendeine beliebig große Zeitperiode der ausgewählten Dauer D vorzunehmen. Somit ergibt die wiederholte Verwendung der Gleichung für das Integral dieses Verhältnisses über eine Zeitdauer tn-1 + τn-1 bis tn + τn über eine solche Dauer, beginnend bei Null das folgende:
• Hierbei ist die Zeitdauer D wie folgt vorgegeben

Claims (5)

1. Integrierender Analog/Digital-Wandler, aufweisend:

eine Integrationseinrichtung (23-26) mit einem Eingang und mehreren Ausgängen;

eine Einrichtung (10-20) zum Anlegen eines umzuwandelnden Signales an einen Eingang der Integrationseinrichtung;

eine Vergleichseinrichtung (27) mit einem Ausgang und einem Eingang, die in der Lage ist, einen ersten Spannungszustand an dem Ausgang vorzugeben, wenn eine an den Eingang angelegte Spannung einen Vergleichs-Referenzwert überschreitet und in der Lage ist, einen zweiten Spannungszustand an dem Ausgang vorzugeben, wenn eine an den Eingang angelegte Spannung kleiner als der Vergleichs-Referenzwert ist;

ein Flip-Flop (29) mit mehreren Eingängen und Ausgängen, wobei ein Eingang an den Ausgang der Vergleichseinrichtung (27) und ein anderer Eingang an eine Hochfrequenz-Takteinrichtung (30) angeschlossen ist;

eine Logikgattereinrichtung (33) mit einem Ausgang und mehreren Eingängen, wobei die Eingänge an einen Ausgang des Flip-Flops (29) und an die Takteinricntung (30) angeschlossen sind;

eine Schalteinrichtung (22) zur selektiven Verbindung eines Referenzsignaleinganges (17) mit einem Eingang der Integrationseinrichtung, wobei die Schalteinrichtung durch einen Ausgang des Flip-Flops betätigt wird; und

eine Zähleinrichtung (32), die mit ihrem Eingang an den Ausgang der Loqikgattereinrichtung (33) angeschlossen ist;

dadurch gekennzeichnet,

daß die Einrichtung zum Anlegen eines elektrischen Signales an den einen Eingang der Integrationseinrichtung (23-26) die Reihenanordnung eines Verstärkers (13-16) mit variabler Verstärkung und einer Signalkombinationseinrichtung (18-21) umfaßt; wobei

der Verstärker mit variabler Verstärkung einen Decodierer (14) umfaßt, der einen Takteingang und mehrere Eingänge (15) und Ausgänge (16) aufweist, wobei die Ausgänge die Verstärkung des Verstärkers (13) als eine Funktion eines Codesignales an dem Eingang auswählen; und wobei der Takteingang an einen anderen Ausgang (Q) des Flip-Flops (29) angeschlossen ist, die Signalkombinationseinrichtung (18-21) mit einem Eingang an den Ausgang des Verstärkers (13) mit variabler Verstärkung und den Referenzsignaleingang (17) und mit einem anderen Eingang an eine Referenzspannung (11) angeschlossen ist; und wobei eine Niederfrequenz-Takteinrichtung (31) an einen Rückstelleingang (R) des Flip-Flops (29) und an einen Löscheingang (CLR) der Zähleinrichtung (32) angeschlossen ist.

2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der eine Eingang der Integrationseinrichtung (25,26) mit dem Ausgang der Signalkombinationseinrichtung (18-21) und über die Schalteinrichtung (22) mit dem Referenzsignaleingang (17) verbunden ist.

3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Vergleichs-Referenzwert (28) unabhängig von dem Referenzsignaleingang (17) ist.

4. Wandler nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Recheneinrichtung (12), die an die Zähleinrichtung (32) angeschlossen ist, um aufeinanderfolgend die durch die Zähleinrichtung erreichten Zählstände zu empfangen und mehrere digitale Ausgangssignale vorzugeben, die Zeitintegrale eines Verhältnisses des analogen Eingangssignales zu dem Referenzsignal über ausgewählte Zeitperioden darstellen.

5. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß das Flip-Flop ein flankengetriggertes RS-Flip-Flop (29) ist, das mit seinem Rückstelleingang (R) an die Niederfrequenz-Takteinrichtung (31), mit seinem Takteingang an die Hochfrequenz-Takteinrichtung (30) und mit seinem Setzeingang (S) an den Ausgang der Vergleichseinrichtung (27) angeschlossen ist.