JP2013123083A - オートゼロアンプ及び該アンプを使用した帰還増幅回路 - Google Patents

オートゼロアンプ及び該アンプを使用した帰還増幅回路 Download PDF

Info

Publication number
JP2013123083A
JP2013123083A JP2011269863A JP2011269863A JP2013123083A JP 2013123083 A JP2013123083 A JP 2013123083A JP 2011269863 A JP2011269863 A JP 2011269863A JP 2011269863 A JP2011269863 A JP 2011269863A JP 2013123083 A JP2013123083 A JP 2013123083A
Authority
JP
Japan
Prior art keywords
transistor
terminal
amplifier
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011269863A
Other languages
English (en)
Other versions
JP5799786B2 (ja
Inventor
Motomitsu Iwamoto
基光 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011269863A priority Critical patent/JP5799786B2/ja
Priority to US13/675,162 priority patent/US8922276B2/en
Publication of JP2013123083A publication Critical patent/JP2013123083A/ja
Application granted granted Critical
Publication of JP5799786B2 publication Critical patent/JP5799786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45982—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit
    • H03F3/45986—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45614—Indexing scheme relating to differential amplifiers the IC comprising two cross coupled switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45618—Indexing scheme relating to differential amplifiers the IC comprising only one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45684—Indexing scheme relating to differential amplifiers the LC comprising one or more buffers or driving stages not being of the emitter respectively source follower type, between the output of the dif amp and the output stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45724—Indexing scheme relating to differential amplifiers the LC comprising two cross coupled switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】ＯＰアンプ一つで、かつＯＰアンプとして動作しない時間が無く、温度ドリフトにも対応することができるオートゼロアンプを提供する。
【解決手段】ＯＰアンプは正常動作時、差動対トランジスタM２、M３に等しい電流が流れるように出力に帰還がかかる。一方、差動対トランジスタM２、M３に同じ電流が流れるには、差動対トランジスタの閾値の違いを補償するため、M３のゲート端子に|ΔVt|だけM２より低い電圧をかける必要がある。このことから、仮想短絡がなりたつときにスイッチSW1〜SW4を切り替えると、出力は真値に|ΔVt|に比例した正負のリップルが重畳された信号となり、ＬＰＦ（ローパスフィルタ）で濾過することにより真値を得ることができる。
【選択図】図１

Description

本発明は、低オフセットのオペアンプ（演算増幅器）回路及び該オペアンプを使用した帰還増幅回路に関する。
図８は、従来技術に係るオートゼロアンプの回路構成および回路動作を示す図である。
図８（ａ）に示された従来技術に係るオートゼロアンプ回路の動作は２フェーズに別れ、その一つのフェーズは図８（ｂ）に示すような補正フェーズであり、もう一つのフェーズは図８（ｃ）に示すような動作（実使用）フェーズである。
まず図８（ｂ）に示す補正フェーズについて説明すると、図８（ｂ）の補正フェーズでは、図８（ａ）中のスイッチＡが閉じてスイッチＢが開く。この時、図８（ａ）に示される回路は、非反転（＋）入力端子への入力に対するボルテージフォロアの形となる。図８（ｂ）のボルテージフォロア回路の入力は0Vであるため、出力にはＯＰ（オペ）アンプのオフセット電圧が発生する。ＯＰアンプの出力はコンデンサを介してＧＮＤ(グランド)に接続されているため、コンデンサにはＯＰアンプのオフセット電圧が充電される。
次いで図８（ｃ）に示す動作（実使用）フェーズについて説明すると、図８（ｃ）の動作フェーズでは、図８（ａ）中のスイッチＡが開いてスイッチＢが閉じる。すると図８（ｂ）の補正フェーズでコンデンサに充電されたオフセット電圧と、図８（ｃ）に示すＯＰアンプのオフセット電圧が互いに打ち消し合う電位となることから、図８（ｃ）の動作フェーズでは、ＯＰアンプ出力にオフセット電圧は発生せず、精度の良いＯＰアンプの出力電圧を得ることができる。
ところで下記に示す特許文献１には、比較回路が開示され、当該比較回路において上記図８と同様なオフセット電圧が出力に発生しないＯＰアンプ回路が使用されている。
また下記に示す特許文献２には、上記図８と同様なＯＰアンプ回路を２つ用意し、交互に校正・正規動作を行わせることにより、正規動作が行われない時間をなくすようにしたＯＰアンプ回路が開示されている。
特開昭６２−２９２０１３号公報 特開２００５−０２０２９１号公報
上述した図８に示すような従来技術では、ＯＰアンプ動作が「補正フェーズ」→「動作フェーズ」→「補正フェーズ」→「動作フェーズ」と定期的に切り替わるため、ＯＰアンプとして動作しない時間が定期的に発生する。これを避けるためには、例えば電源投入時のみ補正フェーズでオフセット電圧を補正し、それ以降は動作フェーズで動き続けるようにすることが考えられるが、この場合は温度ドリフトによるオフセットの補正は不可能になるという課題がある。また別の方法としては、例えば上記特許文献２に示されているように、二つのオートゼロアンプを用意し、交互に出力を切り替える方法があるが、この場合はオートゼロアンプが二つ必要となり、回路規模が大きくなってしまうという課題がある。
これらの従来技術における課題を解決するために、本発明の目的は、ＯＰアンプ一つで、かつＯＰアンプとして動作しない時間が無く、温度ドリフトにも対応することができるオートゼロアンプを提供することにある。
本発明は、ＯＰアンプのオフセット電圧が差動対と呼ばれる回路入力部の二つのトランジスタの閾値電圧の差から発生することに着目し、回路入力部のトランジスタ対を一定時間毎にスイッチで切り替えるよう構成したことを基本とするものである。
本発明によれば、ＯＰアンプ出力にはオフセット電圧が一定時間毎に正負切り替わって出力されることになるため、正と負の間の中心値が真値(誤差の無い正常な値)となり、トランジスタの切り替え周波数よりも十分時定数の大きいＬＰＦ(ローパスフィルタ)をＯＰアンプ出力に接続することでＯＰアンプ出力は平滑され、オフセットが除去された電圧を出力として得ることが可能となる。
本発明の実施形態に係るオートゼロアンプ回路の構成を示す図（その１）である。 図１のＯＰアンプ回路を使った全体の回路構成を示す図（その１）である。 本発明の実施形態に係るオートゼロアンプ回路の構成を示す図（その２）である。 図３のＯＰアンプ回路を使った全体の回路構成を示す図（その２）である。 本発明の実施形態におけるノードVOUT及びノードLPFOUTの波形を示す図である。 本発明の請求項１対応の構成を示す図である。 本発明の請求項２対応の構成を示す図である。 従来技術に係るオートゼロアンプの回路構成および回路動作を示す図である。
以下、本発明の実施の形態について、詳細に説明する。
図１は、本発明の実施形態に係るオートゼロアンプ回路の構成を示す図（その１）である。なお図１に示すオートゼロアンプ回路は、ＯＰアンプを使ったどのような帰還増幅回路にも適用可能であるが、本実施形態では、正相増幅回路の例について説明する。また図２は、図１のＯＰアンプ回路を使った全体の回路構成を示す図（その１）である。
図１および図２において、オートゼロアンプ回路の入力はVP（＋入力）及びVM（−入力）であり、出力はVOUTである。図１において、M1は定電流源として機能する定電流生成トランジスタであり、M１のドレイン端子に接続された差動対を構成する二つのトランジスタM２、M３に流れる電流の和を一定にする働きをする。M２、M３は差動対トランジスタであり、この二つのトランジスタの閾値電圧の差がオフセット電圧となってアンプ回路の出力に現れる。
また図１において、M４、M５は能動負荷トランジスタである。SW１、SW２、SW３、SW４はスイッチであり、差動対トランジスタM２、M３の接続を切り替える働きをする。スイッチSW１、SW２からなる入力スイッチ回路を動作させることにより、差動対を構成する二つのトランジスタM２とM３のゲート端子はVPとVMとに交互に接続される。すなわち、VPをM2のゲート端子に接続するとともにVMをM3のゲート端子に接続する第１の接続状態と、VMをM2のゲート端子に接続するとともにVPをM3のゲート端子に接続する第２の接続状態と、を切り替える。
また、SW３、SW４からなる差動スイッチ回路を動作させることにより、差動対を構成する二つのトランジスタM２とM３のドレイン端子はダイオード接続側ノード(M４のドレイン端子側)と出力側ノード(M５のドレイン端子側)とに交互に接続される。すなわち、M4のドレイン端子をM2のソース端子に接続するとともにM5のドレイン端子をM3のソース端子に接続する第３の接続状態と、M4のドレイン端子をM3のドレイン端子に接続するとともにM5のドレイン端子をM2のドレイン端子に接続する第４の接続状態と、を切り替える。なお、第１の接続状態と第３の接続状態が連動（同時にその状態になる）し、第２の接続状態と第４の接続状態が連動する。
差動対トランジスタM２、M３の出力は能動負荷トランジスタM５のドレイン端子から取られ、バッファ回路16を介して出力VOUTとして出力される。なお、バッファ回路16の具体的構成としては、例えばソースフォロワやＡＢ級バッファなどを適用することができる。但し、バッファ回路自体がオペアンプの入力オフセット電圧に影響することはないので、これらに限定されるものではなく、他のアンプであってもよい。
いま差動対を構成する一方のトランジスタM２の閾値電圧を|Vt0|とし、同じく差動対を構成する他方のトランジスタM３の閾値電圧を|Vt0+ΔVt|とする。
まずは、本発明のオートゼロアンプ回路の動作について図１、図２を用いて説明する。ＯＰアンプは正常動作時、差動対M２、M３に等しい電流が流れるように出力に帰還がかかる。
これは能動負荷トランジスタM４、M５のゲート電圧が等しいことから、能動負荷トランジスタM４、M５に等しい電流が流れようとすることに起因する。すなわち、仮に能動負荷トランジスタM４、M５の電流が等しくない状態にあるとすると、MOSトランジスタの電圧・電流特性から、電流が大きいほうのトランジスタのソース・ドレイン間電圧は非常に大きく、電流が小さい方のトランジスタのソース・ドレイン間電圧は非常に小さなものになっている。
例えば、上述のスイッチSW１、SW２、SW３、SW４の動作でMOSトランジスタのM２とM４が接続され、MOSトランジスタのM３とM５が接続された状態でMOSトランジスタのM５の電流が小さいと、VOUTが低電圧になり、これが入力側（M３のゲート）にフィードバックされてMOSトランジスタのM３の電流（すなわちM５の電流）を増やす方向に働く。MOSトランジスタのM５の電流が大きいと逆方向に働き、結局M４とM５の電流は等しくなる。なお、このような動作が成り立つのは、ＯＰアンプの２つの入力が仮想短絡するよう全体回路が構成されている場合である。
スイッチSW１、SW２、SW３、SW４の接続が図１となり、第１の接続状態と第３の接続状態が実現している状態１において、差動対トランジスタM２、M３に同じ電流が流れるには、差動対トランジスタの閾値の違いを補償するため、M３のゲートに|ΔVt|だけM２より低い電圧をかける必要がある（差動対トランジスタM２、M３はＰチャネルＭＯＳトランジスタである。）。状態１の場合、オートゼロアンプ回路の入力端子VPはM２のゲート端子に接続され、オートゼロアンプ回路の入力端子VMはM３のゲート端子に接続されている。よって、オートゼロアンプ回路の入力端子VPにVINの電圧が印加されている時、オートゼロアンプ回路の入力端子VMにはVIN−|ΔVt|の電圧が印加される必要がある。そのためにVOUTの値は、以下に示す式１及び式２
となる。上記式１及び式２から、もともと出力したい電圧((R1＋R2）/R2)VINよりもオフセット成分である((R1＋R2）/R2)ΔVtだけ低い値が出力に現れる。
次に、本発明のオートゼロアンプ回路の動作にかかる状態２について図３、図４を用いて説明する。図３は、図１と同様に本発明の実施形態に係るオートゼロアンプ回路の構成を示す図（その２）である。図４は、図３のＯＰアンプ回路を使った全体の回路構成を示す図（その２）であり、図３、図４で使用されている記号については、図１、図２と同じものについてはその説明を省略する。
図３、図４に示す状態２では、上述した図１、図２に示す状態１と異なり、第２の接続状態と第４の接続状態が実現していて、オートゼロアンプ回路の入力端子VPは差動対を構成するトランジスタM３のゲート端子に接続され、オートゼロアンプ回路の入力端子VMは差動対を構成するトランジスタM２のゲート端子に接続されている。
図３、図４に示す状態２においてもＯＰアンプは正常動作時、差動対M２、M３に等しい電流が流れるように出力に帰還がかかることについては、状態１のときと同じである。そしてオートゼロアンプ回路の入力端子VPにVINが印加された時に差動対トランジスタM２とM３に同じ電流が流れるようにするために、M２にM３よりも|ΔVt|だけ高い電圧が印加されるように動作して、トランジスタM２とM３の電流をバランスの取れた状態にする。したがって、図４に示すオートゼロアンプ回路の入力端子VMにはVIN＋|ΔVt|が印加されるようにVOUTから帰還がかかることになる。つまりVOUTの値は、以下に示す式３及び式４
となる。上記式３及び式４から、もともと出力したい電圧((R1＋R2）/R2)VINよりもオフセット成分である((R1＋R2）/R2)ΔVtだけ高い値が出力に現れる。
以上のように、スイッチSW１、SW２、SW３、SW４を切り替えることでＯＰアンプ出力VOUTに現れるオフセット電圧成分は正負が反転する。一定時間毎に上記スイッチを切り替えることで上記ＯＰアンプ出力は図５のVOUTのような、オフセット電圧をゲイン倍した電圧を振幅とした矩形波出力となる。すなわち、出力は真値に|ΔVt|に比例した正負のリップルが重畳された信号となっていて、この矩形波の中心値が、オフセットキャンセルされた真値であり、VOUT信号を図２および図４に示すＬＰＦ（ローパスフィルタ）に入力することで信号を平滑し、ローパスフィルタ出力LPFOUTはオフセットキャンセルされた電圧となる。
図６は、本発明の請求項１対応の構成を示す図である。すなわち、請求項１記載に対応するＯＰアンプ回路の構成は、
非反転（＋）入力端子(VP)及び反転（−）入力端子(VM)と、
出力端子(VOUT)と、
定電流生成トランジスタ(M1)11と、
前記定電流生成トランジスタのドレイン端子にそれぞれのソース端子が接続され、お互いが対をなして差動動作する第１及び第２のトランジスタ(MOSFET M2,M3)から構成される差動対トランジスタ12と、
前記非反転入力端子を前記第１のトランジスタのゲート端子に接続するとともに前記反転入力端子を前記第２のトランジスタのゲート端子に接続する第１の接続状態と、前記反転入力端子を前記第１のトランジスタのゲート端子に接続するとともに前記非反転入力端子を前記第２のトランジスタのゲート端子に接続する第２の接続状態と、を切り替える入力スイッチ回路13と、
片方がダイオード接続され、ゲート端子が共通にされた第３及び第４のトランジスタ(MOSFET M4,M5)から構成される能動負荷トランジスタ対14と、
前記第３のトランジスタのドレイン端子を前記第１のトランジスタのソース端子に接続するとともに前記第４のトランジスタのドレイン端子を前記第２のトランジスタのソース端子に接続する第３の接続状態と、前記第３のトランジスタのドレイン端子を前記第２のトランジスタのソース端子に接続するとともに前記第４のトランジスタのドレイン端子を前記第１のトランジスタのソース端子に接続する第４の接続状態と、を切り替える差動スイッチ回路15と、
前記第４のトランジスタのドレイン端子に接続され、入力された電圧と同じ電圧を出力し、低出力インピーダンスで出力が前記出力端子(VOUT)に接続されるバッファ回路16と、
前記入力スイッチ回路13と前記差動スイッチ回路12の接続状態を一定期間毎に切り替えるための信号を発生させる信号発生器17と、
から構成され、一定期間毎に前記入力スイッチ回路13及び前記差動スイッチ回路15の接続状態を切り替えるようにしたものである。
図７は、本発明の請求項２対応の構成を示す図である。すなわち、請求項２記載に対応する帰還増幅回路の構成は、
請求項１記載のＯＰアンプを使用した帰還増幅回路であって、
請求項１記載のＯＰアンプ21と、
請求項１記載のＯＰアンプの出力を該ＯＰアンプの入力部に帰還させる帰還手段(β)22と、
請求項１記載のＯＰアンプの出力を平滑するために、該ＯＰアンプ内の接続状態を切り替えるスイッチ切り替え周波数よりも時定数が大きく設定されたローパスフィルタ(LPF)23と、
を備えるようにしたものである。
以上の説明では、正相増幅回路を使った帰還増幅回路の例について説明したが、正相増幅回路に代えて反転増幅回路や差動増幅回路でも使用可能である。
11 定電流生成トランジスタ
12 差動対トランジスタ
13 入力スイッチ回路
14 能動負荷トランジスタ対
15 差動スイッチ回路
16 バッファ回路
17 信号発生器
21 ＯＰアンプ回路
22 帰還手段
23 ＬＰＦ(ローパスフィルタ)
VP ＯＰアンプの非反転（＋）入力端子
VM ＯＰアンプの反転（−）入力端子
VOUT ＯＰアンプの出力端子
SW1〜SW4 スイッチ
M1 制御系
M2,M3 差動対トランジスタ
M4,M5 能動負荷トランジスタ
R1,R2，R3 抵抗
C コンデンサ

Claims (2)

  1. 非反転入力端子及び反転入力端子と、
    出力端子と、
    定電流生成トランジスタと、
    前記定電流生成トランジスタのドレイン端子にそれぞれのソース端子が接続され、お互いが対をなして差動動作する第１及び第２のトランジスタから構成される差動対トランジスタと、
    前記非反転入力端子を前記第１のトランジスタのゲート端子に接続するとともに前記反転入力端子を前記第２のトランジスタのゲート端子に接続する第１の接続状態と、前記反転入力端子を前記第１のトランジスタのゲート端子に接続するとともに前記非反転入力端子を前記第２のトランジスタのゲート端子に接続する第２の接続状態と、を切り替える入力スイッチ回路と、
    片方がダイオード接続され、ゲート端子が共通にされた第３及び第４のトランジスタから構成される能動負荷トランジスタ対と、
    前記第３のトランジスタのドレイン端子を前記第１のトランジスタのソース端子に接続するとともに前記第４のトランジスタのドレイン端子を前記第２のトランジスタのソース端子に接続する第３の接続状態と、前記第３のトランジスタのドレイン端子を前記第２のトランジスタのソース端子に接続するとともに前記第４のトランジスタのドレイン端子を前記第１のトランジスタのソース端子に接続する第４の接続状態と、を切り替える差動スイッチ回路と、
    前記第４のトランジスタのドレイン端子に接続され、入力された電圧と同じ電圧を出力し、低出力インピーダンスで出力が前記出力端子に接続されるバッファ回路と、
    前記入力スイッチ回路と前記差動スイッチ回路の接続状態を一定期間毎に切り替えるための信号を発生させる信号発生器と、
    から構成され、一定期間毎に前記入力スイッチ回路及び前記差動スイッチ回路の接続状態を切り替えることを特徴とするＯＰアンプ回路。
  2. 請求項１記載のＯＰアンプを使用した帰還増幅回路であって、
    請求項１記載のＯＰアンプと、
    請求項１記載のＯＰアンプの出力を該ＯＰアンプの入力部に帰還させる帰還手段と、
    請求項１記載のＯＰアンプの出力を平滑するために、該ＯＰアンプ内の接続状態を切り替えるスイッチ切り替え周波数よりも時定数が大きく設定されたローパスフィルタと、
    を備えていることを特徴とする帰還増幅回路。
JP2011269863A 2011-12-09 2011-12-09 オートゼロアンプ及び該アンプを使用した帰還増幅回路 Active JP5799786B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011269863A JP5799786B2 (ja) 2011-12-09 2011-12-09 オートゼロアンプ及び該アンプを使用した帰還増幅回路
US13/675,162 US8922276B2 (en) 2011-12-09 2012-11-13 Auto-zero amplifier and feedback amplifier circuit using the auto-zero amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011269863A JP5799786B2 (ja) 2011-12-09 2011-12-09 オートゼロアンプ及び該アンプを使用した帰還増幅回路

Publications (2)

Publication Number Publication Date
JP2013123083A true JP2013123083A (ja) 2013-06-20
JP5799786B2 JP5799786B2 (ja) 2015-10-28

Family

ID=48571433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269863A Active JP5799786B2 (ja) 2011-12-09 2011-12-09 オートゼロアンプ及び該アンプを使用した帰還増幅回路

Country Status (2)

Country Link
US (1) US8922276B2 (ja)
JP (1) JP5799786B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050740A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 可変利得増幅器
JP2017083303A (ja) * 2015-10-28 2017-05-18 ラピスセミコンダクタ株式会社 半導体装置およびセル電圧の測定方法
JP2019168892A (ja) * 2018-03-23 2019-10-03 富士電機株式会社 演算増幅回路及びこれを使用した電流検出装置
CN110444161A (zh) * 2019-06-28 2019-11-12 福建华佳彩有限公司 一种内部补偿电路
CN113595070A (zh) * 2021-07-28 2021-11-02 国网湖南省电力有限公司 基于电网正常运行时潮流计算的短路转移阻抗计算方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
WO2014124450A1 (en) 2013-02-11 2014-08-14 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
WO2014172377A1 (en) 2013-04-16 2014-10-23 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
CN105393512B (zh) 2013-06-25 2019-06-28 康杜实验室公司 具有低接收器复杂度的向量信令
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
US9100232B1 (en) 2014-02-02 2015-08-04 Kandou Labs, S.A. Method for code evaluation using ISI ratio
CN106105123B (zh) 2014-02-28 2019-06-28 康杜实验室公司 用于发送时钟嵌入式向量信令码的方法和系统
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
WO2016007863A2 (en) * 2014-07-10 2016-01-14 Kandou Labs, S.A. Vector signaling codes with increased signal to noise characteristics
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
CN106664272B (zh) 2014-07-21 2020-03-27 康杜实验室公司 从多点通信信道接收数据的方法和装置
WO2016019384A1 (en) 2014-08-01 2016-02-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
KR20160105085A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
KR102517583B1 (ko) 2015-06-26 2023-04-03 칸도우 랩스 에스에이 고속 통신 시스템
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN108781060B (zh) 2016-01-25 2023-04-14 康杜实验室公司 具有增强的高频增益的电压采样驱动器
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
WO2017185070A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
WO2017185072A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. High performance phase locked loop
EP3449379B1 (en) 2016-04-28 2021-10-06 Kandou Labs S.A. Vector signaling codes for densely-routed wire groups
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
EP3449606A4 (en) 2016-04-28 2019-11-27 Kandou Labs S.A. LOW POWER MULTILAYER ATTACK CIRCUIT
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10608592B2 (en) * 2017-02-23 2020-03-31 Mediatek Inc. Linear amplifier having higher efficiency for envelope tracking modulator
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
WO2019241081A1 (en) 2018-06-12 2019-12-19 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
KR102579595B1 (ko) 2018-09-10 2023-09-18 칸도우 랩스 에스에이 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저
US10680634B1 (en) 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US10721106B1 (en) 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
US10608849B1 (en) 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
US11303484B1 (en) 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11374800B1 (en) 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
US11456708B1 (en) 2021-04-30 2022-09-27 Kandou Labs SA Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4138649A (en) * 1977-03-25 1979-02-06 Emerson Electric Co. Amplifier system
US4392112A (en) * 1981-09-08 1983-07-05 Rca Corporation Low drift amplifier
JPS62292013A (ja) * 1986-06-11 1987-12-18 Nec Corp 比較回路と論理回路のインターフェイス回路
US20030193367A1 (en) * 2002-04-16 2003-10-16 Botker Thomas L. Residual offset correction method and circuit for chopper stabilized amplifiers
JP2005020291A (ja) * 2003-06-25 2005-01-20 Toyota Motor Corp オフセットキャンセル型オペアンプ回路
JP2005506790A (ja) * 2001-10-25 2005-03-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ チョップト入力トランジスタ対を備えた演算増幅器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788136B2 (en) * 2001-10-25 2004-09-07 General Electric Company Methods and apparatus for amplification in high temperature environments
US8604762B2 (en) * 2006-05-25 2013-12-10 Texas Instruments Incorporated Low noise, low dropout regulators

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4138649A (en) * 1977-03-25 1979-02-06 Emerson Electric Co. Amplifier system
US4392112A (en) * 1981-09-08 1983-07-05 Rca Corporation Low drift amplifier
JPS62292013A (ja) * 1986-06-11 1987-12-18 Nec Corp 比較回路と論理回路のインターフェイス回路
JP2005506790A (ja) * 2001-10-25 2005-03-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ チョップト入力トランジスタ対を備えた演算増幅器
US20030193367A1 (en) * 2002-04-16 2003-10-16 Botker Thomas L. Residual offset correction method and circuit for chopper stabilized amplifiers
JP2005020291A (ja) * 2003-06-25 2005-01-20 Toyota Motor Corp オフセットキャンセル型オペアンプ回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050740A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 可変利得増幅器
JP2017083303A (ja) * 2015-10-28 2017-05-18 ラピスセミコンダクタ株式会社 半導体装置およびセル電圧の測定方法
JP2019168892A (ja) * 2018-03-23 2019-10-03 富士電機株式会社 演算増幅回路及びこれを使用した電流検出装置
JP7106916B2 (ja) 2018-03-23 2022-07-27 富士電機株式会社 演算増幅回路及びこれを使用した電流検出装置
CN110444161A (zh) * 2019-06-28 2019-11-12 福建华佳彩有限公司 一种内部补偿电路
CN113595070A (zh) * 2021-07-28 2021-11-02 国网湖南省电力有限公司 基于电网正常运行时潮流计算的短路转移阻抗计算方法
CN113595070B (zh) * 2021-07-28 2023-05-16 国网湖南省电力有限公司 基于电网正常运行时潮流计算的短路转移阻抗计算方法

Also Published As

Publication number Publication date
US20130147553A1 (en) 2013-06-13
JP5799786B2 (ja) 2015-10-28
US8922276B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
JP5799786B2 (ja) オートゼロアンプ及び該アンプを使用した帰還増幅回路
US9473088B2 (en) Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier
JP5226248B2 (ja) 温度検出回路及び半導体装置
JP3337669B2 (ja) 半導体集積回路
EP2839579B1 (en) High side current sense amplifier
CN108989951B (zh) 用于扬声器电流感测的地开关
CN108377090B (zh) 开关电容电路及其操作方法、电流感测电路和集成电路
CN108736849B (zh) 低偏移电流感测放大器
EP2933910A1 (en) A multiple output offset comparator
JP2015121487A (ja) 磁気検出装置
JP4928290B2 (ja) 差動信号比較器
US10566940B2 (en) Sensing circuit, corresponding amplifier, apparatus and method
JP5543059B2 (ja) 差動増幅回路
JP2007189600A (ja) のこぎり波発生回路
JP3827654B2 (ja) 演算増幅器
JP2008205561A (ja) ソースフォロア回路及び半導体装置
JP6505297B2 (ja) マルチパスネステッドミラー増幅回路
JP2014160903A (ja) スイッチトキャパシタ回路
US7009442B2 (en) Linear multiplier circuit
JP5440143B2 (ja) 電圧加算回路およびｄ／ａ変換回路
TWI650937B (zh) 驅動電路
US20240128933A1 (en) Class-d amplifier circuit
JP5482563B2 (ja) オペアンプ
CN117938097A (zh) D类放大电路
JP5510252B2 (ja) オペアンプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150810

R150 Certificate of patent or registration of utility model

Ref document number: 5799786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250