DE102006025116B4 - Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung - Google Patents

Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung Download PDF

Info

Publication number
DE102006025116B4
DE102006025116B4 DE102006025116.4A DE102006025116A DE102006025116B4 DE 102006025116 B4 DE102006025116 B4 DE 102006025116B4 DE 102006025116 A DE102006025116 A DE 102006025116A DE 102006025116 B4 DE102006025116 B4 DE 102006025116B4
Authority
DE
Germany
Prior art keywords
signal
analog
input
digital converter
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006025116.4A
Other languages
English (en)
Other versions
DE102006025116A1 (de
Inventor
Gregor Schatzberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102006025116.4A priority Critical patent/DE102006025116B4/de
Priority to US12/303,071 priority patent/US8059020B2/en
Priority to PCT/EP2007/004790 priority patent/WO2007137838A1/de
Publication of DE102006025116A1 publication Critical patent/DE102006025116A1/de
Priority to GB0820149A priority patent/GB2451975A/en
Application granted granted Critical
Publication of DE102006025116B4 publication Critical patent/DE102006025116B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H03M1/185Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Einstellbare Analog-Digital-Wandleranordnung, umfassend:- einen Eingang (22) zur Zuführung eines Eingangssignals;- einen mit sukzessiver Approximation arbeitender Analog-Digital-Wandler (1) mit einem mit dem Eingang (22) gekoppelten Signaleingang (11b), ausgeführt zur Umsetzung eines analogen Signals am Signaleingang in einen digitalen Wert;- einen mit dem Signaleingang (llb) gekoppelten Abschwächer (2, 2b, 2c) mit einem Ausgang, ausgeführt zu einer über einen Steuereingang (24) steuerbaren Amplitudenabschwächung von an seinem Eingang anliegenden Signalen, wobei der Abschwächer mit schaltbaren Kondensatoren ausgebildet ist und einen Teil einer ersten Stufe des Analog-Digital-Wandlers (1) bildet; und- eine Steuerschaltung (3, 4), die ausgangsseitig mit dem Steuereingang (24) des Abschwächers (2) verbunden ist, und ausgeführt ist,- einen maximalen Pegel des Eingangssignals zu bestimmen;- den Abschwächer in Abhängigkeit des bestimmten maximalen Pegels durch Erzeugung eines Steuersignals anzupassen;- während der Erzeugung des Steuersignals und während der Anpassung des Abschwächers ein Anzeigesignal (Busy) zu erzeugen; und- während der Erzeugung des Anzeigesignals (Busy) vom Analog-Digital-Wandler (1) kommende digitale Werte als ungültig zu bewerten.

Description

  • Die Erfindung betrifft eine einstellbare Analog-Digital-Wandleranordnung sowie ein Verfahren zur Wandlung eines analogen Eingangssignals in ein digitales Signal.
  • Zur Umwandlung analoger Eingangssignale in digitale Werte werden Analog-Digital-Wandler (A/D-Wandler) in integrierten Schaltkreisen eingesetzt. Die getaktet betriebenen Wandler tasten das Eingangssignal zu verschiedenen Zeitpunkten ab und erzeugen daraus digitale Werte. Bei Eingangssignalen mit hohen Pegeln im Bereich von mehreren zehn Volt sollten diese Wandler in speziellen Fertigungstechniken, beispielsweise in einem Vielschicht-Oxid-CMOS-Prozess hergestellt werden. Derart hergestellte Analog-Digital-Wandler sind im Gegensatz zu Wandlern in herkömmlicher Herstellungstechnik auch für Signale mit außergewöhnlich hohen Eingangspegeln geeignet. Herkömmliche Wandler könnten bei hohen Eingangssignalpegeln übersteuern und so falsche Werte liefern oder sogar beschädigt werden. Ein Nachteil der Wandler besteht jedoch darin, dass die hohe Spannungsfestigkeit nur auf Kosten des Platzverbrauchs und der Wandlungsgeschwindigkeit erreicht wird.
  • Eine Alternative zu den spannungsfesten Analog-Digital-Wandlern besteht darin, das Eingangssignal um einen definierten Faktor abzuschwächen und das abgeschwächte Signal einer herkömmlichen Analog-Digital-Wandleranordnung zuzuführen. Der darin enthaltenen A/D-Wandler lässt sich dann weiterhin in einer CMOS-Technologie fertigen und weist einen geringen Platzverbrauch bei gleichzeitig hoher Wandlungsgeschwindigkeit auf. Die Abschwächung des Eingangssignals mit einem konstanten Faktor kann aber bei Eingangssignalen mit kleinen Pegeln zu Problemen führen. Diese werden nochmals abgeschwächt, so dass sich ein Fehler während der Analog-Digital-Wandlung aufgrund inhärenten Rauschens innerhalb des Wandlers verstärkt. Unter Umständen kann die Abschwächung dazu führen, dass der Pegel des zugeführten abgeschwächten Eingangssignals kleiner als eine Quantisierungsstufe des A/D-Wandler wird. Mit anderen Worten wird durch die konstante Abschwächung das Auflösevermögen des Wandlers gerade bei kleinen Eingangssignalen begrenzt.
  • Die Druckschrift US 5,861,831 und 8 zeigen eine Wandleranordnung mit einer aktiven Schaltung zur Abschwächung eines Eingangssignals. Die in der 8 dargestellte Anordnung einer aktiven Schaltung ist durch einen einstellbaren Verstärker V realisiert. Dieser ist dem Eingang des Wandlers ADC über ein Filter vorgeschaltet. Der Verstärkungsfaktor wird dabei durch einen Peak-Detektor PD eingestellt, dem das vom Verstärker abgegebene Signal zugeführt wird. Weiterhin ist eine Zeitschaltung vorgesehen, die sowohl den eigentlichen A/D-Wandler ADC als auch den Peak-Detektor PD ansteuert. Das vom Verstärker V abgegebene Signal wird über einen Filter dem A/D-Wandler ADC zugeführt. Durch die Bandbreite des Peak-Detektors PD wird die Detektion von Signaländerungen im Eingangssignal begrenzt. Der dargestellte Wandler eignet sich vor allem zur Umsetzung von Zwischenfrequenzsignalen. Darüber hinaus wird durch den zusätzlichen Peak-Detektor 61 der Stromverbrauch der gesamten Anordnung erhöht.
  • Die Druckschrift DE 37 90 072 C2 beschreibt ein Verfahren und eine Schaltung zur Verstärkungssteuerung eines analogen Signals. Dabei ist einem Analog-Digital-Wandler ein digital gesteuerter Verstärker vorgeschaltet sowie eine Mikroprozessorvorrichtung nachgeschaltet welche dazu in der Lage ist Amplitudenwerte des von dem Analog-Digital-Wandler erzeugten Signals zu bestimmen.
  • Die Druckschrift US 6,720,903 B2 beschreibt eine Methode zum Betrieb eines Analog-Digital-Wandlers und eine zugehörige Schaltungsanordnung. Dem Wandler ist ein Abschwächer vorgeschaltet, welcher mit Schaltern steuerbar ist. Dabei werden die Schalter unter Verwendung eines festen Verstärkungscodes fest eingestellt.
  • Aufgabe der Erfindung ist es, eine Analog-Digital-Wandleranordnung anzugeben, die einen hohen Eingangssignalbereich bei gleichzeitig geringem Stromverbrauch aufweist. Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Analog-Digital-Wandlung anzugeben, welches mit einfachen Mitteln Signale mit einem hohen Pegelbereich in digitale Werte wandelt.
  • Diese Aufgaben werden mit den Gegenständen der unabhängigen Patentansprüche gelöst. Weitere Ausgestaltungsformen der Erfindung ergeben sich aus den Unteransprüchen.
  • Nach dem erfindungsgemäßen Prinzip ist vorgesehen, den Analog-Digital-Wandler selbst als Messeinrichtung für die Detektion des Eingangssignalbereichs bzw. der maximal im Eingangssignal vorkommenden Pegel zu verwenden. Dadurch ist die Bandbreite für die Detektion von Signaländerungen nur noch vom eingesetzten A/D-Wandler begrenzt, der auch das Eingangssignal selbst verarbeitet. In einer Ausgestaltung der Erfindung umfasst die Anordnung einen Analog-Digital-Wandler mit einem Eingang zur Zuführung eines analogen Eingangssignals sowie einen Ausgang zur Abgabe eines digitalen Ausgangssignals. Daran angeschlossen ist eine Auswerteschaltung, die das vom Wandler abgegebene Ausgangssignal auswertet und davon abhängig ein Steuersignal an einem dem Wandler vorgeschalteten steuerbaren Abschwächer abgibt.
  • Mit Hilfe der Auswerteschaltung lassen sich zum einen ein „Überlaufen“ des Analog-Digital-Wandlers und zum anderen ein aufgrund einer vorhandenen Abschwächung zu kleiner Signalpegel im Eingangssignal ermitteln. Durch die Auswertung des Ausgangssignals des Analog-Digital-Wandlers kann rechtzeitig eine Übersteuerung des Analog-Digital-Wandlers wegen zu geringer Abschwächung erkannt werden. Ebenso lässt sich das Abschwächverhalten des Abschwächers verringern, wenn der durchschnittliche Eingangspegel des dem Analog-Digital-Wandlers zugeführten Signals gering ist. Auf diese Weise kann der Analog-Digital-Wandler immer im Bereich seiner größten Auflösung und damit größten Empfindlichkeit betrieben werden.
  • In einer Weiterbildung der Erfindung umfasst der Analog-Digital-Wandler einen Ausgang zur Abgabe eines Signals, welches direkt eine Übersteuerung des Analog-Digital-Wandlers anzeigt. Dieser Ausgang ist in einer Ausgestaltung der Erfindung mit der Steuereinrichtung für die Abgabe des Steuersignals an den Abschwächer gekoppelt. Dadurch kann bei einer Übersteuerung des Analog-Digital-Wandlers das Abschwächeverhalten des Abschwächers schnell geändert werden, ohne dass es zu Beschädigungen kommen kann. Der Abschwächer kann unterschiedlich ausgestaltet sein. In einer Ausführungsform ist er als widerstandsbasierter Abschwächer ausgebildet und umfasst mehrere in Reihe schaltbare Widerstandsglieder. Durch die selektive Veränderung des Widerstandswertes wird der Signalpegel am Ausgang des Abschwächers geändert und so dynamisch an den optimalen Eingangssignalbereich des Analog-Digital-Wandlers angepasst. Die Werte der Widerstandsglieder können gleich oder auch binär gewichtet sein.
  • In einer anderen Ausgestaltungsform umfasst der Abschwächer mehrere schaltbare Kondensatoren oder Ladungsspeicher, welche die Eingangsspannung im Verhältnis ihrer Kapazitätswerte teilen. Auch hier können die Kapazitätswerte gleich oder verschieden, insbesondere binär gewichtet sein. Unter binärer Gewichtung wird ein Unterschied um den Faktor 2 verstanden. Diese Ausgestaltungsform eignet sich im Besonderen für Hochspannungsanwendungen, bei denen der Eingangssignalpegel besonders hohe Spannungswerte im Bereich von einigen zehn Volt annehmen kann. Ebenso ist es möglich, als Abschwächer einen steuerbaren Verstärker vorzusehen. Dadurch kann das Eingangssignal in seinem Pegel sowohl abgeschwächt als auch verstärkt werden. Mit dieser Ausgestaltung lässt sich eine Wandleranordnung mit einem sehr hohen dynamischen Pegelbereich für das Eingangssignal realisieren.
  • Die Auswerteschaltung erlaubt es sowohl, eine Änderung der Abschwächung automatisch durchzuführen, beispielsweise durch Detektion eines Übersteuerungssignals, als auch eine Änderung manuell anzuregen. Dabei wird in einer Ausgestaltungsform der Erfindung das Eingangssignal über eine Zeit hinweg vom Analog-Digital-Wandler abgetastet und der maximale Wert ermittelt. Mit Hilfe dieses Wertes lässt sich nun der Abschwächer so einstellen, dass der Analog-Digital-Wandler optimal ausgesteuert wird. Beispielsweise kann der abgetastete Maximalwert mit dem maximalen Verarbeitungswert des Analog-Digital-Wandlers verglichen werden. Die Differenz wird verwendet, das Steuersignal für den Abschwächungsfaktor des Abschwächers zu erzeugen.
  • Während dieses Vorganges ist in einer Ausgestaltung der Erfindung vorgesehen, dass die Steuerschaltung ein entsprechendes Signal zur Anzeige der Einstellroutine abgibt. So wird anderen Schaltungen mitgeteilt, die von der Wandleranordnung abgegebenen Werte wegen möglicher fehlerbehafteter Analog-Digital-Umsetzung nicht weiter zu verarbeiten.
  • Im Weiteren wird die Erfindung anhand mehrerer Ausführungsbeispiele- unter Bezugnahme auf die Zeichnungen im Detail erläutert. Es zeigen:
    • 1 ein erstes Ausführungsbeispiel der Erfindung,
    • 2 ein zweites Ausführungsbeispiel der Erfindung,
    • 3 ein drittes Ausführungsbeispiel der Erfindung,
    • 4 ein viertes Ausführungsbeispiel der Erfindung,
    • 5 ein fünftes Ausführungsbeispiel der Erfindung,
    • 6 eine Ausführungsform aus einem Teilbereich der Steuerschaltung,
    • 7 ein Zeitsignaldiagramm für verschiedene Signale während eines Einstellvorgangs,
    • 8 eine bekannte Ausführung einer Analog-Digital-Wandleranordnung.
  • 1 zeigt das Grundprinzip der erfindungsgemäßen A/D-Wandleranordnung mit einer automatischen Einstellung für den Pegelbereich des Eingangssignals zur optimalen Aussteuerung des Wandlers. Die Wandleranordnung umfasst einen Signaleingang 22, dem ein analoges Eingangsspannungssignal zuführbar ist. Mit dem Signaleingang 22 ist ein in seinem Abschwächungsfaktor einstellbarer Abschwächer 2 gekoppelt. Er enthält einen Steuereingang 24 zur Zuführung eines Steuersignals, mit dem der Abschwächungsfaktor eingestellt wird. An seinem Ausgang 23 gibt der Abschwächer 2 ein um den entsprechenden Faktor abgeschwächtes, vom Eingangssignal abgeleitetes Ausgangssignal ab. Der Ausgang 23 ist mit einem Eingang 11 eines Analog-Digital-Wandlers 1 (A/D-Wandler) verbunden. Der A/D-Wandler 1 kann beispielsweise als ein Wandler ausgebildet sein, der mit sukzessiver Approximation arbeitet. Vorliegend ist er als getaktet betriebener Wandler ausgeführt. Er tastet den Pegel des Eingangssignal in mehreren nacheinander angeordneten Stufen ab und ermittelt aus den Ergebnissen der einzelnen stufen einen digitalen, dem analogen Eingangssignal entsprechenden Wert. Dazu umfasst er ein digitales Interface 13, welches mit einer Steuerschaltung 4 gekoppelt ist. Über dieses Interface erhält er unter anderem das Taktsignal CLK für den Abtastvorgang. Ein weiterer Eingang 14 dient zur Zuführung einer Referenzspannung Vref .
  • Während des Betriebs gibt der A/D-Wandler 1 das an seinem Eingang anliegende und in einen digitalen Wert umgesetzte Analogsignal am digitalen Interface 13 an die Steuereinrichtung 4 ab. Wenn nun der Pegel eines Eingangssignals am Eingang 11 einen gewissen Schwellwert überschreitet, wird der A/D-Wandler 1 übersteuert. Dies kann beispielsweise der Fall sein, wenn der Pegel des Eingangssignals den maximalen Verarbeitungspegel des Wandlers übersteigt. Es kommt zu einer fehlerbehafteten Wandlung und einer Ausgabe eines falschen Wertes.
  • Zur Anzeige einer derartigen Übersteuerung enthält der Analog-Digital-Wandler 1 einen Übersteuerausgang 12, an dem ein die Übersteuerung anzeigendes Signal bereitgestellt wird. Der Ausgang 12 ist mit einem Eingang 31 einer automatischen Steuereinheit 3 verbunden. Die Steuereinheit 3 ist über ein weiteres Interface mit einem Interface 41 der Kontrollschaltung 4 gekoppelt. Der Ausgang der Steuerschaltung 3 ist an den Steuereingang 24 des Abschwächers 2 angeschlossen.
  • Für eine Aktivierung des Betriebsmodus, in der die erfindungsgemäße Wandleranordnung die Einstellung des Abschwächers 2 vornimmt, gibt es mehrere Möglichkeiten. Einerseits kann dies direkt über den A/D-Wandler erfolgen, der bei einer Übersteuerung ein Signal am Ausgang 12 an die Steuerschaltung 3 abgibt. Die Steuerschaltung 3 verändert automatisch den Abschwächfaktor um einen vordefinierten Wert, um eine weitere Übersteuerung oder Beschädigung des Wandlers zu vermeiden. Zum anderen kann dies auch manuell über das Signal „Auto Range“ am Interface der Kontrollschaltung 4 angestoßen werden. Dies ist insbesondere dann sinnvoll, wenn beispielsweise absehbar ist, dass sich der Pegelbereich des Signals am Eingang 22 des Wandlers stark verändern wird.
  • Eine dritte Möglichkeit besteht darin, die vom A/D-Wandler 1 abgegebenen digitalen Werte auszuwerten. Sind diese besonders klein, so kann die Empfindlichkeit des A/D-Wandlers durch eine entsprechende Reduzierung des Abschwächefaktors im Abschwächer 2 gesteigert werden. Die. Genauigkeit der Wandlung wird wieder erhöht, da das Eingangssignal nun wieder den gesamten Verarbeitungsbereich des Wandlers ausnutzt. Die Einstellung der Abschwächung am Abschwächer 2 übernimmt die Steuerschaltung 3.
  • 6 zeigt eine mögliche Ausführungsform der Steuerschaltung. Wirkungs- beziehungsweise funktionsgleiche Bauelemente tragen die gleichen Bezugszeichen. Die Steuerschaltung 3 umfasst wiederum mehrere als integrierte Schaltungen ausgeführte Teilelemente. Eine erste Logikeinheit 301 verarbeitet das vom A/D-Wandler 1 zugeführte Übersteuersignal und wertet dies geeignet aus. Beispielsweise kann es zweckmäßig sein, nicht bei einer einzigen angezeigten Übersteuerung eine neue Einstellung des Abschwächers vorzunehmen, sondern nur bei einer Übersteuerung über einen bestimmten längeren Zeitraum. Diese Auswertung wird von der Logikeinheit 301 übernommen. In gleicher Weise verarbeitet das Logikelement 302 alle von der Kontrollschaltung kommenden Informationen am Interface 34. Dazu gehört unter anderem die manuelle Aktivierung eines Einstellvorgangs. Zudem übermittelt das Logikelement 302 nach einer erfolgten Neueinstellung der Kontrollschaltung 4 den neuen Abschwächungsfaktor. Die Kontrollschaltung kann diese dann bei der Neuberechnung der digitalen Werte berücksichtigen. Darüber hinaus gibt das Kontrollelement 302 auch das Übersteuersignal „Overload“ sowie ein „Busy-Signal“ an die Kontrollschaltung 4 ab. Letzteres zeigt an, dass ein Einstellvorgang vorgenommen wird. Die Kontrollschaltung 4 ist durch das „Busy-Signal“ der Steuerschaltung 3 in der Lage, die vom A/D-Wandler 1 kommenden digitalen Werte als ungültig zu bewerten.
  • Die Steuerschaltung 3 umfasst weiterhin einen Taktgenerator 306 sowie weitere Kontrollschaltungen 304 und 305 zur Verarbeitung des Übersteuersignals sowie der von der Kontrollschaltung 4 übermittelten Daten. Aus den unterschiedlichen Informationen erzeugt die Steuerschaltung 3 Steuerinformationen, die von der Logikeinheit 303 in ein Steuersignal übersetzt und am Ausgang 32 abgegeben werden. Mit diesem Steuersignal wird der neue Abschwächungsfaktor im Abschwächer 2 eingestellt.
  • 7 zeigt ein Zeit-/Signal-Diagramm für verschiedene Signale während eines Einstellvorgangs des Abschwächers. In diesem Ausführungsbeispiel wird eine Einstellung.nach einer Aktivierung der erfindungsgemäßen Anordnung durchgeführt. Das analoge Eingangssignal am Eingang des A/D-Wandlers 1 übersteigt anfangs den zulässigen Verarbeitungsbereich des Wandlers, so dass der Wandler 1 ein Übersteuersignal an seinem Ausgang 12 erzeugt. In Teilfigur A ist das sinusförmige analoge Eingangssignal dargestellt. Teilfigur B zeigt das Taktsignal CLK zur Abtastung des analogen Eingangssignals im Wandler. In den C bis E sind verschiedene Kontroll- und Steuersignale zu sehen, die der Kontrollschaltung 4 zugeführt beziehungsweise von dieser während des Einstellvorgangs abgegeben werden. Teilfigur F zeigt das Overload-Signal für den Zeitraum, in dem die Bereichsanpassung der Anordnung noch nicht abgeschlossen ist. In Teilfigur H ist schließlich das digitalisierte Ausgangssignal dargestellt.
  • Der Bereich für die Eingangssignalverarbeitung des A/D-Wandlers 1 ist bis zum Zeitraum T1 kleiner als die Amplitude des analogen Eingangssignals. Dadurch wird der Analog-Digital-Wandler während dieser Zeit übersteuert und eine fehlerfreie Wandlung ist nicht gewährleistet. Ab dem Zeitraum, an dem das analoge Eingangssignal den zulässigen Eingangsbereich des Wandlers überschreitet, wird das „Overload-Signal“ in Teilfigur F vom Wandler erzeugt und an die Kontrollschaltung 4 abgegeben. Diese gibt das Signal an ihren Ausgang weiter, so dass die Übersteuerung auch anderen Schaltungen angezeigt wird. Eine Abgabe erfolgt bis zum Zeitpunkt T2, ab dem der Abschwächer mit seinem Faktor so eingestellt ist, dass der Signalpegel den Verarbeitungsbereich des Wandlers wieder optimal ausnutzt.
  • Zum Zeitpunkt T1 wird gemäß Teilfigur G das Auto-Range-Signal zur Aktivierung der Einstellung des Abschwächers erzeugt. Dies führt dazu, dass der Abschwächer nun mit seinem stärksten Abschwächfaktor betrieben wird. Umgekehrt bedeutet dies, dass nun aufgrund des abgeschwächten Signalpegels dieser vollständig im Eingangssignalbereich des Wandlers liegt. Geht man wie in Teilfigur A dargestellt zu jedem Zeitpunkt von einem normierten Eingangssignalpegel aus, bedeutet dies eine Vergrößerung des Eingangssignalbereichs des Wandlers. Während des nun folgenden Zeitraums bis zum Zeitpunkt T2 tastet der Wandler das Eingangssignal ab und ermittelt einen durchschnittlichen Maximalpegel. Die Differenz zwischen dem maximalen Eingangssignalbereich des Wandlers und dem durchschnittlichen Maximalpegel ergibt einen Wert, um den der Abschwächfaktor des Abschwächers 2 geändert werden kann. Dadurch wird der Signalpegel am Eingang des Wandlers wieder vergrößert und nutzt den vollständigen Eingangssignalbereich aus. Der Umschaltvorgang auf den optimalen Bereich ist zum Zeitpunkt T2 abgeschlossen. Dann wird auch die Abgabe des „Overload-Signals“ von der Kontrollschaltung 4 beendet. Zu dem Zeitpunkt T2 können die vom Analog-Digital-Wandler abgegebenen Daten wieder weiter verarbeitet werden.
  • Neben dem hier dargestellten Ausführungsbeispiel, bei dem bei einem entsprechenden Überlaufsignal der Abschwächfaktor auf seinen maximalen Wert gestellt und anschließend auf den optimalen Wert geändert wird, ist es auch möglich, die Abschwächung schrittweise zu erhöhen. Beispielsweise kann eine Einstellung an den jeweils optimalen Abschwächfaktoren inkrementell beziehungsweise über eine iterative Annäherung erfolgen. Darüber hinaus ist es zweckmäßig, gerade nach Aktivierung der Wandelanordnung den Abschwächer mit seinem maximalen Abschwächfaktor zu betreiben und gleichzeitig in den Einstellmodus zu wechseln. Somit wird die Übersteuerung oder eine Beschädigung vermieden. Der Analog-Digital-Wandler gibt nun an seinem Ausgang digitale Werte.ab, aus denen ein maximaler Durchschnittswert einfach ermittelt werden kann. Dadurch lässt sich am Beginn einer jeden Messung eine automatische Kalibrierung des Wandlers zu seinem-optimalen Bereich hin durchführen.
  • 2 zeigt eine Ausgestaltungsform der erfindungsgemäßen Analog-Digital-Wandleranordnung für Anwendungen im Bereich von mehreren 10 V. Wirkungs- beziehungsweise funktionsgleiche Bauelemente tragen die gleichen Bezugszeichen. Der erfindungsgemäße Wandler ist in dieser Ausführung mit unterschiedlichen Prozesstechnologien hergestellt. Der Abschwächer 2a in Form eines programmierbaren Widerstandsteilers ist als integrierte Schaltung in einem Vielschicht-Oxyd-CMOS-Prozess realisiert. Dadurch wird eine hohe Spannungsfestigkeit des Widerstandsteilers auch bei sehr hohen Eingangsspannungen erzeugt. Durch die Widerstandsteilung wird am Ausgang 23 ein entsprechend heruntergeteiltes Spannungssignal abgegeben.
  • Der zweite Bereich des erfindungsgemäßen A/D-Wandlers 1 ist als integrierte Schaltung in einem Standard-CMOS-Prozess realisiert. Platz- und Stromverbrauch sind bei gleichzeitig hohem Auflösungsvermögen und hoher Abtastgeschwindigkeit gering. Zwischen dem Ausgang 32 der Steuerschaltung 3 und dem entsprechenden Steuereingang des programmierbaren Widerstandsteilers 2a im Hochspannungsbereich sind spezielle Pegelshifter vorgesehen. Diese eignen sich dazu, die in programmierbaren Widerstandsteiler vorgesehenen Schalter mit hohen Spannungen anzusteuern, wobei die hohen Spannungen aus dem von der Steuerschaltung 3 abgegebenem Steuersignal erzeugt werden.
  • Bei der Anordnung ist; es zweckmäßig, dass nach einem Aktivieren des Wandlers der Widerstandsteiler seinen größten Wert aufweist. In diesem Zusammenhang spricht man davon, dass der Widerstandsteiler in seinen höchsten Bereich geschaltet ist. Dadurch wird auch bei hohen Eingangsspannungswerten ein Übersteuern und eventuell ein Beschädigen des Wandlers 1 vermieden. Nach dem Aktivieren wird durch ein entsprechendes Kontrollsignal am Anschluss „Auto-Range“ der Einstellbetriebsmodus in der Kontrollschaltung 4 und der Steuerschaltung 3 aufgerufen.. Der Wandler tastet nun das an seinem Eingang abgeschwächte anliegende Signal für einen vorbestimmten Zeitraum ab, übermittelt die Werte an die Steuerschaltung und die Kontrollschaltung, worauf diese die für den optimalen Betrieb notwendige Abschwächung ermitteln. Der widerstandsteiler wird dann in seinem Teilerverhältnis neu eingestellt.
  • Wenn zu einem späteren Zeitpunkt der Signalpegel am Eingang 11 des Wandlers den Eingangsverarbeitungsbereich überschreitet, erzeugt der Wandler am Übersteuerausgang 12 ein Übersteuerungssignal, woraufhin die Einstellroutine erneut aufgerufen wird und die Steuerschaltung 3 den Abschwächfaktor entsprechend anpasst.
  • 3 zeigt eine ähnliche Ausführungsform, bei der der Abschwächer 2b als programmierbarer kapazitätsbasierter Teiler ausgeführt ist. Die einzelnen Kondensatoren, von denen zwei C1, C2 schematisch dargestellt sind, sind auch hier in einem Prozess gefertigt, der für Hochspannungsanwendungen geeignet ist. Die Ansteuerung sowie das Hinzu- bzw. Wegschalten einzelner Kondensatoren erfolgt über das Steuersignal. Durch die Kondensatoren wird die am Eingang 22 anliegende analoge Spannung im Verhältnis der Kondensatorschaltung geteilt.
  • 4 zeigt: eine weitere Alternative mit einem programmierbaren Verstärker. Mit Hilfe des programmierbaren Verstärkers ist es neben einer Abschwächung des Eingangssignals bei hohen Eingangspegeln auch möglich, Eingangssignale mit geringen Pegeln entsprechend zu verstärken. Dadurch wird der Pegelbereich des Eingangssignals am Eingang 22 nochmals vergrößert. Der in 4 dargestellte Wandler ist geeignet, Eingangssignale mit sehr hohen Spannungen genauso wie Signale mit sehr geringen Spannungen zu verarbeiten.
  • 6 zeigt eine mögliche Realisierung der Erfindung basierend auf einem Analog-Digital-Wandler, der mit sukzessiver Approximation arbeitet. Bei derartigen Wandlern lässt sich der Abschwächer für das Eingangssignal als Bestandteil der Abtasteinheit des Wandlers ausbilden. Dadurch wird ein Teil des Wandlers in standardisierter CMOS-Prozesstechnik für niedrige Spannungen gebildet, die erste Stufe zumindestens teilweise in einem Prozess für Hochspannungsanwendungen. Die schaltbare Kapazitäten der ersten Stufe werden während der Abtastphase als Teil der Abtast-/Halteschaltung verwendet. Während der späteren Haltephase agieren sie als Digital-Analog-Konverter zur Erzeugung des Ausgangssignals. Spezielle Kondensatoren, so genannte Poly 1/Poly 2-Kondensatoren verkraften Spannungen bis zu 25 Volt in Abhängigkeit der Oxyd-Dicke zwischen den einzelnen Kondensatorplatten. Demzufolge reicht es aus, vor allem die Schalter für die Abtastphase als hochspannungsfeste Elemente auszulegen.
  • Zusätzlich gibt es zwei Möglichkeiten, den Abschwächer in einer ersten Stufe eines derartigen Konverters auszuführen. Zum einen ist es möglich, ein eigenes programmierbares Kapazitätsfeld am Konvergenspunkt der ersten Stufe des Analog-Digital-Wandlers anzufügen. Das schaltbare Kondensatorfeld in Kombination mit den Kondensatoren der ersten Stufe arbeitet wie ein programmierbarer Kapazitätsteiler. Ein Eingangssignal wird entsprechend des gewählten Teilerverhältnisses abgeschwächt.
  • Eine zweite Möglichkeit zur Realisierung des Abschwächers besteht darin, zusätzliche Kapazitäten den Kondensatoren der ersten Stufe hinzuzufügen, um das Eingangssignal abzuschwächen. Die weiteren Stufen des Analog-Digital-Wandlers sind in herkömmlicher Weise realisiert.
  • Mit der Erfindung wird eine Analog-Digital-Wandleranordnung realisiert, bei der der A/D-Wandler 1 gleichzeitig als Messinstrument für die Detektion eines durchschnittlichen Maximalpegels verwendet wird. Dieser wird zur Einstellung eines dem Wandler vorgeschalteten programmierbaren Abschwächers verwendet. Durch eine geeignete dynamische Nachregelung sowohl bei einem Eingangssignal höher als der Verarbeitungsbereich des Wandlers als auch bei einem Eingangssignal niedriger als ein unterer Schwellwert kann eine dynamische Nachregulierung des Abschwächers vorgenommen werden. Dadurch wird der Analog-Digital-Wandler der gesamten Einrichtung immer in einem optimalen Aussteuerbereich betrieben. Gleichzeitig ist eine zusätzliche Detektion über einen Peak-Detektor nicht notwendig, wodurch der gesamte Stromverbrauch der Anordnung verringert ist.
  • Bezugszeichenliste
  • 1
    Analog-Digital-Wandler
    2
    Abschwächer
    3
    Steuerschaltung
    4
    Kontrollschaltung
    11
    Signaleingang
    12
    Übersteuersignalausgang
    13
    Signalinterface
    22
    analoger Signaleingang
    23
    Signalausgang
    24
    Steuereingang
    31
    Eingang
    32
    Steuerausgang
    41
    Interface
    42
    Interface
    301, 302, 303
    Logikeinheiten
    304, 305
    Steuer-, Kontroll-Einheiten
    306
    Taktgenerator
    T0, T1, T2
    Zeitpunkte

Claims (8)

  1. Einstellbare Analog-Digital-Wandleranordnung, umfassend: - einen Eingang (22) zur Zuführung eines Eingangssignals; - einen mit sukzessiver Approximation arbeitender Analog-Digital-Wandler (1) mit einem mit dem Eingang (22) gekoppelten Signaleingang (11b), ausgeführt zur Umsetzung eines analogen Signals am Signaleingang in einen digitalen Wert; - einen mit dem Signaleingang (llb) gekoppelten Abschwächer (2, 2b, 2c) mit einem Ausgang, ausgeführt zu einer über einen Steuereingang (24) steuerbaren Amplitudenabschwächung von an seinem Eingang anliegenden Signalen, wobei der Abschwächer mit schaltbaren Kondensatoren ausgebildet ist und einen Teil einer ersten Stufe des Analog-Digital-Wandlers (1) bildet; und - eine Steuerschaltung (3, 4), die ausgangsseitig mit dem Steuereingang (24) des Abschwächers (2) verbunden ist, und ausgeführt ist, - einen maximalen Pegel des Eingangssignals zu bestimmen; - den Abschwächer in Abhängigkeit des bestimmten maximalen Pegels durch Erzeugung eines Steuersignals anzupassen; - während der Erzeugung des Steuersignals und während der Anpassung des Abschwächers ein Anzeigesignal (Busy) zu erzeugen; und - während der Erzeugung des Anzeigesignals (Busy) vom Analog-Digital-Wandler (1) kommende digitale Werte als ungültig zu bewerten.
  2. Analog-Digital-Wandleranordnung nach Anspruch 1, bei der der Analog-Digital-Wandler (1) einen Überlaufausgang (12) aufweist zur Abgabe eines Überlaufsignals bei einer Detektion einer Amplitude des analogen Signals am Signaleingang (11), die über einem ersten Schwellwert liegt, wobei der Überlaufausgang (12) mit der Steuerschaltung (3, 4) verbunden ist.
  3. Analog-Digital-Wandleranordnung nach einem der Ansprüche 1 bis 2, bei der die Steuerschaltung zur Erzeugung des Steuersignals in Abhängigkeit eines Vergleichs des vom Analog-Digital-Wandler (1) abgegebenen digitalen Wertes mit einem zweiten Schwellwert ausgeführt ist.
  4. Analog-Digital-Wandleranordnung nach einem der Ansprüche 2 bis 3, bei der der erste und/oder der zweite Schwellwert einen maximal zulässigen Eingangssignalpegel des Analog-Digital-Wandler (1) angeben.
  5. Analog-Digital-Wandleranordnung nach einem der Ansprüche 1 bis 4, bei welcher der Abschwächer mit spannungsfesten Schaltern zur Einstellung seines Abschwächfaktors ausgebildet ist.
  6. Analog-Digital-Wandleranordnung nach einem der Ansprüche 1 bis 5, weiter umfassend ein Interface, welches mit der Steuerschaltung (4) verbunden ist, und worüber diese den digitalen Wert (Data OUT) des Analog-Digital-Wandlers (1) und wenigstens das Überlaufsignal (Overload) bereitstellt.
  7. Verfahren zur Analog-Digital-Wandlung, umfassend die Schritte: - Bereitstellen eines analogen Signals mit einem Signalpegel; - Bereitstellen eines Analog-Digital-Wandler (1) mit einem Eingangssignalbereich; - Zuführen des analogen Signals an den Analog-Digital-Wandler (1); - Bestimmen eines maximalen Pegels des analogen Signals; - Verändern des Signalpegels des analogen Signals in Abhängigkeit des bestimmten maximalen Pegels; - Wandeln des zugeführten Signals in einen digitalen Wert, - wobei während der Schritte der Bestimmung des maximalen Pegels des analogen Signals und des Veränderns des Signalpegels ein Anzeigesignal (Busy) erzeugt wird, und - wobei während der Erzeugung des Anzeigesignals (Busy) gewandelte digitale Werte als ungültig bewertet werden.
  8. Verfahren nach Anspruch 7, bei dem der Schritt des Veränderns des Signalpegels wenigstens einen der Schritte umfasst: - Verändern des Signalpegels durch sukzessive Approximationsschritte; - Abschwächen des Signalpegels um einen maximal möglichen Faktor; - Abschwächen des Signalpegels um einen vorbestimmten festen Wert; - Verstärkens des Signalpegels um einen vorbestimmten festen Wert; - Verstärkens des Signalpegels um einen Wert, der von einer Differenz aus der ermittelten Amplitude und dem Eingangssignalbereich des Wandlers (1) abgeleitet ist.
DE102006025116.4A 2006-05-30 2006-05-30 Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung Expired - Fee Related DE102006025116B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102006025116.4A DE102006025116B4 (de) 2006-05-30 2006-05-30 Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung
US12/303,071 US8059020B2 (en) 2006-05-30 2007-05-30 Adjustable analogue-digital converter arrangement and method for analogue-to-digital conversion
PCT/EP2007/004790 WO2007137838A1 (de) 2006-05-30 2007-05-30 Einstellbare analog-digital-wandleranordnung und verfahren zur analog-digital-wandlung
GB0820149A GB2451975A (en) 2006-05-30 2008-11-04 Adjustable analogue-to-digital converter arrangement and method for analogue-to-digital conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006025116.4A DE102006025116B4 (de) 2006-05-30 2006-05-30 Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung

Publications (2)

Publication Number Publication Date
DE102006025116A1 DE102006025116A1 (de) 2007-12-06
DE102006025116B4 true DE102006025116B4 (de) 2020-06-04

Family

ID=38438699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006025116.4A Expired - Fee Related DE102006025116B4 (de) 2006-05-30 2006-05-30 Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung

Country Status (4)

Country Link
US (1) US8059020B2 (de)
DE (1) DE102006025116B4 (de)
GB (1) GB2451975A (de)
WO (1) WO2007137838A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2508848B1 (de) * 2009-12-04 2015-03-11 Honda Motor Co., Ltd. Digitaler umwandler für einen auflöser
JP6103934B2 (ja) * 2012-12-28 2017-03-29 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
JP2014131147A (ja) * 2012-12-28 2014-07-10 Canon Inc 光電変換装置、撮像システム、および光電変換装置の駆動方法
US9041569B2 (en) * 2013-06-28 2015-05-26 Silicon Laboratories Inc. Method and apparatus for calibration of successive approximation register analog-to-digital converters
DE102013014649B3 (de) * 2013-09-03 2015-01-08 Infineon Technologies Ag Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast
JPWO2016203522A1 (ja) * 2015-06-15 2018-04-05 オリンパス株式会社 逐次比較型a/d変換装置
JP6445746B2 (ja) * 2016-12-21 2018-12-26 オリンパス株式会社 逐次比較型a/d変換装置、撮像装置、内視鏡および設定方法
KR102523174B1 (ko) * 2017-11-09 2023-04-18 주식회사 엘엑스세미콘 디스플레이 장치의 드라이버
US11005573B2 (en) * 2018-11-20 2021-05-11 Macom Technology Solutions Holdings, Inc. Optic signal receiver with dynamic control
US11438005B2 (en) * 2020-02-26 2022-09-06 Analog Devices International Unlimited Company Timing methods for SAR ADCs
US12013423B2 (en) 2020-09-30 2024-06-18 Macom Technology Solutions Holdings, Inc. TIA bandwidth testing system and method
US11658630B2 (en) 2020-12-04 2023-05-23 Macom Technology Solutions Holdings, Inc. Single servo loop controlling an automatic gain control and current sourcing mechanism
US11545996B1 (en) * 2021-08-24 2023-01-03 Analog Devices International Unlimited Company Low-noise, high-accuracy single-ended input stage for continuous-time sigma delta (CTSD) analog-to-digital converter (ADC)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3790072C2 (de) 1986-02-11 1996-02-15 Poul Richter Joergensen Verfahren und Schaltung zur automatischen Verstärkungssteuerung eines elektrischen analogen Signals
US5861831A (en) 1996-12-23 1999-01-19 Analog Devices, Inc. Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method
US6424221B1 (en) * 2000-06-19 2002-07-23 Advanced Micro Devices, Inc. Programmable gain amplifier for use in data network
US6657570B1 (en) * 2000-06-22 2003-12-02 Adc Telecommunications, Inc. Automatic level control for input to analog to digital converter
US6720903B2 (en) 2002-06-14 2004-04-13 Stmicroelectronics S.R.L. Method of operating SAR-type ADC and an ADC using the method
US6940445B2 (en) * 2002-12-27 2005-09-06 Analog Devices, Inc. Programmable input range ADC

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1600853A (en) 1977-09-29 1981-10-21 Solartron Electronic Group Analogue to digital converters
US4191995A (en) * 1979-01-02 1980-03-04 Bell Telephone Laboratories, Incorporated Digital automatic gain control circuit
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
US5028893A (en) * 1990-03-21 1991-07-02 Delco Electronics Corporation Switched capacitor filters with continuous time control
ATE163104T1 (de) * 1991-11-19 1998-02-15 Koninkl Philips Electronics Nv Überlastungsdetektion in einer einrichtung zum aufzeichnen eines analogen signals auf einem aufzeichnungsträger oder in einem digitalen speicher
TW247359B (en) 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
US5581252A (en) 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US5796300A (en) * 1996-02-14 1998-08-18 Pacesetter, Inc. Switched-capacitor amplifier offset voltage compensation circuit
ATE330365T1 (de) 1999-10-15 2006-07-15 Austria Mikrosysteme Int Differentieller analog-digitalwandler
US6674327B2 (en) 2002-04-02 2004-01-06 Northrop Grumman Corporation Combined multiplexer and switched gain circuit
US6674386B2 (en) 2002-05-10 2004-01-06 Analog Devices, Inc. Dual channel analog to digital converter
US6828927B1 (en) * 2002-11-22 2004-12-07 Analog Devices, Inc. Successive approximation analog-to-digital converter with pre-loaded SAR registers
US6731232B1 (en) 2002-12-27 2004-05-04 Analog Devices, Inc. Programmable input range SAR ADC
JP3902778B2 (ja) 2004-01-07 2007-04-11 株式会社半導体理工学研究センター アナログディジタル変換回路
US7672359B2 (en) * 2004-01-28 2010-03-02 Andrew Llc Spread-spectrum receivers with extended dynamic range
JP4432530B2 (ja) * 2004-02-23 2010-03-17 パナソニック株式会社 デジタル信号処理アンプ
US7167515B2 (en) * 2004-10-27 2007-01-23 Jl Audio, Inc. Method and system for equalization of a replacement load
US7268715B2 (en) * 2004-10-29 2007-09-11 Freescale Semiconductor, Inc. Gain control in a signal path with sigma-delta analog-to-digital conversion
US7405689B2 (en) 2005-01-05 2008-07-29 Exar Corporation Predictive analog to digital converters and methods of using
DE102006015762B4 (de) 2006-04-04 2013-05-08 Austriamicrosystems Ag Analog/Digital-Wandleranordnung und Verfahren
US7432844B2 (en) 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
US7773020B2 (en) 2007-02-15 2010-08-10 Analog Devices, Inc. Analog to digital converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3790072C2 (de) 1986-02-11 1996-02-15 Poul Richter Joergensen Verfahren und Schaltung zur automatischen Verstärkungssteuerung eines elektrischen analogen Signals
US5861831A (en) 1996-12-23 1999-01-19 Analog Devices, Inc. Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method
US6424221B1 (en) * 2000-06-19 2002-07-23 Advanced Micro Devices, Inc. Programmable gain amplifier for use in data network
US6657570B1 (en) * 2000-06-22 2003-12-02 Adc Telecommunications, Inc. Automatic level control for input to analog to digital converter
US6720903B2 (en) 2002-06-14 2004-04-13 Stmicroelectronics S.R.L. Method of operating SAR-type ADC and an ADC using the method
US6940445B2 (en) * 2002-12-27 2005-09-06 Analog Devices, Inc. Programmable input range ADC

Also Published As

Publication number Publication date
US20090267817A1 (en) 2009-10-29
GB0820149D0 (en) 2008-12-10
GB2451975A (en) 2009-02-18
DE102006025116A1 (de) 2007-12-06
US8059020B2 (en) 2011-11-15
WO2007137838A1 (de) 2007-12-06

Similar Documents

Publication Publication Date Title
DE102006025116B4 (de) Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung
DE102004039161B4 (de) Faltender Analog/Digital-Wandler
DE102006004212B4 (de) Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
DE102007033689B4 (de) Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich
DE102009005770B4 (de) SAR-ADC und Verfahren mit INL-Kompensation
DE102009004564B4 (de) ADC mit energiesparender Abtastung
DE102006015762B4 (de) Analog/Digital-Wandleranordnung und Verfahren
DE60311356T2 (de) Referenzleiter mit verbesserter Rückkopplungsstabilität
DE60123535T2 (de) Mehrstufenwandler mit Anwendung eines digitalen Zittersignals
DE10392236T5 (de) Analog/Digital-Umsetzvorrichtung und -verfahren
DE102004049161B4 (de) Zeitversetzt arbeitender Analog-Digital-Wandler
DE3935617A1 (de) Infrarot-fouriertransformations-spektrometer
DE102005026928B4 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung eines Eingangssignals mit hoher Dynamik
DE102021128252A1 (de) Glitch-Reduktionstechnik für Schaltverstärker mit wählbarer Übertragungsverstärkung
DE102009002062A1 (de) Analog-Digital-Umsetzer mit breitbandigem Eingangsnetzwerk
DE102020112909A1 (de) Verbessertes verschachtelungsverfahren für analog-digital-wandler
EP1067473B1 (de) Integrator
DE102005039622A1 (de) Schaltung zum Durchführen einer Analog-Digital-Konvertierung und Analog-Digital-Konvertierungsverfahren
DE102014113545A1 (de) Vorrichtung und Verfahren zur Überwachung einer Prozessgröße eines Mediums
EP2190121B1 (de) Mehrkanaliger AD-Wandler
DE102014200624B3 (de) Digital-Analog-Wandler, Analog-Digital-Wandlern und Verfahren zur Kalibrierung eines Digital-Analog-Wandlers
DE102014204518A1 (de) Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung
DE102018221184B4 (de) Schaltungsanordnung mindestens umfassend einen delta-sigma modulator und ein abtast-halteglied
EP2721422B1 (de) Verfahren und messgerät zur unterdrückung von störsignalen
DE3112243C2 (de) Klirrfaktormeßgerät

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee