DE102013014649B3 - Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast - Google Patents

Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast Download PDF

Info

Publication number
DE102013014649B3
DE102013014649B3 DE102013014649.6A DE102013014649A DE102013014649B3 DE 102013014649 B3 DE102013014649 B3 DE 102013014649B3 DE 102013014649 A DE102013014649 A DE 102013014649A DE 102013014649 B3 DE102013014649 B3 DE 102013014649B3
Authority
DE
Germany
Prior art keywords
input
output
successive approximation
approximation register
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013014649.6A
Other languages
English (en)
Inventor
Emanuele Bodano
Peter Bogner
Joachim Pichler
Mark Schauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102013014649.6A priority Critical patent/DE102013014649B3/de
Priority to US14/476,638 priority patent/US9178522B2/en
Priority to CN201410444402.0A priority patent/CN104426551B/zh
Application granted granted Critical
Publication of DE102013014649B3 publication Critical patent/DE102013014649B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44Sequential comparisons in series-connected stages with change in value of analogue signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Eine Schaltung enthält ein sukzessives Approximations-Register, einen einstellbaren Kondensator mit einem Einstelleingang zum Einstellen eines Kapazitätswerts des einstellbaren Kondensators. Sie enthält zudem einen ersten Komparator mit einem Eingang, der mit einem Anschluss des einstellbaren Kondensators gekoppelt ist, und mit einem Ausgang, der mit einem Eingang des sukzessive Approximations-Registers gekoppelt ist. Die Schaltung enthält zudem einen Analogeingang, der mit einem Anschluss des einstellbaren Kondensators gekoppelt ist, und einen zweiten Komparator, der mit einem Anschluss des einstellbaren Kondensators gekoppelt ist. Die Schaltung in einen ersten Betriebszustand und einen zweiten Betriebszustand versetzbar ist, wobei ein Ausgang der Schaltung in dem ersten Betriebszustand von dem sukzessiven Approximations-Register gesteuert wird und in dem zweiten Betriebszustand von dem zweiten Komparator gesteuert wird.

Description

  • Hintergrund der Erfindung
  • Die Anmeldung betrifft einen Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast und ein Verfahren zum Regeln einer Ausgangsspannung.
  • In Spannungsreglern, zum Beispiel von Schaltnetzteilen, hängt in der Regel die Leistungseffizienz von der Stromlast ab. Bei schwachen Laststrom werden die Verluste von den Ruheströmen dominiert und bei Schaltnetzteilen zusätzlich noch durch Schaltvorgänge. Es wurden spezielle Betriebsmodi wie Pulsfrequenzmodulation (PFM) eingeführt, um die Anzahl der Schaltvorgänge zu verringern. Dies kann mit intelligenten Leistungssteuerungskonzepten (smart power management concepts) kombiniert werden, um die Ruheströme zu reduzieren. In digital gesteuerten Schaltnetzteilwandlern erfolgt in der Regel das Erfassen einer Rückkopplungsspannung mit Hilfe eines Analog-Digital-Wandlers (ADC). Ein beispielhafter Analog-Digital-Wandler ist in der DE 10 2005 030 562 B4 gezeigt.
  • Die Offenlegungsschrift 10 2006 025 116 A1 zeigt eine einstellbare Analog-Digital-Wandler-Anordnung mit einem einstellbaren Kondensator, der mittels eines Steuersignals eingestellt werden kann. Ein Anschluss des einstellbaren Kondensators ist an einen Eingang eines AD-Wandlers mit sukzessiver Approximation angeschlossen. Zudem ist ein Analogeingang mit einem Anschluss des einstellbaren Kondensators gekoppelt.
  • Die US-Patentschrift US 6,809,674 B1 zeigt einen Analog-Digital-Wandler, der in zwei Betriebsmodi, einem mit sukzessiver Approximation und einem mit Schwellwertdetektion, aufweist, wobei ein Register, das Schwellwerte enthält, in beiden Betriebsmodi verwendet wird.
  • Es ist Aufgabe der Erfindung, einen Analog-Digital-Wandler (AD-Wandler), eine Schaltung zum Regeln einer Ausgangsspannung und ein Verfahren zum Regeln eines Analog-Digital-Wandlers bereitzustellen, mit dem der Ruhestrom weiter verringert werden kann.
  • Zusammenfassung
  • Eine Schaltung enthält ein sukzessives Approximations-Register und einen einstellbaren Kondensator mit einem Einstelleingang zum Einstellen eines Kapazitätswerts des einstellbaren Kondensators. Sie enthält zudem eine Komparatorstufe mit einem Eingang, der mit einem Anschluss des einstellbaren Kondensators gekoppelt ist, und mit einem mindestens einem Ausgang, wobei mindestens einer der Ausgänge der Komparatorstufe mit einem Eingang des sukzessive Approximations-Registers gekoppelt ist. Die Schaltung enthält zudem einen Analogeingang, der mit einem Anschluss des einstellbaren Kondensators gekoppelt ist. Die Schaltung ist in einen ersten Betriebszustand und einen zweiten Betriebszustand versetzbar, wobei ein Ausgang der Schaltung in dem ersten Betriebszustand von dem sukzessive Approximations-Register gesteuert wird und in dem zweiten Betriebszustand nicht von dem sukzessive Approximation Register, sondern von der Komparatorstufe gesteuert wird.
  • Ein Verfahren zum Regeln einer Ausgangsspannung weist folgende Schritte auf: In einem ersten Betriebsmodus wird ein Analog-Digital-Wandlers mit einem sukzessive Approximations-Register durch Einstellen eines einstellbaren Kondensators, der mit einem seiner Anschlüsse mit einem Rückkopplungssignal der Ausgangsspannung gekoppelt ist, betrieben und ein Stellglied wird zum Treiben der Ausgangsspannung in Abhängigkeit eines Ausgangssignal des sukzessive Approximations-Registers angesteuert. In einem zweiten Betriebsmodus wird ein Komparator, der mit einem Anschluss des einstellbaren Kondensators verbunden ist, betrieben und das Stellglied zum Treiben der Ausgangsspannung wird in Abhängigkeit eines Ausgangssignals des Komparators und nicht in Abhängigkeit des sukzessive Approximation Register angesteuert.
  • Kurze Beschreibung der Zeichnung
  • 1 zeigt eine Ausführungsform einer Schaltung zum Erzeugen einer Ausgangsspannung in einem ersten Betriebsmodus.
  • 2 zeigt die Schaltung aus 1 in einem zweiten Betriebsmodus.
  • 3 zeigt eine Einheit zum Erzeugen einer Ausgangsspannung.
  • Detaillierte Beschreibung der Zeichnungen
  • 1 zeigt eine Schaltung 1 mit fünf Eingängen und einem Ausgang 7. Die Eingänge sind ein Analogeingang 21, eine Referenzwerteingang 22, ein Kommandoeingang 23, ein Referenzspannungseingang 24 und ein Takteingang 25. Die Schaltung 1 enthält zudem eine AD-Wandler-Vorrichtung 2, die einen ersten Komparator 8, ein sukzessive Approximations-Register, einen Subtrahierer 10 und einen Regler 11 enthält. Die Schaltung 1 enthält zudem einen Kondensator 5, einen einstellbaren Kondensator 4, einen Auffrischungsschalter 6, einen ersten Moduswahlschalter 13 und einen zweiten Moduswahlschalter 14. Der einstellbare Kondensator 4 enthält einen Einstelleingang 41, mit dem die Kapazität des einstellbaren Kondensators 4 digital eingestellt werden kann. In einer Ausführungsform enthält der einstellbare Kondensator ein Feld von Einzelkondensatoren, die einzeln schaltbar mit anderen Einzelkondensatoren parallel geschaltet werden können. Das Eingangssignal am Einstelleingang 41 bestimmt, wie viele und welche Einzelkondensatoren parallel geschaltet werden, um zusammen die Kapazität des einstellbaren Kondensators 4 bereitzustellen.
  • Der Kondensator 5 ist mit seinem ersten Anschluss an den Analogeingang 21 und seinem zweiten Anschluss mit einem Eingang des ersten Komparators 8 verbunden. Der Auffrischungsschalter 6 weist zwei Anschlüsse für die Laststrecke und einen Steueranschluss auf. Der Steueranschluss ist mit dem Kommandoeingang 23 verbunden. Der eine Anschluss der Laststrecke ist mit dem Eingang des ersten Komparators 8 verbunden, während der andere Anschluss der Laststrecke mit dem Referenzspannungseingang 24 verbunden ist. Der einstellbare Kondensator 4 weist zwei Anschlüsse auf, die jeweils mit einer der Elektroden des einstellbaren Kondensators 4 verbunden sind. Einer dieser Anschlüsse ist mit dem Eingang des ersten Komparators 8 verbunden, während der andere dieser Anschlüsse mit dem Referenzspannungseingang 24 verbunden ist. Der Referenzspannungseingang 24 ist zudem mit einem ersten Eingang des zweiten Komparators 3 verbunden, der einen zweiten Eingang aufweist, der mit dem ersten Eingang des ersten Komparators 8 verbunden ist.
  • Der Ausgang des ersten Komparators 8 ist mit dem Eingang des sukzessive Approximations-Registers verbunden, dessen Ausgang mit einem nicht-invertierenden Eingang des Subtrahierers 10 verbunden ist. Ein invertierender Eingang des Subtrahierers 10 ist mit dem Referenzwerteingang 22 verbunden. Der Ausgang des Subtrahierers 10 ist mit einem Eingang des Reglers 11 verbunden. Der Ausgang des Reglers 11 ist mit einem ersten Eingang des zweiten Moduswahlschalters 14 verbunden, während der zweite Eingang des zweiten Moduswahlschalters 14 mit einem Ausgang des zweiten Komparators 3 verbunden ist. Der Ausgang des zweiten Moduswahlschalters 14 ist mit dem Ausgang 7 der Schaltung 1 verbunden. Der zweite Moduswahlschalter 14 weist zusätzlich noch einen in der Figur nicht gezeigten Steuereingang auf. Je nach Stellung dieses Steuereingangs wird einer der Eingänge mit dem Ausgang des zweiten Moduswahlschalters 14 verbunden.
  • Der erste Moduswahlschalter 13 weist zwei Eingänge aus, von denen der erste mit dem Referenzwerteingang 22 und der zweite mit dem Ausgang des sukzessive Approximations-Registers 9 gekoppelt ist. Der Ausgang des ersten Moduswahlschalters 13 ist mit dem Einstelleingang 41 verbunden. Der erste Moduswahlschalter 13 weist zusätzlich noch einen in der Figur nicht gezeigten Steuereingang auf. Je nach Stellung dieses Steuereingangs wird einer der Eingänge mit dem Ausgang des ersten Moduswahlschalters 13 verbunden.
  • Der Takteingang 25 ist mit Takteingängen des sukzessive Approximations-Registers 9, des Subtrahierers 10 und des Reglers 11 verbunden.
  • 1 zeigt den ersten Betriebsmodus, in den die Schaltung geschaltet wird, wenn die Last mittelgroß oder groß ist. Dieser Betriebsmodus wird im Folgenden auch Pulsweitenmodulations-Modus genannt werden.
  • In diesem Betriebsmodus sind der erste Komparator 3, das sukzessive Approximations-Register, der Subtrahierer 10 und der Regler 11 eingeschaltet und der erste Moduswahlschalter 13 verbindet den Ausgang des sukzessiven Approximations-Registers 9 mit dem Einstelleingang 41. Der zweite Moduswahlschalter 14 verbindet in diesem Betriebsmodus den Ausgang des Reglers 11 mit dem Ausgang 7.
  • Die Kondensatoren 5 und 4 bilden einen kapazitiven Spannungsteiler, an dessen Verbindungsknoten kn sich ein elektrisches Potential ausbildet, das zwischen dem Potential am Eingang 21 und dem Potential am Eingang 24 liegt. Das Verhältnis der Spannung zwischen dem Eingang 21 und dem Verbindungsknoten kn einerseits und der Spannung zwischen dem Verbindungsknoten kn und dem Eingang 24 andererseits entspricht dem Verhältnis der Kapazitäten der Kondensatoren 4 und 5 zueinander. Der Einstelleingang 41 bestimmt, wie groß die Kapazität des einstellbaren Kondensators 4 ist, und damit auch wie das Verhältnis der Spannungen ist.
  • Der erste Komparator 8 vergleicht das Potential am Verbindungsknoten kn mit einem vorbestimmten, hier nicht gezeigten, Potential. Der digitale Ausgangswert des ersten Komparators 8 zeigt an, ob das Potential am Verbindungsknoten kn über oder unter dem vorbestimmten Potential liegt. Das sukzessive Approximations-Register empfängt den Ausgangswert des ersten Komparators 8 als binäres, digitales Signal und ändert seinerseits seinen Ausgangswert im Rahmen der sukzessiven Approximation. Dieser Ausgangswert ist über den ersten Moduswahlschalter 13 mit dem Einstelleingang 41 verbunden, der bewirkt, dass die Kapazität des einstellbaren Kondensators entsprechend dem Signal am Einstelleingang 41 geändert wird. Bei Änderung der Kapazität des einstellbaren Kondensators 4 ändert sich bei gleichbleibenden Potentialen an den Eingängen 21 und 24 das Potential am Verbindungsknoten kn.
  • Das sukzessive Approximations-Register 9 ändert seinen Ausgangswert zu Zeitpunkten, die von dem Takt an seinem Takteingang vorgegeben werden. Das sukzessive Approximations-Register ändert seinen Ausgangswert so lange, bis das Potential am Verbindungsknoten dem vorbestimmten Potential möglichst gut entspricht. Der Ausgangswert des sukzessive Approximations-Registers ist nach der Approximation ein Maß für die Spannung zwischen dem Rückkopplungspotential am Eingang 21 und dem Referenzpotential am Eingang 24.
  • Von dem Ausgangssignal des sukzessive Approximations-Registers 9 wird in dem Subtrahierer 10 das digitale Eingangssignal targ 22 abgezogen. Das digitale Eingangssignal targ entspricht einem Zielwert für die Ausgangsspannung, so dass am Ausgang des Subtrahierer 12 ein Fehlersignal 12 als Maß für die Differenz des Rückkopplungspotentials zu dem Referenzwert ausgegeben wird. Dieses Fehlersignal 12 wird einem Regler 11 zugeführt. Der Regler 11 ist ein Regler vom Typ PID. Dieser gibt über den zweiten Moduswahlschalter 14 und den Ausgang 7 ein Signal an ein hier nicht gezeigtes Stellglied zum Treiben der gewünschten Ausgangsspannung.
  • Der Komparator 8 und der Komparator 3 bilden zusammen einen Komparatorblock 83. In einer weiteren, hier nicht gezeigten Ausführungsform enthält der Komparatorblock 83 nur einen einzigen Komparator, dessen Ausgang sowohl mit dem sukzessive Approximation Register 9 als auch schaltbar mit dem Ausgang 7 verbunden ist. Dieser Komparator bildet im ersten Betriebsmodus den Eingang für das sukzessive Approximation Register, das seinerseits den Ausgang 7 steuert. Im zweiten Betriebsmodus dagegen wird der Ausgang nicht mehr von dem sukzessiven Approximation Register gesteuert, sondern unter Umgehung des sukzessiven Approximation Register von dem Komparator unmittelbar.
  • 2 zeigt die Schaltung 1 in einem zweiten Betriebsmodus, auch Schwachlastmodus oder Pulsfrequenzmodulations-Modus genannt. Dabei sind der erste Komparator 3, das sukzessive Approximations-Register 9, der Subtrahierer 10 und der Regler 11 ausgeschaltet und der erste Moduswahlschalter 13 verbindet den Referenzwerteingang 22 mit dem Einstelleingang 41. Der zweite Moduswahlschalter 14 verbindet in diesem Betriebsmodus den Ausgang des zweiten Komparators 3 mit dem Ausgang 7.
  • Der einstellbare Kondensator 4 wird entsprechend dem Signal targ eingestellt, was dem Zielwert der Regelung entspricht. Das sich am Verbindungsknoten kn einstellbare Potential wird in dem zweiten Komparator 3 mit dem Potential am Referenzspannungseingang 24 verglichen. Wenn der Unterschied zwischen beiden Potentialen einen vorbestimmten Schwellwert unterschreitet, gibt der zweite Komparator 3 an seinem Ausgang einen Puls aus, der über den Ausgang 7 das in der 2 nicht gezeigte Stellglied veranlasst, die Ausgangsspannung zu verändern, in den meisten Ausführungsformen durch Erhöhen der Ausgangsspannung.
  • Im normalen Betrieb, also im ersten Betriebsmodus, tastet der Analog-Digital-Wandler die Rückkopplungsspannung mit einer hohen Rate ab. Dagegen sollte im Niedriglastbetrieb der Pulsfrequenzmodulation eine kontinuierliche, und langsame, Beobachtung der Spannung erfolgen.
  • Der Schaltnetzteilwandler hat in Ausführungsformen mehrere Arbeitspunkte oder ist zumindest trimmbar. Wenn eine Rückkopplungsstruktur zwischen normalen und Schwachlast-Betrieb unterschiedlich ausgelegt würde, müssen die Trimmoptionen und die Programmierschaltungen für die Trimmschaltungen zweimal vorgesehen sein.
  • Es wird eine Methode beschrieben, mit dem ein einstellbarer Kondensator eines SAR ADC für eine kontinuierliche Spannungserfassungsschaltung im zweiten Betriebsmodus wiederverwendet werden kann.
  • Der Ausführungsformen des vorgestellten SAR ADC kann im Mittellast und Starklastbetrieb wie herkömmliche SAR ADCs arbeiten. Während des Schwachlastbetriebs im Sinne der PFM ist der einstellbare Kondensator, der beispielsweise als Feld von Kondensatoren ausgebildet ist, weiterhin in Benutzung. Die anderen Teile des ADCs werden in Ausführungsformen heruntergefahren. Die einstellbare Kapazität wird mit Hilfe eines digitalen Werts einstellt, der gleich dem eingeschwungenen Wert der Pulsweitenmodulation ist. Der zweite Komparator detektiert, ob die Rückkopplungsspannung unter einem Zielwert ist und ein PFM Pulse erforderlich ist.
  • Von Zeit zu Zeit muss der Kondensator wieder aufgefrischt werden, um Leckströme zu kompensieren. Dies erfolgt durch einen entsprechenden Puls am Kommandoeingang 23, der den Auffrischungsschalter 6 für eine kurze Zeitspanne schließt. Diese kann entweder während eines PFM Pulses erfolgen oder wenn die Zeit zwischen zwei PFM Pulsen oberhalb einer vorbestimmten Zeitspanne ist.
  • Ausführungsformen ermöglichen folgende Vorteile:
    • – Es muss nur eine Schaltung zur Wahl und zum Trimmen der Spannung vorgesehen werden
    • – Es ergeben sich verringerte Testzeiten und weniger Fuses.
    • – Es bedarf keines weiteren Widerstandsteilers zum Messen der Rückkopplungsspannung.
    • – Es bedarf keiner Fläche für einen programmierbaren weiteren Widerstandsteiler.
    • – Es gibt keinen Widerstandsteiler, der die Funktion des Systems verlangsamt oder phasenverschiebt.
    • – Es gibt identische Zielwerte für Pulsweitenmodulation-Regelung und Pulsfrequenzmodulations-Regelung vermeiden Spannungssprünge am Ausgang, wenn zwischen den Modi gewechselt wird.
    • – Insgesamt wird die Verlustleistung reduziert.
  • In Ausführungsformen kann die Wiederauffrischungsschaltung für den einstellbaren Kondensator durch einen Kleinverbrauchs- und Niedrigfrequenzoszillator getriggert werden.
  • Die Frequenz kann dadurch erzeugt werden, dass Leckströme von Kopien des einstellbaren Kondensators erfasst werden.
  • Die digitalen Zielwerte ermöglichen mehrere Spannungspegel zu beobachten. Durch Addieren eines Offsets auf den Arbeitspunkt kann ein sogenanntes Beobachten des stationären Zustands in zeitverschachtelter Art durchgeführt werden, zum Beispiel durch ein Fenster, das zwischen –10% und +10% des Arbeitspunktes liegt.
  • Optional kann ein hysterischen PFM Betrieb implementiert werden durch Verändern des oberen Spannungswertes während eines PFM Pulses.
  • 3 zeigt eine Einheit 100 zum Erzeugen einer Ausgangsspannung VOUT. Diese Einheit weist eine Schaltung 1 auf, wie sie in den 1 und 2 erläutert ist. Zudem enthält die Einheit 100 ein Register 101, eine Referenzspannungserzeugung 102, einen Taktoszillator 103, einen Niedrigenergieoszillator 104, ein Stellglied 105 einen Widerstandsteiler 106 und eine Last 107. Der Ausgang des Registers 101 ist mit dem Referenzwerteingang 22 verbunden. Das Register 101 stellt den Zielwert für die Ausgangsspannung bereit und kann in Ausführungsformen von außerhalb der Einheit durch Software programmiert werden. Zudem kann in Ausführungsformen das Register 101 getrimmt werden, dass heißt der Defaultwert der Ausgangsspannung kann mit Hilfe von Fuses einstellt werden.
  • Die Referenzspannungserzeugung 102 stellt an ihrem Ausgang eine Referenzspannung für den Referenzspannungseingang 24 bereit. Die Referenzspannung sollte während des Wiederauffrischens des Kondensators mit einer vorhandenen, aber begrenzten Ausgangsimpedanz bereitgestellt werden. Außerhalb dessen kann die Referenzspannung mit Hilfe von Kondensatoren gespeichert und zur Verfügung gestellt werden, wobei die Referenzspannungserzeugung 102 in einen Niedrigenergiemodus geschaltet wird.
  • Der Taktoszillator 103 stellt an seinem Ausgang einen Takt für den Takteingang 25 bereit. Der Taktoszillator 103 kann, wie oben beschrieben, im zweiten Betriebsmodus ausgeschaltet werden.
  • Der Niedrigenergieoszillator 104 stellt einen Takt mit einer niedrigeren Frequenz als der Taktoszillator 103 bereit und benötigt auch weniger Energie als der Taktoszillator 103.
  • Am Ausgang 7 ist ein Eingang des Stellgliedes 105 vorgesehen, das mit seinem Ausgang mit dem Ausgangsknoten ak verbunden ist. Das Stellglied ist beispielsweise ein Leistungstransistor, dessen Laststrecke zwischen einer hier nicht gezeigten Versorgungsspannung und dem Ausgangsknoten ak vorgesehen ist, während sein Steueranschluss mit dem Ausgang 7 verbunden ist. Zwischen dem Ausgangsknoten ak und der Masse ist die Last 107 vorgesehen. Über der Last 107 liegt somit die Ausgangsspannung VOUT an. Parallel zur Last 107 ist zudem der Spannungsteiler 106 vorgesehen, der aus zwei seriell geschalteten Widerständen besteht. Der Verbindungknoten der zwei Widerstände ist über den Rückkopplungspfad 108 mit dem Analogeingang 21 verbunden.
  • Bezugszeichenliste
  • 1
    Schaltung
    2
    AD-Wandler-Vorrichtung
    3
    zweiter Komparator
    4
    einstellbarer Kondensator
    5
    Kondensator
    6
    Auffrischungsschalter
    7
    Ausgang
    8
    erster Komparator
    9
    sukzessives Approximation Register
    10
    Subtrahierer
    11
    Regler
    12
    Fehlersignal
    13
    erster Moduswahlschalter
    14
    zweiter Moduswahlschalter
    15
    Einstellsignal
    21
    Analogeingang
    22
    Referenzwerteingang
    23
    Kommandoeingang
    24
    Referenzspannungseingang
    25
    Takteingang
    41
    Einstelleingang
    100
    Einheit
    101
    Register
    102
    Referenzspannungserzeugung
    103
    Taktoszillator
    104
    Niedrigenergieoszillator
    105
    Stellglied
    106
    Widerstandsteiler
    107
    Last
    108
    Rückkopplungspfad

Claims (16)

  1. Schaltung (1), enthaltend: – ein sukzessive Approximations-Register (9), – einen einstellbaren Kondensator (4) mit einem Einstelleingang (41) zum Einstellen eines Kapazitätswerts des einstellbaren Kondensators (4) und mit einem ersten und einem zweiten Anschluss, die jeweils mit einer der Elektroden des einstellbaren Kondensators (4) verbunden sind, – eine Komparatorstufe mit einem Eingang, der mit dem ersten Anschluss des einstellbaren Kondensators (4) gekoppelt ist, und mit mindestens einem Ausgang, der mit einem Eingang des sukzessive Approximations-Registers (9) gekoppelt ist, – einen Analogeingang (21), der mit dem ersten Anschluss des einstellbaren Kondensators gekoppelt ist, – wobei die Schaltung (1) in einen ersten Betriebszustand und einen zweiten Betriebszustand versetzbar ist, wobei ein Ausgang (7) der Schaltung in dem ersten Betriebszustand von dem sukzessive Approximations-Register (9) gesteuert wird und in dem zweiten Betriebszustand nicht von dem sukzessive Approximationsregister (9), sondern von einem Ausgang der Komparatorstufe gesteuert wird.
  2. Schaltung nach Anspruch 1, wobei im zweiten Betriebsmodus das sukzessive Approximations-Register (9) ausgeschaltet ist.
  3. Schaltung nach Anspruch 1 oder 2, wobei die Komparatorstufe – einen zweiten Komparator (3), der mit dem ersten Anschluss des einstellbaren Kondensators (4) gekoppelt ist, und – einen ersten Komparator (8) mit einem Eingang, der mit dem ersten Anschluss des einstellbaren Kondensators (4) gekoppelt ist, und mit einem Ausgang, der mit einem Eingang des sukzessive Approximations-Registers (9) gekoppelt ist, aufweist.
  4. Schaltung nach Anspruch 3, wobei im ersten Betriebsmodus der zweite Komparator (3) ausgeschaltet ist.
  5. Schaltung nach einem der Ansprüche 1 bis 4, wobei im ersten Betriebsmodus der Einstelleingang (41) mit einem Ausgang des sukzessive Approximations-Registers (9) gekoppelt ist.
  6. Schaltung nach einem der Ansprüche 1 bis 5, wobei im zweiten Betriebsmodus der Einstelleingang (41) mit einem Ausgang eines weiteren Registers (101) gekoppelt ist.
  7. Schaltung nach Anspruch 6 mit einem Referenzwerteingang (22) zum Empfang eines Ausgangswerts (targ) des weiteren Registers, wobei der Referenzwerteingang (21) zumindest im ersten Betriebsmodus mit einem Eingang eines Vergleichers (10), dessen zweiter Eingang mit dem Ausgang des sukzessive Approximations-Registers (9) gekoppelt ist, gekoppelt ist.
  8. Schaltung nach einem der Ansprüche 1 bis 7, mit einem Auffrischungsschalter (6) zum Auffrischen der Ladung des einstellbaren Kondensators (4).
  9. Schaltung nach Anspruch 8, weiterhin aufweisend einen Niedrigenergieoszillator (104) zum Ansteuern des Auffrischungsschalters (6).
  10. Schaltung nach einem der Ansprüche 1 bis 8, weiterhin aufweisend einen Regler, der zumindest ausgangsseitig des sukzessive Approximations-Registers (9) und eingangsseitig des Ausgangs (7) der Schaltung (1) vorgesehen ist.
  11. Schaltung nach einem der Ansprüche 1 bis 9, weiterhin aufweisend einen Taktoszillator zum Erzeugen eines Taktsignal für das sukzessive Approximations-Register, wobei im zweiten Betriebsmodus der Taktoszillator ausgeschaltet ist.
  12. Einheit (100), aufweisend – eine Schaltung (1) nach einem der Ansprüche 1 bis 11, – ein Stellglied (11) zum Erzeugen der Ausgangsspannung (VOUT), wobei das Stellglied einen Eingang aufweist, der mit dem Ausgang der Schaltung verbunden ist, – einen Rückkopplungspfad (FB) von der Ausgangsspannung (VOUT) zu dem Analogeingang (21).
  13. Verfahren zum Regeln einer Ausgangsspannung mit folgenden Schritten: – in einem ersten Betriebsmodus, Betreiben eines Analog-Digital-Wandlers mit einem sukzessive Approximations-Register (9), durch Einstellen eines einstellbaren Kondensators (4), der zwei Anschlüsse, die jeweils mit einer der Elektroden des einstellbaren Kondensators (4) verbunden sind, und einen Einstelleingang aufweist und der mit einem seiner Anschlüsse mit einem Rückkopplungssignal der Ausgangsspannung gekoppelt ist, und Ansteuern eines Stellgliedes (105) zum Treiben der Ausgangsspannung (VOUT) in Abhängigkeit eines Ausgangssignal des sukzessive Approximations-Registers (9), – in einem zweiten Betriebsmodus, Betreiben eines Komparators (3), der mit dem Einstelleingang des einstellbaren Kondensators (4) verbunden ist, und Ansteuern des Stellgliedes (105) zum Treiben der Ausgangsspannung in Abhängigkeit eines Ausgangssignals des Komparators (3) und nicht in Abhängigkeit des sukzessiven Approximations-Registers (9).
  14. Verfahren nach Anspruch 13, bei dem im zweiten Betriebsmodus das sukzessive Approximations-Register (9) ausgeschaltet wird.
  15. Verfahren nach Anspruch 13 oder 14, bei dem im ersten Betriebsmodus der Komparator (3) ausgeschaltet wird.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei im zweiten Betriebsmodus der einstellbare Kondensator (4) von einem weiteren Register (102) eingestellt wird.
DE102013014649.6A 2013-09-03 2013-09-03 Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast Active DE102013014649B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102013014649.6A DE102013014649B3 (de) 2013-09-03 2013-09-03 Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast
US14/476,638 US9178522B2 (en) 2013-09-03 2014-09-03 Analog-to-digital converter and control circuit with a low quiescent current at low load
CN201410444402.0A CN104426551B (zh) 2013-09-03 2014-09-03 模拟数字转换器和带有在弱负载时低静电流的调节电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013014649.6A DE102013014649B3 (de) 2013-09-03 2013-09-03 Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast

Publications (1)

Publication Number Publication Date
DE102013014649B3 true DE102013014649B3 (de) 2015-01-08

Family

ID=52106540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013014649.6A Active DE102013014649B3 (de) 2013-09-03 2013-09-03 Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast

Country Status (3)

Country Link
US (1) US9178522B2 (de)
CN (1) CN104426551B (de)
DE (1) DE102013014649B3 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9742288B2 (en) 2014-10-21 2017-08-22 Power Integrations, Inc. Output-side controller with switching request at relaxation ring extremum
CN111786677B (zh) * 2019-04-03 2024-02-06 扬智科技股份有限公司 连续近似式模拟数字转换器
US11283343B2 (en) 2019-12-12 2022-03-22 Power Integrations, Inc. Extremum locator with measurement enable circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809674B1 (en) * 2003-10-15 2004-10-26 Lattice Semiconductor Corporation Analog-to-digital converters
DE102006025116A1 (de) * 2006-05-30 2007-12-06 Austriamicrosystems Ag Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118400A (en) * 1998-01-20 2000-09-12 Microchip Technology Incorporated Capacitor array for a successive approximation register (SAR) based analog to digital (A/D) converter and method therefor
US6417794B1 (en) * 1999-09-09 2002-07-09 Cirrus Logic, Inc. System and apparatus for digitally calibrating capacitors in an analog-to-digital converter using successive approximation
US7151475B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Minimized differential SAR-type column-wide ADC for CMOS image sensors
JP2010166298A (ja) * 2009-01-15 2010-07-29 Fujitsu Ltd アナログデジタル回路
US8018238B2 (en) * 2009-03-27 2011-09-13 Texas Instruments Incorporated Embedded sar based active gain capacitance measurement system and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809674B1 (en) * 2003-10-15 2004-10-26 Lattice Semiconductor Corporation Analog-to-digital converters
DE102006025116A1 (de) * 2006-05-30 2007-12-06 Austriamicrosystems Ag Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung

Also Published As

Publication number Publication date
US20150061912A1 (en) 2015-03-05
CN104426551B (zh) 2018-04-03
US9178522B2 (en) 2015-11-03
CN104426551A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
DE102013013080B4 (de) Verfahren und System zur Ermittlung von elektrischen Spannungen
EP2915240B1 (de) Verfahren zum steuern eines akkubetriebenen schweissgeräts und akkubetriebenes schweissgerät
DE102012110324A1 (de) Digitale Steigungssteuerung für einen Gleichspannungswandler mit geschalteten Kapazitäten
DE112004002366T5 (de) Digitaler Kreis zum Regeln eines DC/DC-Wandlers mit segmentiertem Schalten
DE10310361A1 (de) Ansteuerschaltung für Schaltnetzteil
DE102004031393A1 (de) Gleichspannungswandler und Verfahren zur Umsetzung einer Gleichspannung
DE102007015567A1 (de) Gleichstrom/Gleichstrom-Wandler vom Typ mit Multiausgang
DE102013014649B3 (de) Analog-Digital-Wandler und Regelschaltung mit niedrigem Ruhestrom bei Schwachlast
DE102009046255A1 (de) Ansteuerverfahren für einen Halbleiterschalter
DE112017005404T5 (de) DC-DC Wandler
DE112019006537T5 (de) Spannungsregler-steuersysteme und -verfahren
EP2254170A2 (de) Schaltungsanordnung zur Ansteuerung einer kapazitiven Last
DE69633967T3 (de) Verfahren und Vorrichtung zur Energielieferung zu einem Hörgerät
EP0965827B1 (de) Schaltungsanordnung zur Messung piezoelektrischer Signale mit einer Ruhespannung für den Bereichskondensator
DE102016204571A1 (de) Ladungsinjektion zur ultraschnellen spannungssteuerung in spannungsregler
DE2757334C2 (de) Schaltung für elektrisch betriebene Heiz- oder Wärmegeräte, insbesondere schmiegsame Wärmegeräte
WO2014140010A1 (de) Vorrichtung zur stabilisierenden versorgung eines verbrauchers
EP2255439A1 (de) Verfahren und vorrichtung zum betreiben einer schaltungsanordnung
DE102012110306A1 (de) Digitale Steigungssteuerung für einen Gleichspannungswandler mit geschalteten Kapazitäten
CH669048A5 (de) Verfahren zur messung des verhaeltnisses einer messgroessenabhaengigen kapazitaet zu einer referenzkapazitaet und einrichtung zur durchfuehrung des verfahrens.
DE102018200379A1 (de) Sensoranordnung und Verfahren zum Betreiben einer Sensoranordnung
EP1816743A1 (de) Verfahren und Schaltung zum Abgleichen eines RC-Gliedes
DE102004036958A1 (de) Ansteuerung von Leistungsschaltern
DE102011115503A1 (de) Messung des Ausgangstroms einer Verstärkerschaltung
WO1995025383A1 (de) Verfahren und vorrichtung zur vergleichmässigung der spannungsaufteilung seriengeschalteter, gategesteuerter halbleiter

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final