CN103996388B - 信号校正方法和信号校正装置 - Google Patents

信号校正方法和信号校正装置 Download PDF

Info

Publication number
CN103996388B
CN103996388B CN201410184621.XA CN201410184621A CN103996388B CN 103996388 B CN103996388 B CN 103996388B CN 201410184621 A CN201410184621 A CN 201410184621A CN 103996388 B CN103996388 B CN 103996388B
Authority
CN
China
Prior art keywords
signal
audion
sampled point
value
correction device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410184621.XA
Other languages
English (en)
Other versions
CN103996388A (zh
Inventor
郑义
徐帅
王智勇
张郑欣
史文森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410184621.XA priority Critical patent/CN103996388B/zh
Publication of CN103996388A publication Critical patent/CN103996388A/zh
Priority to US14/548,928 priority patent/US9524692B2/en
Application granted granted Critical
Publication of CN103996388B publication Critical patent/CN103996388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种信号校正方法，所述信号校正方法包括：在不同时刻对信号进行采样；将一个信号周期内的每个采样点的信号值与和该采样点相对应的预设信号值进行比较，当所述采样点的信号值与相对应的所述预设信号值相等时，所述采样点的信号值不变；当所述采样点的信号值与相对应的所述预设信号值不相等时，将所述采样点的信号值校正为相对应的预设信号值。相应地，本发明还提供一种信号校正装置。本发明能够将受到干扰的采样点的信号值校正为相对应的预设信号值，因而能够从整体上减少信号波形的时序错位现象的发生，进而提高信号的防干扰能力。

Description

信号校正方法和信号校正装置
技术领域
本发明涉及受干扰信号的校正领域，具体地，涉及一种信号校
正方法和信号校正装置。
背景技术
随着液晶显示技术的发展，驱动电路的集成度越来越高，而集成电路的体积也要求越来越小，这就导致其防静电能力下降，如在工控领域的液晶显示的应用中，所有的信号及地面会一直受到各种干扰。如图1所示，当栅极控制信号(包括时钟脉冲信号(CPV)和输出使能信号(OE))受到干扰时会发生时序错位，而时钟脉冲信号和输出使能信号同时为高电平时才能控制栅极输出，因此如果时钟脉冲信号和输出使能信号发生时序错位，则会导致薄膜晶体管的栅极不能正常打开，并影响显示装置的正常显示(例如，出现横纹不良)。
因此，如何防止时钟脉冲信号和输出使能信号发生时序错位成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种信号校正方法和信号校正装置，以对受到干扰的信号进行校正。
为了实现上述目的，本发明提供一种信号校正方法，所述信号校正方法包括：
S10、在不同时刻对信号进行采样；
S20、将一个信号周期内的每个采样点的信号值与和该采样点相对应的预设信号值进行比较，当所述采样点的信号值与相对应的所述预设信号值相等时，所述采样点的信号值不变；当所述采样点的信号值与相对应的所述预设信号值不相等时，执行步骤S30；
S30、将所述采样点的信号值校正为相对应的预设信号值。
优选地，所述信号校正方法还包括在执行所述步骤S20之前进行的：
S15、存储与每个所述采样点相对应的预设信号值。
优选地，所述步骤S20从所述信号的第二个周期开始，所述预设信号值为所述信号的第一个周期的采样点对应的信号值。
优选地，所述信号校正方法还包括在所述步骤S30之后进行的：
S40、对所述采样点之间的信号值进行填充，以使调整后的每个周期的信号波形与第一个周期的信号波形相同。
优选地，所述步骤S10中的采样频率为信号频率的5～10倍。
相应地，本发明还提供一种信号校正装置，其中，所述信号校正装置包括：
采样模块，用于对信号进行采样；
检测模块，用于比较一个采样周期内的每个采样点的信号值与和该采样点相对应的预设信号值，以判断每个所述采样点是否受到干扰；
校正模块，用于将所述检测模块测得的受到干扰的所述采样点的信号值校正为与该采样点相对应的预设信号值。
优选地，所述检测模块包括电压比较器件，该电压比较器件用于比较每个所述采样点的信号值与相对应的预设信号值。
优选地，所述信号校正装置还包括存储模块，用于存储与每个所述采样点相对应的预设信号值。
优选地，所述预设信号值为所述信号的第一个周期的采样点对应的信号值。
优选地，所述校正模块包括第一三极管和第二三极管，所述第一三极管的基极和所述第二三极管的基极均与所述电压比较器件的输出端相连，所述第一三极管的集电极与所述信号校正装置的输入端相连，所述第一三极管的发射极与所述信号校正装置的输出端相连，所述第二三极管的集电极与所述存储模块的输出端相连，所述第二三极管的发射极与所述信号校正装置的输出端相连；当所述电压比较器件的输出为零时，所述第一三极管导通，当所述电压比较器件的输出不为零时，所述第二三极管导通。
优选地，所述信号校正装置还包括填充模块，用于填充所述采样点之间的信号值，以使调整后的每个周期的信号波形与第一个周期的信号波形相同。
优选地，所述填充模块包括第三三极管和第四三极管，所述第三三极管的基极与所述第二三极管的发射极相连，所述第三三极管的集电极与所述存储模块相连，所述第三三极管的发射极与所述信号校正装置的输出端相连；所述第四三极管的基极与所述第二三极管的发射极相连，所述第四三极管的集电极与所述存储模块相连，所述第四三极管的发射极与所述信号校正装置的输出端相连；当所述第二三极管导通且所述第二三极管的集电极输入高电平时，所述第三三极管导通，当所述第二三极管导通且所述第二三极管的集电极输入低电平时，所述第四三极管导通。
可以看出，本发明可以检测信号的采样点是否受到干扰，并将受到干扰的采样点的信号值校正为相对应的预设信号值，因而可以从整体上减少信号波形的时序错位现象的发生，减少外部干扰对信号的影响，进而提高了利用所述信号的驱动模块的防干扰能力。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1所示的是CPV信号和OE信号受到干扰而产生时序错位的波形示意图；
图2所示的是本发明所提供的信号校正方法的步骤示意图；
图3所示的是信号的采样点和相对应的预设信号值的对应关系示意图；
图4所示的是本发明所提供的信号校正装置的结构示意图。
附图标记说明
100：采样模块；200：检测模块；300：校正模块；400：存储模块；500：填充模块；M1：第一三极管；M2：第二三极管；M3：第三三极管；M4：第四三极管。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种信号校正方法，如图2所示，所述信号校正方法可以包括：
S10、在不同时刻对信号进行采样，采样数量不限定，根据情况而定；
S20、将一个信号周期内的每个采样点的信号值与和该采样点相对应的预设信号值进行比较，当所述采样点的信号值与相对应的所述预设信号值相等时，所述采样点的信号值不变；当所述采样点的信号值与相对应的所述预设信号值不相等时，执行步骤S30；
S30、将所述采样点的信号值校正为相对应的预设信号值。
上述一个信号周期为发射信号的一个周期，如图3所示，波形a为受到干扰后时序发生错位的信号波形，波形b为正常的信号波形。以T2周期为例，a1、a2、a3、a4、a5和a6分别为受到干扰的信号在T2周期内的采样点，b1、b2、b3、b4、b5和b6处的信号值分别为相对应的预设信号值。对采样点的信号值与相对应的预设信号值进行比较，当采样点的信号值与相对应的预设信号值相等时，即，图中a1、a3、a4和a5处的信号值分别与b1、b3、b4和b5处的信号值相等，则判断采样点a1、a3、a4和a5未受到干扰，a1、a3、a4和a5的信号值不变；当采样点的信号值与相对应的预设信号值不相等时，即，图中a2和a6处的信号值分别与b2和b6处的信号值不相等，则判断采样点a2和a6受到干扰，将a2和a6处的信号值分别校正为b2和b6处的信号值。
通过对采样点处的信号值进行校正，使得受到干扰的采样点的信号值与相对应的预设信号值相等，因而从整体上减少了信号波形的时序错位现象的发生，减少外部干扰对信号的影响，进而提高了利用所述信号的驱动模块的防干扰能力。
为了便于将所述采样点的信号值与相对应的预设信号值进行比较，更进一步地，所述信号校正方法还可以包括在执行步骤S20之前进行的：
S15、存储与每个所述采样点相对应的预设信号值。
在本发明中，可以由不同方式确定所述预设信号值，例如，当所述信号为显示装置的阵列基板的栅极控制信号时，可以通过试验的方法在薄膜晶体管的栅极正常打开的情况下对每个采样点相对应的预设信号值进行记录。
作为本发明的一种具体实施方式，步骤S20从所述信号的第二个周期开始，所述预设信号值为所述信号的第一个周期的采样点对应的信号值。即，将所述信号的第n(n为大于1的整数)个周期的采样点分别与第一个周期的采样点进行比较。具体地，以信号的第二个周期为例，将信号的第二个周期的第一个采样点的信号值与第一个周期的第一个采样点的信号值进行比较，将信号的第二个周期的第二个采样点的信号值与第一个周期的第二个采样点的信号值进行比较，依次类推，直至完成第二个周期内所有采样点与第一周期内的采样点的比较；各周期的比较过程与第二周期类似。通常来讲，信号的第一个周期不易受到影响，时序是基本准确的，利用第一周期中的各采样点的信号值对其余周期的信号值进行校正，可以使得其余周期的各采样点与第一周期的各采样点对应相等，从而使得其余周期的信号波形与第一周期的信号波形相同，因而可以使得其余周期的时序与第一周期相同，即校正为正确状态。
为了对所述采样点之间的信号值进行校正，更进一步地，如图2所示，所述信号校正方法还可以包括在步骤S30之后进行的：
S40、对所述采样点之间的信号值之间进行填充，以使调整后的每个周期的信号波形与第一个周期的信号波形相同。本发明对所述填充方式不作具体限定，只要可以使调整后的每个周期的信号波形与第一个周期的信号波形相同即可。例如，以常见的方波信号为例，当两个相邻的采样点的校正后的信号值相等时，将采样点之间的信号值确定为与两个采样点的信号值相等的值；当两个相邻的采样点的校正后的信号值不相等时，使得两个采样点及两个采样点之间的信号值按照固定的速率增大或减小。
可以理解的是，为了便于信号的校正，可以减少用于对比的采样点，具体地，当检测到某一周期上的采样点的信号值与相对应的预设信号值不相等时，直接将所述采样点的信号值以及所述采样点之后的信号值校正为与所述采样点以及所述采样点之后的所有点相对应的预设信号值即可。以图3为例，当比较得到a2点的信号值与对应的b2点的信号值不相等时，将a2点的信号值校正为b2点的信号值，且将T2周期内a2点之后的所有信号值校正为b2点之后的信号值，同时将T2周期之后的所有周期内的所有信号值校正为相对应的第一周期内的预设信号值，以使得所有周期的信号波形与第一周期内的信号波形相同。
为了准确地对信号进行校正，同时提高校正效率，优选地，所述步骤S10中的采样频率可以为信号频率的5～10倍，即，每个信号周期内均匀采样5～10个点。
以上为对本发明所提供的信号校正方法的描述，可以看出，通过所述信号校正方法能够对受到干扰的采样点处的信号值进行校正，使得受到干扰的采样点处的信号值与相应的预设信号值相等，因而减少了信号波形时序错位现象的发生，减少了外部干扰对信号的影响，提高了产品的抗干扰能力。
作为本发明的另一方面，提供一种信号校正装置，如图4所示，所述信号校正装置可以包括采样模块100、检测模块200和校正模块300。采样模块100用于对信号进行采样；检测模块200用于比较一个采样周期内的每个采样点的信号值与和该采样点相对应的预设信号值，以判断每个所述采样点是否受到干扰；校正模块300用于将检测模块200测得的受到干扰的所述采样点的信号值校正为与该采样点相对应的预设信号值。
更进一步地，如图4所示，检测模块200可以包括电压比较器件，该电压比较器件用于比较每个所述采样点的信号值与相对应的预设信号值，从而判断每个所述采样点是否受到干扰，以对受到干扰的采样点和未受到干扰的采样点分别进行相应的处理。图4中，Uin和Uref为电压比较器件的两个输入端，Uo为电压比较器件的输出端，Uin端输入的是每个所述采样点的信号值，Uref端输入的是与每个采样点相对应的预设信号值。
需要说明的是，所述电压比较器件所比较的是两个输入电压之间的差值，该差值为不小于零的值。即，当所述电压比较器件的两个输入电压相等时，输出低电平；当所述电压比较器件的两个输入电压不相等时，输出高电平。
更进一步地，如图4所示，所述信号校正装置还可以包括存储模块400，用于存储与每个所述采样点相对应的预设信号值。
为了便于所示预设信号值的设置，更进一步地，所述预设信号值可以为所述信号的第一个周期的采样点对应的信号值，存储模块400与采样模块100相连，采样模块100将信号的第一个周期内的采样值传送至存储模块400进行存储。
为了便于分别对未受到干扰的采样点和受到干扰的信号点进行相应的处理，更进一步地，如图4所示，校正模块300可以包括第一三极管M1和第二三极管M2，第一三极管M1的基极和第二三极管M2的基极均与所述电压比较器件的输出端相连，第一三极管M1的集电极与所述信号校正装置的输入端相连，第一三极管M1的发射极与所述信号校正装置的输出端相连，第二三极管M2的集电极与存储模块400的输出端相连，第二三极管M2的发射极与所述信号校正装置的输出端相连；当所述电压比较器件的输出为零(即，低电平)时，第一三极管M1导通，当所述电压比较器件的输出不为零(即，高电平)时，第二三极管M2导通。例如，第一三极管M1可以为P型三极管，第二三极管M2可以为N型三极管，当所述电压比较器件的输出为低电平，即，采样点的信号值与相对应的预设信号值相等时，所述P型三极管打开，输入信号直接由所述信号校正装置的输出端输出；当所述电压比较器件的输出为高电平，即，采样点的信号值与相对应的预设信号值不相等时，所述N型三极管打开，存储模块400内所存储的预设信号值作为相对应的采样点校正后的信号值输出。
更进一步地，如图4所示，所述信号校正装置还可以包括填充模块500，该填充模块500连接在第二三极管M2与所述信号校正装置的输出端之间，用于填充所述采样点之间的信号值，以使调整后的每个周期的信号波形与第一个周期的信号波形相同。
作为本发明的一种具体实施方式，如图4所示，填充模块500可以包括第三三极管M3和第四三极管M4，第三三极管M3的基极与第二三极管M2的发射极相连，第三三极管M3的集电极与存储模块400相连，第三三极管M3的发射极与所述信号校正装置的输出端相连；第四三极管M4的基极与第二三极管M2的发射极相连，第四三极管M4的集电极与存储模块400相连，第四三极管M4的发射极与所述信号校正装置的输出端相连；当第二三极管M2导通且第二三极管M2的集电极输入高电平时，第三三极管M3导通，当第二三极管M2导通且第二三极管M2的集电极输入低电平时，第四三极管M4导通。
例如，第三三极管M3可以为N型三极管，第四三极管M4可以为P型三极管。当所述电压比较器件的输出不为零(即，高电平)时，第二三极管M2导通，此时，当第二三极管M2的集电极的输入值为高电平时，第三三极管M3导通，且所述高电平作为校正后的值输出；当第二三极管M2的集电极的输入值为低电平时，第四三极管M4导通，且所述低电平作为校正后的值输出。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种信号校正方法，其特征在于，所述信号包括多个周期，所述信号校正方法包括从第二个周期开始的每一个周期内进行的：
S10、在不同时刻对信号进行采样；
S20、将一个信号周期内的每个采样点的信号值与和该采样点相对应的预设信号值进行比较，当所述采样点的信号值与相对应的所述预设信号值相等时，所述采样点的信号值不变；当所述采样点的信号值与相对应的所述预设信号值不相等时，执行步骤S30；
S30、将所述采样点的信号值校正为相对应的预设信号值。
2.根据权利要求1所述的信号校正方法，其特征在于，所述信号校正方法还包括在执行所述步骤S20之前进行的：
S15、存储与每个所述采样点相对应的预设信号值。
3.根据权利要求1所述的信号校正方法，其特征在于，所述步骤S20从所述信号的第二个周期开始，所述预设信号值为所述信号的第一个周期的采样点对应的信号值。
4.根据权利要求1所述的信号校正方法，其特征在于，所述信号校正方法还包括在所述步骤S30之后进行的：
S40、对所述采样点之间的信号值进行填充，以使调整后的每个周期的信号波形与第一个周期的信号波形相同。
5.根据权利要求1至4中任意一项所述的信号校正方法，其特征在于，所述步骤S10中的采样频率为信号频率的5～10倍。
6.一种信号校正装置，其特征在于，所述信号包括多个周期，所述信号校正装置包括：
采样模块，用于从第二个周期开始的每一个周期内对信号进行采样；
检测模块，用于比较一个采样周期内的每个采样点的信号值与和该采样点相对应的预设信号值，以判断每个所述采样点是否受到干扰；
校正模块，用于将所述检测模块测得的受到干扰的所述采样点的信号值校正为与该采样点相对应的预设信号值。
7.根据权利要求6所述的信号校正装置，其特征在于，所述检测模块包括电压比较器件，该电压比较器件用于比较每个所述采样点的信号值与相对应的预设信号值。
8.根据权利要求7所述的信号校正装置，其特征在于，所述信号校正装置还包括存储模块，用于存储与每个所述采样点相对应的预设信号值。
9.根据权利要求7所述的信号校正装置，其特征在于，所述预设信号值为所述信号的第一个周期的采样点对应的信号值。
10.根据权利要求8所述的信号校正装置，其特征在于，所述校正模块包括第一三极管和第二三极管，所述第一三极管的基极和所述第二三极管的基极均与所述电压比较器件的输出端相连，所述第一三极管的集电极与所述信号校正装置的输入端相连，所述第一三极管的发射极与所述信号校正装置的输出端相连，所述第二三极管的集电极与所述存储模块的输出端相连，所述第二三极管的发射极与所述信号校正装置的输出端相连；当所述电压比较器件的输出为零时，所述第一三极管导通，当所述电压比较器件的输出不为零时，所述第二三极管导通。
11.根据权利要求10所述的信号校正装置，其特征在于，所述信号校正装置还包括填充模块，用于填充所述采样点之间的信号值，以使调整后的每个周期的信号波形与第一个周期的信号波形相同。
12.根据权利要求11所述的信号校正装置，其特征在于，所述填充模块包括第三三极管和第四三极管，所述第三三极管的基极与所述第二三极管的发射极相连，所述第三三极管的集电极与所述存储模块相连，所述第三三极管的发射极与所述信号校正装置的输出端相连；所述第四三极管的基极与所述第二三极管的发射极相连，所述第四三极管的集电极与所述存储模块相连，所述第四三极管的发射极与所述信号校正装置的输出端相连；当所述第二三极管导通且所述第二三极管的集电极输入高电平时，所述第三三极管导通，当所述第二三极管导通且所述第二三极管的集电极输入低电平时，所述第四三极管导通。
CN201410184621.XA 2014-05-04 2014-05-04 信号校正方法和信号校正装置 Active CN103996388B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410184621.XA CN103996388B (zh) 2014-05-04 2014-05-04 信号校正方法和信号校正装置
US14/548,928 US9524692B2 (en) 2014-05-04 2014-11-20 Signal correcting method and signal correcting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410184621.XA CN103996388B (zh) 2014-05-04 2014-05-04 信号校正方法和信号校正装置

Publications (2)

Publication Number Publication Date
CN103996388A CN103996388A (zh) 2014-08-20
CN103996388B true CN103996388B (zh) 2016-07-06

Family

ID=51310533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410184621.XA Active CN103996388B (zh) 2014-05-04 2014-05-04 信号校正方法和信号校正装置

Country Status (2)

Country Link
US (1) US9524692B2 (zh)
CN (1) CN103996388B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407999B (zh) * 2018-11-16 2022-03-08 郑州云海信息技术有限公司 一种信号矫正方法、系统及装置
CN110148371B (zh) * 2019-05-08 2021-10-08 Tcl华星光电技术有限公司 驱动芯片波形校正方法、装置、存储介质及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190456A (ja) * 1996-12-27 1998-07-21 Sony Corp タイミング調整回路
CN1640011A (zh) * 2002-02-28 2005-07-13 北电网络有限公司 自配置转发器系统和方法
CN1940647A (zh) * 2005-09-30 2007-04-04 Lg.菲利浦Lcd株式会社 液晶显示器件及其驱动方法
US7863876B2 (en) * 2008-03-26 2011-01-04 Freescale Semiconductor, Inc. Built-in self-calibration (BISC) technique for regulation circuits used in non-volatile memory
CN102064927A (zh) * 2010-09-21 2011-05-18 四川和芯微电子股份有限公司 时序纠错系统及方法
CN103092256A (zh) * 2011-11-03 2013-05-08 原相科技股份有限公司 时钟频率调整电路及其时钟频率调整方法
CN103546153A (zh) * 2012-07-16 2014-01-29 中兴通讯股份有限公司 时间常数的校正电路及校正方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG120889A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
JP4155396B2 (ja) * 2002-12-26 2008-09-24 株式会社 日立ディスプレイズ 表示装置
JP3846469B2 (ja) * 2003-10-01 2006-11-15 セイコーエプソン株式会社 投写型表示装置および液晶パネル
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4984715B2 (ja) * 2006-07-27 2012-07-25 ソニー株式会社 表示装置の駆動方法、及び、表示素子の駆動方法
JP2008191296A (ja) * 2007-02-02 2008-08-21 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5242924B2 (ja) * 2007-02-26 2013-07-24 Ｎｅｃディスプレイソリューションズ株式会社 映像表示システム、映像信号送出機および映像表示装置
US8102346B2 (en) * 2007-09-20 2012-01-24 Sony Corporation Electro-optical device and electronic apparatus including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190456A (ja) * 1996-12-27 1998-07-21 Sony Corp タイミング調整回路
CN1640011A (zh) * 2002-02-28 2005-07-13 北电网络有限公司 自配置转发器系统和方法
CN1940647A (zh) * 2005-09-30 2007-04-04 Lg.菲利浦Lcd株式会社 液晶显示器件及其驱动方法
US7863876B2 (en) * 2008-03-26 2011-01-04 Freescale Semiconductor, Inc. Built-in self-calibration (BISC) technique for regulation circuits used in non-volatile memory
CN102064927A (zh) * 2010-09-21 2011-05-18 四川和芯微电子股份有限公司 时序纠错系统及方法
CN103092256A (zh) * 2011-11-03 2013-05-08 原相科技股份有限公司 时钟频率调整电路及其时钟频率调整方法
CN103546153A (zh) * 2012-07-16 2014-01-29 中兴通讯股份有限公司 时间常数的校正电路及校正方法

Also Published As

Publication number Publication date
CN103996388A (zh) 2014-08-20
US20150317940A1 (en) 2015-11-05
US9524692B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
KR102135073B1 (ko) 에지 트리거 교정
US10241145B2 (en) Gate driving circuit and method for detecting same, array substrate and display apparatus
US8213236B1 (en) Flash memory
US10290246B2 (en) Display apparatus and driving method thereof
WO2018160578A1 (en) Variation immune on-die voltage droop detector
US20070047687A1 (en) Phase detector and related phase detecting method thereof
US8441427B2 (en) Gate driver having an output enable control circuit
CN103996388B (zh) 信号校正方法和信号校正装置
US20170330613A1 (en) SRAM and Periphery Specialized Device Sensors
CN106158044B (zh) Sram访问时间的测试电路与测试方法
US8952705B2 (en) System and method for examining asymetric operations
CN103106882A (zh) 时钟控制电路、驱动电路以及液晶显示装置
JP2015072727A (ja) 強誘電体メモリ装置及びメモリ書き込み方法
Lin et al. Highly reliable a-Si: H TFT gate driver with precharging structure for in-cell touch AMLCD applications
US9916888B1 (en) System for measuring access time of memory
CN111326189B (zh) 读取和/或写入存储器操作期间的选择性时钟调整
US10054634B2 (en) Test device
US20160182048A1 (en) Level shifter and display device including the same
US20110169747A1 (en) Touch Detection Method
CN105609022A (zh) Gip检测电路和平板显示装置
TWI514775B (zh) 時脈邊緣偵測裝置與方法
US9001568B2 (en) Testing signal development on a bit line in an SRAM
US8793545B2 (en) Apparatus and method for clock glitch detection during at-speed testing
US8793297B2 (en) Phase interpolator, semiconductor device and testing method thereof
US20180137929A1 (en) Wear sensor and method of operation for a memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant