CN102064927A - 时序纠错系统及方法 - Google Patents

时序纠错系统及方法 Download PDF

Info

Publication number
CN102064927A
CN102064927A CN2010102883699A CN201010288369A CN102064927A CN 102064927 A CN102064927 A CN 102064927A CN 2010102883699 A CN2010102883699 A CN 2010102883699A CN 201010288369 A CN201010288369 A CN 201010288369A CN 102064927 A CN102064927 A CN 102064927A
Authority
CN
China
Prior art keywords
data
sequential
error correction
serial data
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102883699A
Other languages
English (en)
Other versions
CN102064927B (zh
Inventor
吴召雷
武国胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinjiang Xintuan Technology Group Co ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN2010102883699A priority Critical patent/CN102064927B/zh
Priority to US12/939,116 priority patent/US20120072759A1/en
Publication of CN102064927A publication Critical patent/CN102064927A/zh
Application granted granted Critical
Publication of CN102064927B publication Critical patent/CN102064927B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

一种时序纠错系统，包括一接收一并行数据的数据通路、一接收一时钟信号的延迟可调的时钟通路、一与所述数据通路及所述延迟可调的时钟通路相连并将所述并行数据转换为一串行数据的串化单元、一用于将所述串行数据转换为一电流信号或一电压信号并输出的驱动单元及一计数与判决单元，所述计数与判决单元计算所述串行数据上升沿或下降沿的数目，并发送一用于调节所述时钟信号延迟时间的调节信号至所述延迟可调的时钟通路来控制所述串化单元的时序，使得所述串行数据上升沿或下降沿的数目与一预先设定的正确数目相同，所述串化单元的时序达到最优值。本发明还进一步提供了一种时序纠错方法。本发明有效地解决了串化过程中的时序问题。

Description

时序纠错系统及方法
技术领域
本发明涉及一种纠错系统及方法，尤指一种用于高速串行数据传输系统中发送端的时序纠错系统及方法。
背景技术
在高速串行数据传输系统中，发送端在串化并行数据的过程中，多采用半速时钟来串化并行数据，即时钟周期为数据位宽的一半。在串化过程中，由于数据率的提高导致时序很容易出错，特别是受工艺、电源、温度等的变化影响，时序的问题尤为突出。
在数据串化过程中，同步时钟和数据在它们各自通路上延迟的偏差，使时钟和数据的时序不能满足数据串化的要求，最终导致串行数据抖动变大，甚至数据位出错。
发明内容
鉴于以上内容，有必要提供一种能够自动检测数据串化时序、纠正时序偏差的用于高速串行数据传输系统中发送端的时序纠错系统及方法。
一种时序纠错系统，用于高速串行数据传输系统中的发送端，所述时序纠错系统包括一接收一并行数据的数据通路、一接收一时钟信号的延迟可调的时钟通路、一与所述数据通路及所述延迟可调的时钟通路相连并将所述并行数据转换为一串行数据的串化单元、一用于将所述串行数据转换为一电流信号或一电压信号并输出的驱动单元及一计数与判决单元，所述计数与判决单元计算所述串行数据上升沿或下降沿的数目，并发送一用于调节所述时钟信号延迟时间的调节信号至所述延迟可调的时钟通路来控制所述串化单元的时序，使得所述串行数据上升沿或下降沿的数目与一预先设定的正确数目相同，所述串化单元的时序达到最优值。
一种时序纠错方法，用于高速串行数据传输系统中的发送端，所述时序纠错方法包括以下步骤：
输入一预先设定的并行数据训练码及一时钟信号；
将所述并行数据训练码转换为一串行数据；
计算所述串行数据在一设定的时间内上升沿或下降沿的数目；
发送一用于调节所述时钟信号延迟时间的调节信号；
得到合理的串化时序，使得所述串行数据的上升沿或下降沿的数目与一预先设定的正确数目相同；及
所述发送端进行正常数据的传输。
相对现有技术，本发明时序纠错系统及方法利用训练码的串化过程，检测串化时序，并进行时序调整，从而得到合理的串化时序，在时序调整完毕后，再进行正常数据的串化和发送，有效地解决了串化过程中的时序问题。
附图说明
图1为本发明时序纠错系统较佳实施方式的系统结构图。
图2为本发明时序纠错方法较佳实施方式的流程图。
图3为本发明时序纠错系统及方法较佳实施方式的工作原理示意图。
图4为本发明时序纠错系统及方法较佳实施方式理想串化时序时的波形示意图。
图5为本发明时序纠错系统及方法较佳实施方式时钟提前的串化时序的波形示意图。
图6为本发明时序纠错系统及方法较佳实施方式时钟滞后的串化时序的波形示意图。
具体实施方式
请参阅图1，本发明时序纠错系统较佳实施方式用于高速串行数据传输系统中一发送端，其包括一数据通路、一延迟可调的时钟通路、一与数据通路及延迟可调的时钟通路相连并将一并行数据转换为一串行数据的串化单元、一用于将串行数据转换为电流信号或电压信号的驱动单元及一计数与判决单元。一N位并行数据通过该数据通路输入该串化单元，一时钟信号通过该延迟可调的时钟通路输入该串化单元。该串化单元对该N位并行数据进行串化处理后输出一位串行数据至该驱动单元及该计数与判决单元。该计数与判决单元用于计算该串行数据上升沿或下降沿的数目，判断该串行数据上升沿或下降沿的数目是否与一预先设定的正确的数目相同，及发送一用于控制延迟时间的调节信号至该延迟可调的时钟通路，通过调节时钟信号的延迟时间来控制串化单元的串化时序。该驱动单元将串化后的串行数据通过发送端输出。
在进行正常数据传输之前，先发送一段预先设定的用于检测和调节串化单元的时序的并行数据训练码至该数据通路。该串化单元将该训练码转换为一串行数据，作为该驱动单元及该计数与判决单元的输入数据。由于该训练码与训练码的传输时间是预先设定的，因此在设定的传输时间内，训练码的上升沿或下降沿的数目是固定不变的。该计数与判决单元能够计算出在设定的时间里串行数据的上升沿或下降沿的数目，并通过发送一调节信号对延迟可调的时钟通路进行延迟扫描，即控制其延时由大到小或由小到大变化。当时钟信号相对于数据延时变小时，时钟信号的采样时间提前，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大；当时钟信号相对于数据延时变大时，时钟信号的采样时间滞后，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大。因为时钟信号的采样时间提前和滞后的机率相同，所以在延迟扫描时找出出现上述两种状态的时间后，通过计数与判决单元使得调节信号处于上述两种状态的中间态，此时的时序为最优的采样时序，串化数据的上升沿或下降沿的数目与预先设定的正确的数目相同。
请参阅图2，本发明时序纠错方法较佳实施方式包括以下步骤：
步骤一：通过该数据通路输入预先设定的并行数据训练码，通过该延迟可调的时钟通路输入时钟信号。
步骤二：该串化单元将并行数据训练码转换为串行数据。
步骤三：该计数与判决单元计算串行数据在设定的时间内上升沿或下降沿的数目，并发送用于控制时钟信号延迟时间的调节信号至该延迟可调的时钟通路。
步骤四：该计数与判决单元通过调节信号来控制时钟信号延时由大到小或由小到大变化，当时钟信号相对于数据延时变小时，时钟信号的采样时间提前，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大；当时钟信号相对于数据延时变大时，时钟信号的采样时间滞后，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大。因为时钟信号的采样时间提前和滞后的机率相同，所以在延迟扫描时找出出现上述两种状态的时间后，通过计数与判决单元使得调节信号处于上述两种状态的中间态，此时的时序为最优的采样时序，从而得到合理的串化时序，使得所述串行数据的上升沿或下降沿的数目与预先设定的正确数目相同。
步骤五：数据通路接收正常传输的并行数据，并通过串化单元转化为串行数据，驱动单元将串行数据转换为电流信号或电压信号。
步骤六：发送端进行正常数据的传输。
请参阅图3，以二位数据串化为例，先发送一段二位并行数据的训练码，包括第一并行数据“***01010101***”及第二并行数据“***00000000***”。当时钟信号为高电平时，第一并行数据被选中，当时钟信号为低电平时，第二并行数据被选中。
请同时参阅图3及图4，当串化单元的时序正确时，该串化单元将二位并行数据转换为一位串行数据“******0010001000100010*******”。该串行数据的上升沿或下降沿的数目是固定的，也就是说，每100个数据位会出现25次上升沿或下降沿。
但是，由于受工艺、电源、温度等的变化影响，实际电路的时序可能出错。在时钟通路上的时间延迟可能延长或缩短，最终导致时序出现错误。在本实施方式中，当时间延迟延长时，即时钟滞后时，如图3与图6所示，输出的错误的串行数据为“******1010010100******”，其中会出现50个上升沿或下降沿；当时间延迟缩短时，即时钟提前时，如图3与图5所示，输出的错误的串行数据为“******1010010100******”，其中会出现50个上升沿或下降沿，上升沿或下降沿的数目均为正确数目的二倍。
该计数与判决单元发送一调节信号来控制延迟可调的时钟通路的延迟时间，即控制其延时由大到小或由小到大变化。当时钟信号相对于数据延时变小时，时钟信号的采样时间提前，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大；当时钟信号相对于数据延时变大时，时钟信号的采样时间滞后，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大。因为时钟信号的采样时间提前和滞后的机率相同，所以在延迟扫描时找出出现上述两种状态的时间后，通过计数与判决单元使得调节信号处于上述两种状态的中间态，此时的时序为最优的采样时序，串化数据的上升沿或下降沿的数目与预先设定的正确的数目相同。
当通过该二位并行数据的训练码将串化单元的时序调整完毕后，则可以开始进行正常并行数据的串化与发送。
本发明时序纠错系统及方法利用训练码的串化过程，检测串化时序，并进行时序调整，从而得到合理的串化时序，在时序调整完毕后，再进行正常数据的串化和发送，有效地解决了串化过程中的时序问题。

Claims (9)

1.一种时序纠错系统，用于高速串行数据传输系统中的发送端，其特征在于：所述时序纠错系统包括一接收一并行数据的数据通路、一接收一时钟信号的延迟可调的时钟通路、一与所述数据通路及所述延迟可调的时钟通路相连并将所述并行数据转换为一串行数据的串化单元、一用于将所述串行数据转换为一电流信号或一电压信号并输出的驱动单元及一计数与判决单元，所述计数与判决单元计算所述串行数据上升沿或下降沿的数目，并发送一用于调节所述时钟信号延迟时间的调节信号至所述延迟可调的时钟通路来控制所述串化单元的时序，使得所述串行数据上升沿或下降沿的数目与一预先设定的正确数目相同，所述串化单元的时序达到最优值。
2.如权利要求1所述的时序纠错系统，其特征在于：所述串化单元采用半速时钟将所述并行数据转换为所述串行数据，即时钟周期为数据位宽的一半。
3.如权利要求1所述的时序纠错系统，其特征在于：所述并行数据通过所述数据通路传送至所述串化单元，所述时钟信号通过所述延迟可调的时钟通路传送至所述串化单元。
4.如权利要求3所述的时序纠错系统，其特征在于：所述串化单元将所述并行数据转换为所述串行数据后，将所述串行数据传送至所述驱动单元及所述计数与判决单元。
5.一种时序纠错方法，用于高速串行数据传输系统中的一发送端，所述时序纠错方法包括以下步骤：
输入一预先设定的并行数据训练码及一时钟信号；
将所述并行数据训练码转换为一串行数据；
计算所述串行数据在一设定的时间内上升沿或下降沿的数目；
发送一用于调节所述时钟信号延迟时间的调节信号；
得到合理的串化时序，使得所述串行数据的上升沿或下降沿的数目与一预先设定的正确数目相同；及
所述发送端进行正常数据的传输。
6.如权利要求5所述的时序纠错方法，其特征在于：所述并行数据训练码通过一数据通路传送至一串化单元，所述时钟信号通过一延迟可调的时钟通路传送至所述串化单元，所述串化单元将所述并行数据训练码转换为所述串行数据。
7.如权利要求6所述的时序纠错方法，其特征在于：所述方法通过一计数与判决单元计算所述串行数据在设定的时间内上升沿或下降沿的数目，并发送用于控制所述时钟信号延迟时间的调节信号至所述延迟可调的时钟通路。
8.如权利要求7所述的时序纠错方法，其特征在于：所述方法通过以下步骤得到合理的串化时序：
所述计数与判决单元通过发送所述调节信号对所述延迟可调的时钟通路进行延迟扫描；
找出出现所述时钟信号的采样时间提前和滞后两种状态的时间后，通过所述计数与判决单元使得所述调节信号处于上述两种状态的中间态。
9.如权利要求8所述的时序纠错方法，其特征在于：当所述时钟信号相对于所述并行数据训练码延时变小时，所述时钟信号的采样时间提前，时序出错，所述串行数据的上升沿或下降沿的数目变大；当所述时钟信号相对于所述并行数据训练码延时变大时，所述时钟信号的采样时间滞后，时序出错，所述串行数据的上升沿或下降沿的数目变大。
CN2010102883699A 2010-09-21 2010-09-21 时序纠错系统及方法 Expired - Fee Related CN102064927B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010102883699A CN102064927B (zh) 2010-09-21 2010-09-21 时序纠错系统及方法
US12/939,116 US20120072759A1 (en) 2010-09-21 2010-11-03 Timing Error Correction System and Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102883699A CN102064927B (zh) 2010-09-21 2010-09-21 时序纠错系统及方法

Publications (2)

Publication Number Publication Date
CN102064927A true CN102064927A (zh) 2011-05-18
CN102064927B CN102064927B (zh) 2013-11-13

Family

ID=44000041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102883699A Expired - Fee Related CN102064927B (zh) 2010-09-21 2010-09-21 时序纠错系统及方法

Country Status (2)

Country Link
US (1) US20120072759A1 (zh)
CN (1) CN102064927B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996388A (zh) * 2014-05-04 2014-08-20 京东方科技集团股份有限公司 信号校正方法和信号校正装置
CN110456454A (zh) * 2019-08-26 2019-11-15 光子算数(北京)科技有限责任公司 光子人工智能芯片互联装置及片间互联光子人工智能芯片
CN115580275A (zh) * 2022-12-08 2023-01-06 国仪量子(合肥)技术有限公司 高精度脉冲信号产生装置、fpga芯片和信号处理设备
CN116386685A (zh) * 2023-03-29 2023-07-04 浙江力积存储科技有限公司 半导体器件及其校准方法、装置、存储介质和电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US10411910B2 (en) * 2016-11-23 2019-09-10 DeGirum Corporation Distributed control synchronized ring network architecture

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247652A (en) * 1989-04-27 1993-09-21 Nec Corporation Parallel to serial converter enabling operation at a high bit rate with slow components by latching sets of pulses following sequential delays equal to clock period
CN1302477A (zh) * 1999-04-27 2001-07-04 精工爱普生株式会社 时钟生成电路、串/并变换器、并/串变换器及半导体装置
US6677793B1 (en) * 2003-02-03 2004-01-13 Lsi Logic Corporation Automatic delay matching circuit for data serializer
US20050025190A1 (en) * 2003-07-28 2005-02-03 Frisch Arnold M. Self-calibrating strobe signal generator
US20060069823A1 (en) * 2004-09-27 2006-03-30 Nec Electronics Corporation Parallel-to-serial converter circuit, electric device, and semiconductor device
US20070038690A1 (en) * 2005-08-09 2007-02-15 Guilford John H Adjustable time accumulator
CN101072029A (zh) * 2006-05-12 2007-11-14 捷顶微电子（上海）有限公司 一种单芯片上多种精确时钟产生电路及其实现方法
CN201887779U (zh) * 2010-09-21 2011-06-29 四川和芯微电子股份有限公司 时序纠错系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349612A (en) * 1992-06-19 1994-09-20 Advanced Micro Devices, Inc. Digital serializer and time delay regulator
US6614371B2 (en) * 2001-07-19 2003-09-02 Broadcom Corporation Synchronous data serialization circuit
US7450039B2 (en) * 2006-07-05 2008-11-11 Silicon Library Inc. Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein
US8504865B2 (en) * 2007-04-20 2013-08-06 Easic Corporation Dynamic phase alignment
US8582706B2 (en) * 2009-10-29 2013-11-12 National Instruments Corporation Training a data path for parallel data transfer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247652A (en) * 1989-04-27 1993-09-21 Nec Corporation Parallel to serial converter enabling operation at a high bit rate with slow components by latching sets of pulses following sequential delays equal to clock period
CN1302477A (zh) * 1999-04-27 2001-07-04 精工爱普生株式会社 时钟生成电路、串/并变换器、并/串变换器及半导体装置
US6677793B1 (en) * 2003-02-03 2004-01-13 Lsi Logic Corporation Automatic delay matching circuit for data serializer
US20050025190A1 (en) * 2003-07-28 2005-02-03 Frisch Arnold M. Self-calibrating strobe signal generator
US20060069823A1 (en) * 2004-09-27 2006-03-30 Nec Electronics Corporation Parallel-to-serial converter circuit, electric device, and semiconductor device
US20070038690A1 (en) * 2005-08-09 2007-02-15 Guilford John H Adjustable time accumulator
CN101072029A (zh) * 2006-05-12 2007-11-14 捷顶微电子（上海）有限公司 一种单芯片上多种精确时钟产生电路及其实现方法
CN201887779U (zh) * 2010-09-21 2011-06-29 四川和芯微电子股份有限公司 时序纠错系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
叶菁华: "高速串行数据发送器的研究", 《中国优秀硕博士学位论文全文数据库》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996388A (zh) * 2014-05-04 2014-08-20 京东方科技集团股份有限公司 信号校正方法和信号校正装置
CN103996388B (zh) * 2014-05-04 2016-07-06 京东方科技集团股份有限公司 信号校正方法和信号校正装置
US9524692B2 (en) 2014-05-04 2016-12-20 Boe Technology Group Co., Ltd. Signal correcting method and signal correcting device
CN110456454A (zh) * 2019-08-26 2019-11-15 光子算数(北京)科技有限责任公司 光子人工智能芯片互联装置及片间互联光子人工智能芯片
CN115580275A (zh) * 2022-12-08 2023-01-06 国仪量子(合肥)技术有限公司 高精度脉冲信号产生装置、fpga芯片和信号处理设备
CN115580275B (zh) * 2022-12-08 2023-08-01 国仪量子(合肥)技术有限公司 高精度脉冲信号产生装置、fpga芯片和信号处理设备
CN116386685A (zh) * 2023-03-29 2023-07-04 浙江力积存储科技有限公司 半导体器件及其校准方法、装置、存储介质和电子设备
CN116386685B (zh) * 2023-03-29 2024-05-28 浙江力积存储科技有限公司 半导体器件及其校准方法、装置、存储介质和电子设备

Also Published As

Publication number Publication date
CN102064927B (zh) 2013-11-13
US20120072759A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
CN102064927B (zh) 时序纠错系统及方法
US8644085B2 (en) Duty cycle distortion correction
CN102497710B (zh) Led移相调光电路及其方法
EP3211822B1 (en) Multi-wire open-drain link with data symbol transition based clocking
CN109586692B (zh) 一种应用于ad源同步数据接收的fpga动态相位调整方法
US20160372084A1 (en) Driving circuit, driving method thereof and display device
CN108227595B (zh) 激光器脉冲同步控制方法及系统
CN102789442B (zh) 校正移动产业处理器接口中信号偏移方法及相关传输系统
CN103888143B (zh) 曼彻斯特码接收电路
US9667281B1 (en) Transmitter data path single-ended duty cycle correction for EMI reduction
WO2018076679A1 (zh) 一种基于串行Flash控制器接收数据的方法及装置
CN201887779U (zh) 时序纠错系统
CN107659807B (zh) 基于交替变换脉冲的cmos图像数据的训练方法
CN111586325B (zh) 基于交替变换脉冲的cmos图像数据的改进训练方法
CN112118441B (zh) 一种位校正改进的串行cmos图像数据训练方法
CN105406838A (zh) 数字倍频电路及修正时钟占空比的方法
CN203933571U (zh) 一种占空比自动可调节的时钟倍频电路
CN104283550B (zh) 一种延迟锁相环和占空比矫正电路
CN205179007U (zh) 减小芯片输入端口所需建立保持时间的电路
CN106201956B (zh) 自动更正非晶体振荡器的时钟的装置及其方法
CN204633746U (zh) 接口电路中的输出电路
TWI650989B (zh) 自適應延時器及資料與時脈回復電路
CN103532523A (zh) 可减小过冲和抖动的时钟占空比校正电路及其控制方法
CN205407781U (zh) 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路
CN203563034U (zh) 可减小过冲和抖动的时钟占空比校正电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9

Patentee after: IPGoal Microelectronics (Sichuan) Co.,Ltd.

Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu

Patentee before: IPGoal Microelectronics (Sichuan) Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20201202

Address after: Room 705, building 2, No. 515, No. 2 street, Baiyang street, Qiantang New District, Hangzhou City, Zhejiang Province

Patentee after: Zhejiang zhexin Technology Development Co.,Ltd.

Address before: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9

Patentee before: IPGoal Microelectronics (Sichuan) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210420

Address after: 835221 Electronic Information Industrial Park, Horgos Industrial Park, Yili Kazak Autonomous Prefecture, Xinjiang Uygur Autonomous Region (West of Beijing Road and north of Suzhou Road)

Patentee after: Xinjiang xintuan Technology Group Co.,Ltd.

Address before: Room 705, building 2, No. 515, No. 2 street, Baiyang street, Qiantang New District, Hangzhou City, Zhejiang Province

Patentee before: Zhejiang zhexin Technology Development Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131113

Termination date: 20210921

CF01 Termination of patent right due to non-payment of annual fee