CN201887779U - 时序纠错系统 - Google Patents
时序纠错系统 Download PDFInfo
- Publication number
- CN201887779U CN201887779U CN2010205376494U CN201020537649U CN201887779U CN 201887779 U CN201887779 U CN 201887779U CN 2010205376494 U CN2010205376494 U CN 2010205376494U CN 201020537649 U CN201020537649 U CN 201020537649U CN 201887779 U CN201887779 U CN 201887779U
- Authority
- CN
- China
- Prior art keywords
- data
- sequential
- path
- serial data
- correction system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种时序纠错系统，用于高速串行数据传输系统中的发送端，所述时序纠错系统包括一接收一并行数据的数据通路、一接收一时钟信号的延迟可调的时钟通路、一与所述数据通路及所述延迟可调的时钟通路相连并将所述并行数据转换为一串行数据的串化单元、一用于将所述串行数据转换为一电流信号或一电压信号并输出的驱动单元及一计数与判决单元，所述计数与判决单元计算所述串行数据上升沿或下降沿的数目，并发送一用于调节所述时钟信号延迟时间的调节信号至所述延迟可调的时钟通路来控制所述串化单元的时序。本实用新型有效地解决了串化过程中的时序问题。
Description
技术领域
本实用新型涉及一种纠错系统，尤指一种用于高速串行数据传输系统中发送端的时序纠错系统。
背景技术
在高速串行数据传输系统中，发送端在串化并行数据的过程中，多采用半速时钟来串化并行数据，即时钟周期为数据位宽的一半。在串化过程中，由于数据率的提高导致时序很容易出错，特别是受工艺、电源、温度等的变化影响，时序的问题尤为突出。
在数据串化过程中，同步时钟和数据在它们各自通路上延迟的偏差，使时钟和数据的时序不能满足数据串化的要求，最终导致串行数据抖动变大，甚至数据位出错。
发明内容
鉴于以上内容，有必要提供一种能够自动检测数据串化时序、纠正时序偏差的用于高速串行数据传输系统中发送端的时序纠错系统。
一种时序纠错系统，用于高速串行数据传输系统中的发送端，所述时序纠错系统包括一接收一并行数据的数据通路、一接收一时钟信号的延迟可调的时钟通路、一与所述数据通路及所述延迟可调的时钟通路相连并将所述并行数据转换为一串行数据的串化单元、一用于将所述串行数据转换为一电流信号或一电压信号并输出的驱动单元及一计数与判决单元，所述计数与判决单元计算所述串行数据上升沿或下降沿的数目，并发送一用于调节所述时钟信号延迟时间的调节信号至所述延迟可调的时钟通路来控制所述串化单元的时序。
优选地，所述串化单元采用半速时钟将所述并行数据转换为所述串行数据，即时钟周期为数据位宽的一半。
优选地，所述调节信号通过控制所述时钟信号延迟时间使所述串行数据上升沿或下降沿的数目与一预先设定的正确数目相同，所述串化单元的时序达到最优值。
优选地，所述并行数据通过所述数据通路传送至所述串化单元，所述时钟信号通过所述延迟可调的时钟通路传送至所述串化单元。
优选地，所述串化单元将所述并行数据转换为所述串行数据后，将所述串行数据传送至所述驱动单元及所述计数与判决单元。
相对现有技术，本实用新型时序纠错系统利用训练码的串化过程，检测串化时序，并进行时序调整，从而得到合理的串化时序，在时序调整完毕后，再进行正常数据的串化和发送，有效地解决了串化过程中的时序问题。
附图说明
图1为本实用新型时序纠错系统较佳实施方式的系统结构图。
图2为本实用新型时序纠错系统较佳实施方式的工作原理示意图。
图3为本实用新型时序纠错系统较佳实施方式理想串化时序时的波形示意图。
图4为本实用新型时序纠错系统较佳实施方式时钟提前的串化时序的波形示意图。
图5为本实用新型时序纠错系统较佳实施方式时钟滞后的串化时序的波形示意图。
具体实施方式
请参阅图1，本实用新型时序纠错系统较佳实施方式用于高速串行数据传输系统中一发送端，其包括一数据通路、一延迟可调的时钟通路、一用于将一并行数据转换为一串行数据的串化单元、一用于将串行数据转换为电流信号或电压信号的驱动单元及一计数与判决单元。一N位并行数据通过该数据通路输入该串化单元，一时钟信号通过该延迟可调的时钟通路输入该串化单元。该串化单元对该N位并行数据进行串化处理后输出一位串行数据至该驱动单元及该计数与判决单元。该计数与判决单元用于计算该串行数据上升沿或下降沿的数目，判断该串行数据上升沿或下降沿的数目是否与一预先设定的正确的数目相同，及发送一用于控制延迟时间的调节信号至该延迟可调的时钟通路，通过调节时钟信号的延迟时间来控制串化单元的串化时序。该驱动单元将串化后的串行数据通过发送端输出。
在进行正常数据传输之前，先发送一段预先设定的用于检测和调节串化单元的时序的并行数据训练码至该数据通路。该串化单元将该训练码转换为一串行数据，作为该驱动单元及该计数与判决单元的输入数据。由于该训练码与训练码的传输时间是预先设定的，因此在设定的传输时间内，训练码的上升沿或下降沿的数目是固定不变的。该计数与判决单元能够计算出在设定的时间里串行数据的上升沿或下降沿的数目，并通过发送一调节信号对延迟可调的时钟通路进行延迟扫描，即控制其延时由大到小或由小到大变化。当时钟信号相对于数据延时变小时，时钟信号的采样时间提前，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大；当时钟信号相对于数据延时变大时，时钟信号的采样时间滞后，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大。因为时钟信号的采样时间提前和滞后的机率相同，所以在延迟扫描时找出出现上述两种状态的时间后，通过计数与判决单元使得调节信号处于上述两种状态的中间态，此时的时序为最优的采样时序，串化数据的上升沿或下降沿的数目与预先设定的正确的数目相同。
请参阅图2，以二位数据串化为例，先发送一段二位并行数据的训练码，包括第一并行数据“***01010101***”及第二并行数据“***00000000***”。当时钟信号为高电平时，第一并行数据被选中，当时钟信号为低电平时，第二并行数据被选中。
请同时参阅图2及图3，当串化单元的时序正确时，该串化单元将二位并行数据转换为一位串行数据“******0010001000100010*******”。该串行数据的上升沿或下降沿的数目是固定的，也就是说，每100个数据位会出现25次上升沿或下降沿。
但是，由于受工艺、电源、温度等的变化影响，实际电路的时序可能出错。在时钟通路上的时间延迟可能延长或缩短，最终导致时序出现错误。在本实施方式中，当时间延迟延长时，即时钟滞后时，如图2与图5所示，输出的错误的串行数据为“******1010010100******”，其中会出现50个上升沿或下降沿；当时间延迟缩短时，即时钟提前时，如图2与图4所示，输出的错误的串行数据为“******1010010100******”，其中会出现50个上升沿或下降沿，上升沿或下降沿的数目均为正确数目的二倍。
该计数与判决单元发送一调节信号来控制延迟可调的时钟通路的延迟时间，即控制其延时由大到小或由小到大变化。当时钟信号相对于数据延时变小时，时钟信号的采样时间提前，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大；当时钟信号相对于数据延时变大时，时钟信号的采样时间滞后，时序出错，串化单元输出的串行数据的上升沿或下降沿的数目变大。因为时钟信号的采样时间提前和滞后的机率相同，所以在延迟扫描时找出出现上述两种状态的时间后，通过计数与判决单元使得调节信号处于上述两种状态的中间态，此时的时序为最优的采样时序，串化数据的上升沿或下降沿的数目与预先设定的正确的数目相同。
当通过该二位并行数据的训练码将串化单元的时序调整完毕后，则可以开始进行正常并行数据的串化与发送。
本实用新型时序纠错系统利用训练码的串化过程，检测串化时序，并进行时序调整，从而得到合理的串化时序，在时序调整完毕后，再进行正常数据的串化和发送，有效地解决了串化过程中的时序问题。
Claims (5)
1.一种时序纠错系统，用于高速串行数据传输系统中的发送端，其特征在于：所述时序纠错系统包括一接收一并行数据的数据通路、一接收一时钟信号的延迟可调的时钟通路、一与所述数据通路及所述延迟可调的时钟通路相连并将所述并行数据转换为一串行数据的串化单元、一用于将所述串行数据转换为一电流信号或一电压信号并输出的驱动单元及一计数与判决单元，所述计数与判决单元计算所述串行数据上升沿或下降沿的数目，并发送一用于调节所述时钟信号延迟时间的调节信号至所述延迟可调的时钟通路来控制所述串化单元的时序。
2.如权利要求1所述的时序纠错系统，其特征在于：所述串化单元采用半速时钟将所述并行数据转换为所述串行数据，即时钟周期为数据位宽的一半。
3.如权利要求1所述的时序纠错系统，其特征在于：所述调节信号通过控制所述时钟信号延迟时间使所述串行数据上升沿或下降沿的数目与一预先设定的正确数目相同，所述串化单元的时序达到最优值。
4.如权利要求1所述的时序纠错系统，其特征在于：所述并行数据通过所述数据通路传送至所述串化单元，所述时钟信号通过所述延迟可调的时钟通路传送至所述串化单元。
5.如权利要求4所述的时序纠错系统，其特征在于：所述串化单元将所述并行数据转换为所述串行数据后，将所述串行数据传送至所述驱动单元及所述计数与判决单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205376494U CN201887779U (zh) | 2010-09-21 | 2010-09-21 | 时序纠错系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205376494U CN201887779U (zh) | 2010-09-21 | 2010-09-21 | 时序纠错系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201887779U true CN201887779U (zh) | 2011-06-29 |
Family
ID=44185321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010205376494U Expired - Fee Related CN201887779U (zh) | 2010-09-21 | 2010-09-21 | 时序纠错系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201887779U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064927A (zh) * | 2010-09-21 | 2011-05-18 | 四川和芯微电子股份有限公司 | 时序纠错系统及方法 |
| CN108804369A (zh) * | 2018-07-17 | 2018-11-13 | 厦门优迅高速芯片有限公司 | 一种信号速率判别方法和电路 |
-
2010
- 2010-09-21 CN CN2010205376494U patent/CN201887779U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064927A (zh) * | 2010-09-21 | 2011-05-18 | 四川和芯微电子股份有限公司 | 时序纠错系统及方法 |
| CN108804369A (zh) * | 2018-07-17 | 2018-11-13 | 厦门优迅高速芯片有限公司 | 一种信号速率判别方法和电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102064927B (zh) | 时序纠错系统及方法 | |
| EP2976853B1 (en) | Multi-wire open-drain link with data symbol transition based clocking | |
| US8644085B2 (en) | Duty cycle distortion correction | |
| CN102497710A (zh) | Led移相调光电路及其方法 | |
| JP5901926B2 (ja) | Ｐｗｍ出力装置及びモータ駆動装置 | |
| CN103543766B (zh) | 一种温度控制系统 | |
| US20160372084A1 (en) | Driving circuit, driving method thereof and display device | |
| CN108227595B (zh) | 激光器脉冲同步控制方法及系统 | |
| CN201887779U (zh) | 时序纠错系统 | |
| WO2008105070A1 (ja) | 適応等化回路 | |
| WO2018076679A1 (zh) | 一种基于串行Flash控制器接收数据的方法及装置 | |
| CN102789442A (zh) | 校正移动产业处理器接口中信号偏移方法及相关传输系统 | |
| CN104596701A (zh) | 压力变送器的温压补偿标定方法及系统 | |
| CN203933571U (zh) | 一种占空比自动可调节的时钟倍频电路 | |
| CN104283550B (zh) | 一种延迟锁相环和占空比矫正电路 | |
| US20170373944A1 (en) | Channel training using a replica lane | |
| CN103929159A (zh) | 一种占空比自动可调节的时钟倍频电路 | |
| CN205407781U (zh) | 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路 | |
| CN203372776U (zh) | 一种饼干电烤炉链网自动纠偏装置 | |
| TWI650989B (zh) | 自適應延時器及資料與時脈回復電路 | |
| CN101521505A (zh) | 一种数字电路的接口时序检测调整装置及方法 | |
| CN203563034U (zh) | 可减小过冲和抖动的时钟占空比校正电路 | |
| CN105527918B (zh) | 一种通过i/o端口实现两plc之间单向单线通信的方法 | |
| CN104158514A (zh) | 一种占空比矫正电路及调整其最大工作频率的方法 | |
| CN105262464A (zh) | 减小芯片输入端口所需建立保持时间的电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Patentee after: IPGoal Microelectronics (Sichuan) Co., Ltd. Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Patentee before: IPGoal Microelectronics (Sichuan) Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110629 Termination date: 20130921 |