CN112118441B

CN112118441B - 一种位校正改进的串行cmos图像数据训练方法

Info

Publication number: CN112118441B
Application number: CN202011000049.9A
Authority: CN
Inventors: 余达; 刘金国; 姜肖楠; 樊延超; 刘鑫; 张宁; 付柯楠
Original assignee: Changchun Institute of Optics Fine Mechanics and Physics of CAS
Current assignee: Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date: 2020-09-22
Filing date: 2020-09-22
Publication date: 2021-06-15
Anticipated expiration: 2040-09-22
Also published as: CN112118441A

Abstract

一种位校正改进的串行CMOS图像数据训练方法，涉及CMOS图像数据训练方法，解决现有高速串行通道进行图像数据的传输中，数据稳定的标准设置不正确，可能出现误判，导致检测出的跳变沿位置错误，引起数据采样位置错误，最终导致训练失败等问题，本发明通过对位校正循环周期长度的限定，保证每次进行数据稳定性检测时iodelay的设置延迟已经发挥作用而且状态已经稳定，避免出现误判或者处于不稳定的过渡阶段。通过对iodelay的延迟次数限定，保证即使仅检测出一个跳变沿位置，也能形成另1个虚拟的跳变沿位置，设置出稳定可靠的采样点位置。本发明避免在检测到第一个跳变沿后检测不到第二个有效的虚拟跳变沿而出现位校正的采样位置不正确。

Description

一种位校正改进的串行CMOS图像数据训练方法

技术领域

本发明涉及一种CMOS图像数据的训练方法，具体涉及一种位校正改进的串行CMOS图像数据训练方法。

背景技术

现今高分辨率(不低于10k)高行频(不低于20kHz)的TDICMOS图像传感器，通常采用多路(不低于20通道)高速串行通道进行图像数据的传输，各数据传输通道之间在每次上电无确定的相位关系，而且随环境温度的变化可能出现串并转换过程中每次截取的串行数据相对位置不同，给数据的串并转换带来很大的困难。在位校正的过程中，若数据稳定的标准设置不正确，则可能出现误判，导致检测出的跳变沿位置错误，从而引起数据采样位置错误，最终导致训练失败。

发明内容

本发明为解决现有高速串行通道进行图像数据的传输中，数据稳定的标准设置不正确，可能出现误判，导致检测出的跳变沿位置错误，从而引起数据采样位置错误，最终导致训练失败等问题，提供一种位校正改进的串行CMOS图像数据训练方法。

一种位校正改进的串行CMOS图像数据训练方法，该方法由以下步骤实现：包括位校正、字校正和通道校正；通过对训练遥测结果的限定，在训练出现错误时，实现定位功能；

在所述位校正过程中：

设定t_{pulse_detect_delay}＞t_{signal_delay}+t_{iodelay_delay}

式中，t_{pulse_detect_delay}为从iodelay开始发出脉冲到进行稳定性检测的延迟时间t_{signal_delay}为信号链路的延迟时间，t_{iodelay_delay}为iodelay的接收控制信号延迟时间；

训练遥测结果的组合方式按顺序输出多组：

第一组输出的遥测结果为检测到首个跳变沿位置loc_eye_start，若未检测到首个跳变沿位置loc_eye_start，则输出默认值00；

第二组输出的遥测结果为位校正结束后的采样位置loc_eye_mid，所述采样位置loc_eye_mid根据位校正状态信号进行赋值；

具体为：在位校正阶段结束时，位校正状态信号为下列四种状态：

(1)未检测到跳变沿，则值按第一组输出的遥测结果不变；

(2)检测到一个跳变沿或(3)检测到首个跳变沿后检测到稳定采样位置；则采样位置loc_eye_mid的取值为：

(4)检测到首个跳变沿后，检测到稳定采样位置的个数达到预期的个数

则采样位置loc_eye_mid的取值为：

loc_eye_mid＝loc_eye_start+cnt_stable/2；

第三组输出的遥测结果为检测到的第二个跳变沿位置loc_eye_end，若没有检测到，则值不变，默认输出为00；

第四组输出的遥测结果为检测到的稳定采样眼长度cnt_stable；

第五组输出的遥测结果为：

bit_sample_cnt&subchannle_WORDerr_SUB_bitslip_cnt信号

其中，&为并置运算符号，bit_sample_cnt为位校正阶段结束时位校正状态信号，subchannle_WORDerr_SUB_bitslip_cnt为字校正阶段结束时字校正持续的次数；

第六组输出的遥测结果为：

data_unstable&iodealy_direction&trainerr_subchannle_CHAN_cn信号；

其中data_unstable为位校正阶段结束时数据不稳定标志信号的状态信号，aiodealy_direction为位校正过程中iodelay的tap变化方向信号，trainerr_subchannle_CHAN_cnt为通道校正阶段结束时通道校正持续的次数；

第七组输出的遥测结果为：

bitslip_swap_buf&trainerr_subchannle_CHAN_num&subchannle_train_ok&subchannle_train_nok&subchannle_wtrain_ok&subchannle_wtrain_nok信号；

所述bitslip_swap_buf为通道训练结束阶段是否对输入的图像数据进行1/p为的移位的信号，trainerr_subchannle_CHAN_num为是否进行二次通道训练的信号，subchannle_train_ok为通道训练成功标志信号，subchannle_train_nok为通道训练失败标志信号，subchannle_wtrain_ok为字校正训练成功标志信号，subchannle_wtrain_nok为字校正训练失败标志信号；

第八组输出的遥测结果为：

位校正的延迟次数subchannle_EYE_CHECK_cnt。

本发明的有益效果：

1、通过对位校正循环周期长度的限定，保证每次进行数据稳定性检测时iodelay的设置延迟已经发挥作用而且状态已经稳定，避免出现误判或者处于不稳定的过渡阶段。

2、通过对iodelay的延迟次数限定，保证即使仅检测出一个跳变沿位置，也能形成另1个虚拟的跳变沿位置，设置出稳定可靠的采样点位置。

3、通过对数据稳定和非稳定标准的设定，保证检测跳变沿位置的稳定可靠，避免在检测到第一个跳变沿后检测不到第二个有效的虚拟跳变沿而出现位校正的采样位置不正确。

4、通过对训练遥测结果的限定，在训练出现问题时可快速定位出现问题的环节，获取出错原因。

附图说明

图1为CMOS数据训练系统框图；

图2为数据校正流程图；

图3为通道校正过程的原理图；

图4为位校正的状态转移图。

具体实施方式

结合图1至图4说明本实施方式，一种位校正改进的串行CMOS图像数据训练方法，该方法基于CMOS数据训练系统实现，所述CMOS数据训练系统主要包含CMOS图像传感器和数据处理器两部分，数据处理器内部包含iodelay1、iserdes1、数据异步FIFO、控制异步FIFO、gearbox、ram based shifer和控制器组成。控制器作为CMOS数据训练系统的核心，控制各部分协调工作。CMOS图像传感器在控制器的控制下，输出串行图数据经iodelay1、iserdes1、数据异步FIFO、gearbox以及ram based shifer最终转换为位宽p的并行图像数据。

结合图2说明本实施方式，本实施方式的数据处理流程为：

位校正过程为：输入的串行图像数据首先经iodelay1进行相位可控的延迟；位校正由控制器产生的控制信号iodelay_reset_pulse和iodelay_ce_pulse进行控制，经控制异步FIFO转换为伴随时钟域信号iodelay_reset_pulse_io和iodelay_ce_pulse_io分别送入iodelay1的reset和ce脚进行控制；控制器产生的控制信号train为高电平，控制器产生的控制信号vtz为低电平。

字校正过程为：经过iserdes1进行1：p/2的串并转换的p/2位的并行数据，再经过异步数据异步FIFO将伴随时钟域的数据转换到全局时钟域，再经gearbox的1:2转换最终实现1：p的串并转换；字校正由控制器产生的控制信号bitslip和bitslip_pulse进行控制；bitslip信号直接送入gearbox；bitslip_pulse经控制异步FIFO转换为伴随时钟域信号bitslip_pulse_io，最终送入iserdes1的bitslip管脚。控制器产生的控制信号train为固定的高电平，vtz为低电平。

通道校正过程为：全局时钟域的p位并行数据经ram based shifer进行并行数据的可控数据位延迟；通道校正由控制器产生的控制信号chan_shift进行控制。控制器产生的控制信号train和vtz为周期信号，在每个周期内train的正脉冲宽度为

vtz在每个周期内的负脉冲宽度为

_{clk_io}为串行图像数据的DDR伴随时钟频率。

本实施方式所述的字校正和通道校正过程具体步骤为：

首先：iserdes输出的p/2位的并行数据data_in首先经过可控的1/2pixel_delay的延迟器，控制信号为bitslip_swap，当bitslip_swap为低电平时输出无延迟；当bitslip_swap为低电平时输出无延迟，输出并行数据data_t1相对输入并行数据data_in延迟1/2个像素时钟周期，也就是宽度为

其次，位宽为p/2位并行数据data_t1经过1:2的串并转换器转换为位宽为p的并行数据data_out_bbuf；位宽为p的并行数据data_out_bbuf经过复选器MUX实现p位并行数据data_out的选择输出，其选择过程受控制信号bitslip_turn控制。bitslip_turn的值从1～2循环，对应不同的取值，data_out选择data_out_bbuf不同的位组合输出。

当bitslip_turn为1时，选择data_out_bbuf的(p-1to 0)位输出；当bitslip_turn为2时，选择data_out_bbuf的((p/2-1to 0))位和(p-1to p/2)输出。

最后，在p次bitslip脉冲(bitslip_pulse))为一个循环周期；bitslip脉冲每经过p/2次，则bitslip_turn加1。

所述通道校正由控制器产生的控制信号chan_shift进行控制，每发出一个脉冲，并行数据的位置相对延迟一个像素时钟长度。bitslip_swap的控制信号并不是在字校正阶段产生，而是在首次通道训练失败的情况下进行取反，同时对字校正的正确和错误次数进行清零。

本实施方式中，数据校正流程主要包含train为固定高电平的位校正、train为固定电平的字校正、train为单脉冲宽度的通道校正和数据校正完成状态。train为固定高电平的位校正完成后直接进入train为固定电平的字校正。字校正成功后，直接从train为固定电平的字校正进入train为单脉冲宽度的通道校正。首次通道校正失败，从train为单脉冲宽度的通道校正进入train为固定电平的字校正，bitslip_swap取反，同时对字校正的正确和错误次数进行清零；第二次通道校正失败，则从train为单脉冲宽度的通道校正进入数据校正完成状态。

结合图4说明本实施方式，图4为位校正的状态转移示意图，在新的通道训练开始则进入“寻找第一个跳变沿”阶段，在检测到第一个跳变沿后进入“寻找第一个稳定采样眼起始位置”阶段，在经历第一个跳变沿后数据开始稳定，则进入“寻找第二个跳变沿”阶段；当检测到第二个跳变沿稳定tap不满足规定数量，则进入“寻找第一个稳定采样眼起始位置”阶段，否则进入“第二个跳变沿找到”阶段。

在“寻找第一个跳变沿”阶段，将当前iodelay的延迟次数subchannle_EYE_CHECK_cnt赋值为loc_eye_start；在“寻找第二个跳变沿”阶段，cnt_stable的次数开始加1；在“第二个跳变沿找到”阶段，同时检测到数据不稳定的状态时，

loc_eye_end＝loc_eye_start+cnt_stable；

loc_eye_mid＝loc_eye_start+cnt_stable/2；

式中，loc_eye_start为首次检测到的有效跳变沿位置，cnt_stable为稳定采样眼长度。

本实施方式所述的位校正过程中，从iodelay脉冲发出到开始进行稳定性检测的延迟时间t_{pulse_detect_delay}大于信号链路的延迟(从data_in到data_out的延迟)t_{signal_delay}+iodelay的控制信号延迟时间(控制器发出控制信号到iodelay开始起作用的延迟时间)t_{iodelay_delay}；

t_{pulse_detect_delay}＞t_{signal_delay}+t_{iodelay_delay}

位校正的最大延迟次数θ为iodelay的可调节tap数的2倍或更高。即：θ≥2tap。

本实施方式中，所述通道校正的调节量设置为大于4；

本实施方式中，训练遥测结果的组合方式按顺序输出八组：

第一组为loc_eye_start，也就是检测到的首个跳变沿位置，若没有检测到，则值为00；

第二组为loc_eye_mid，位校正结束后的采样位置；在位校正结束时，位校正状态信号可能处理下列四种状态之一：

(1)未检测到跳变沿，则设置为可调节tap数的一半，

(2)检测到一个跳变沿或(3)检测到首个跳变沿后检测到稳定采样位置；则取值为：

(4)检测到首个跳变沿后，检测到稳定采样位置的个数达到预期的个数，如四分之一总tap数。则

loc_eye_mid＝loc_eye_start+cnt_stable/2；

根据此四种状态进行loc_eye_mid的赋值。

第三组为loc_eye_end，检测到的第二个跳变沿位置，若没有检测到，则值为00；

第四组为稳定采样眼长度cnt_stable；

第五组为bit_sample_cnt&subchannle_WORDerr_SUB_bitslip_cnt，其中bit_sample_cnt表示位校正阶段结束时位校正处于的阶段；subchannle_WORDerr_SUB_bitslip_cnt表示字校正阶段结束时字校正持续的次数；

第六组为data_unstable&iodealy_direction&trainerr_subchannle_CHAN_cnt，其中data_unstable表示位校正阶段结束时数据不稳定标志信号的状态，iodealy_direction表示位校正过程中iodelay的tap变化方向，trainerr_subchannle_CHAN_cnt表示通道校正阶段结束时通道校正持续的次数；

第七组为

bitslip_swap_buf&trainerr_subchannle_CHAN_num&subchannle_train_ok&subchannle_train_nok&subchannle_wtrain_ok&subchannle_wtrain_nok，其中bitslip_swap_buf表示该通道训练结束阶段是否对输入的图像数据进行1/p为的移位，trainerr_subchannle_CHAN_num表示是否进行二次通道训练，subchannle_train_ok为通道训练成功标志信号，subchannle_train_nok为通道训练失败标志信号，subchannle_wtrain_ok为字校正训练成功标志信号，subchannle_wtrain_nok为字校正训练失败标志信号。

第八组为位校正的延迟次数subchannle_EYE_CHECK_cnt，表示位校正阶段结束时位校正持续的次数。

本实施方式中，数据稳定计数信号data_stable_cnt在稳定性判断阶段若不相等就清零，相等则进行累加；而在其它阶段状态保持不变。位校正过程中，数据稳定的标志是:当前数据和之前的数据不相等，则为低电平；而当稳定计数的次数达到

次，则设置为高电平；数据不稳定的标志是：当前数据和之前的数据不相等，则为高电平；而当稳定计数的次数达到

次，则设置为低电平。

本实施方式中，所述通道校正选取位置合理性的判断依据：trainerr_subchannle_CHAN_cnt大于2；

本实施方式中，所述位校正通过的标志信号为：(1)未检测到跳变沿，即loc_eye_start、loc_eye_end和cnt_stable取值均为0，位校正延迟次数subchannle_EYE_CHECK_cnt取值为位校正的最大延迟次数，data_unstable为低电平；(2)检测到两个跳变沿，稳定采样眼的长度大于，即loc_eye_start和loc_eye_end取值不等，cnt_stable的值大于

subchannle_EYE_CHECK_cnt取值小于设置的最大可调节tap数θ，data_unstable为高电平；

本实施方式中，所述字校正通过的标志信号为：subchannle_wtrain_ok为高电平(在字校正阶段检测到训练字)，subchannle_wtrain_nok为低电平(在字校正阶段一直没检测到训练字)。所述通道校正通过的标志为：subchannle_train_ok为高电平(在通道校正阶段检测到训练字)，subchannle_train_nok为低电平(在通道校正阶段一直没检测到训练字)。

本实施方式通过对位校正循环周期长度的限定，保证每次进行数据稳定性检测时iodelay的设置延迟已经发挥作用而且状态已经稳定；通过对iodelay的延迟次数限定，保证即使仅检测出一个跳变沿位置，也能形成另1个虚拟的跳变沿位置；通过对数据稳定和非稳定标准的设定，保证检测跳变沿位置的稳定可靠；通过对训练遥测信息的限定，在训练出现问题时可快速定位出现问题的环节，获取出错原因。

本实施方式中，数据处理器采用virtex 6器件及其内部资源；CMOS图像传感器采用长光辰芯公司的定制产品。

Claims

1.一种位校正改进的串行CMOS图像数据训练方法，包括位校正、字校正和通道校正；其特征是：通过对训练遥测结果的限定，在训练出现错误时，实现定位功能；

在所述位校正过程中，对位校正循环周期长度进行限定；

设定t_{pulse_detect_delay}＞t_{signal_delay}+t_{iodelay_delay}

式中，t_{pulse_detect_delay}为从iodelay开始发出脉冲到进行稳定性检测的延迟时间，t_{signal_delay}为信号链路的延迟时间，t_{iodelay_delay}为iodelay的接收控制信号延迟时间；

训练遥测结果的组合方式按顺序输出多组：

(1)未检测到跳变沿，则设置为可调节tap数的一半，

tap为iodelay的延迟数；

则采样位置loc_eye_mid的取值为：

loc_eye_mid＝loc_eye_start+cnt_stable/2；

第四组输出的遥测结果为检测到的稳定采样眼长度cnt_stable；

第五组输出的遥测结果为：

bit_sample_cnt&subchannle_WORDerr_SUB_bitslip_cnt信号

第六组输出的遥测结果为：

data_unstable&iodealy_direction&trainerr_subchannle_CHAN_cnt信号；

其中data_unstable为位校正阶段结束时数据不稳定标志信号的状态信号，iodealy_direction为位校正过程中iodelay的tap变化方向信号，trainerr_subchannle_CHAN_cnt为通道校正阶段结束时通道校正持续的次数；

第七组输出的遥测结果为：

所述bitslip_swap_buf为通道训练结束阶段是否对输入的图像数据进行1/p位的移位的信号，trainerr_subchannle_CHAN_num为是否进行二次通道训练的信号，subchannle_train_ok为通道训练成功标志信号，subchannle_train_nok为通道训练失败标志信号，subchannle_wtrain_ok为字校正训练成功标志信号，subchannle_wtrain_nok为字校正训练失败标志信号；

第八组输出的遥测结果为：

位校正的延迟次数subchannle_EYE_CHECK_cnt。

2.根据权利要求1所述的一种位校正改进的串行CMOS图像数据训练方法，其特征在于：设定θ≥2tap，θ为位校正的最大延迟次数。

3.根据权利要求1所述的一种位校正改进的串行CMOS图像数据训练方法，其特征在于：所述通道校正的调节量大于4。

4.根据权利要求1所述的一种位校正改进的串行CMOS图像数据训练方法，其特征在于：

数据稳定计数信号data_stable_cnt在稳定性判断阶段若不相等就清零，相等则进行累加；在其它阶段状态保持不变；

位校正过程中，数据稳定的标志信号为:当前数据与之前的数据不相等，则为低电平；当稳定计数的次数达到

次，则设置为高电平；

数据不稳定的标志信号为：当前数据与之前的数据不相等，则为高电平；当稳定计数的次数达到

次，则设置为低电平。

5.根据权利要求1所述的一种位校正改进的串行CMOS图像数据训练方法，其特征在于：

通道校正选取位置合理性的判断依据：通道校正阶段结束时通道校正持续的次数trainerr_subchannle_CHAN_cnt大于2。

6.根据权利要求1所述的一种位校正改进的串行CMOS图像数据训练方法，其特征在于：

设定位校正通过的标志为：

(1)未检测到跳变沿，即首个跳变沿位置loc_eye_start、第二个跳变沿位置loc_eye_end和稳定采样眼长度cnt_stable取值均为0，位校正延迟次数subchannle_EYE_CHECK_cnt取值设置为位校正的最大延迟次数θ，位校正阶段结束时数据不稳定标志信号的状态data_unstable为低电平；

(2)检测到两个跳变沿，稳定采样眼的长度cnt_stable大于

位校正延迟次数subchannle_EYE_CHECK_cnt取值小于设置的位校正的最大延迟次数θ，位校正阶段结束时数据不稳定标志信号的状态data_unstable为高电平；

7.根据权利要求1所述的一种位校正改进的串行CMOS图像数据训练方法，其特征在于：

字校正通过的标志信号为：字校正训练成功标志信号subchannle_wtrain_ok为高电平，字校正训练失败标志信号subchannle_wtrain_nok为低电平。

8.根据权利要求1所述的一种位校正改进的串行CMOS图像数据训练方法，其特征在于：

通道校正通过的标志信号为：通道训练成功标志信号subchannle_train_ok为高电平，通道训练失败标志信号subchannle_train_nok为低电平。