CN1983821A - 具有自我校正功能的三角积分调制器 - Google Patents

具有自我校正功能的三角积分调制器 Download PDF

Info

Publication number
CN1983821A
CN1983821A CNA2006101543034A CN200610154303A CN1983821A CN 1983821 A CN1983821 A CN 1983821A CN A2006101543034 A CNA2006101543034 A CN A2006101543034A CN 200610154303 A CN200610154303 A CN 200610154303A CN 1983821 A CN1983821 A CN 1983821A
Authority
CN
China
Prior art keywords
filter
integrator
time constant
modulator
triangular integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101543034A
Other languages
English (en)
Other versions
CN100508401C (zh
Inventor
谢鸿元
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN1983821A publication Critical patent/CN1983821A/zh
Application granted granted Critical
Publication of CN100508401C publication Critical patent/CN100508401C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明是揭露一种具有自我校正功能的三角积分调制器，其通过输入校正序列至调制器以及检查该校正序列与调制器的输出序列之间的相关值(correlation)，以判断内部积分器的时间常数是否过大或过小，并藉此调整调制器内部的积分器的时间常数。在实施例中，是使用以LMS算法为基础的自适应滤波器来匹配调制器的噪声转换函数，以取得此相关联值。

Description

具有自我校正功能的三角积分调制器
技术领域
本发明是有关于一种数据转换电路，特别是有关于一种具有自我校正功能的三角积分调制器。
背景技术
三角积分调制器已广泛应用超取样(over-sampling)模拟数字转换器(ADC)，在使用粗糙的量化技术下，亦可达到高分辨率的模拟转数字数据转换。目前，大多数的三角积分调制器使用回路滤波器(loopfilter)有离散时间型回路滤波器以及连续时间型回路滤波器。请参阅图1，其绘示传统三角积分调制器的方块图。图中，三角积分调制器200使用连续时间型回路滤波器。例如，连续时间(或模拟)输入信号x(t)通过连续时间型回路滤波器230输入量化器240，而转换成离散时间型输出序列y[n]。此输出序列y[n]通过数字模拟转换器(DAC)260反馈至连续时间型回路滤波器230作为第二输入信号。而量化器240以时钟所控制的速率来将输入连续时间信号转换成离散时间取样值。连续时间型回路滤波器230通常由一或多个连续时间型积分器所组成，此积分器被设计成接近理想响应1/sT，其中T对应上述时钟的周期。此连续时间型回路滤波器亦包含一或多个信号路线(routing)及加法。例如，三阶连续时间型回路滤波器230使用三个连续时间型积分器及三个加法运算，如图2所示。
调制器的输入序列y[n]是由连续时间输入信号x(t)、量化器240所造成的量化误差及连续时间型回路滤波器230的响应所决定。虽然并没有明确的取样电路存在于调制器200将连续时间输入信号x(t)转换成离散时间取样值x[n]，但量化器240是与此时钟同步对x(t)进行明确的取样操作。量化器240产生与此时钟一致的离散时间输出序列，其亦为调制器200的输出序列y[n]。
请参阅图3A，其绘示连续时间型三角积分调制器200的行为模型(behavioral model)。例如，取样器205将连续时间输入信号x(t)转换成离散时间取样值x[n]。量化器240的行为是被模型化为在系统中加入量化误差序列q[n]。离散时间取样值x[n]经过离散时间型滤波器G(z)241滤波后，量化误差序列q[n]通过加法器249加入离散时间型滤波器241的输出信号，以产生输出序列y[n]。在输出序列经过离散时间型滤波器L(z)243滤波后，是反馈并通过加法器247与离散时间型滤波器241的输出信号相减。对应于图2的调制器的离散时间型滤波器G(z)241与L(z)243的响应如下列方程式所示：
G(z)＝(1+z-1)/2/(1-z-1)3；及
L(z)＝g1/(z-1)+g2/2·(z+1)/(z-1)2+g3/6·(z2+4z+1)/(z-1)3。
图3B是绘示图3A所示的行为模型的简化版本。图中，使用信号转换函数STF(z)24 5对离散时间取样值序列x[n]进行滤波，及使用噪声转换函数NTF(z)255对量化器误差序列q[n]进行滤波。STF(z)245的输出信号及NTF(z)255的输出信号于加法器265相加，以产生调制器输出序列y[n]。STF(z)245与NTF(z)255是由回路滤波器230所决定。STF(z)245与NTF(z)255的响应与G(z)241及L(z)243的响应相关，其关系如下列方程式所示：
STF(z)＝G(z)/(1+L(z))；及
NTF(z)＝1/(1+L(z))。
可通过选择连续时间型回路滤波器230的内部参数233、235、237(如图2的回路滤波器230的参数g1，g2，及g3)来达到目标噪声转换函数(targetnoise transfer function)。通常，噪声转换函数被期待可抑制在特定频带的量化噪声，以增加频带内的信号与量化噪声比(signal-to-quantization-noise ratio)。例如，选择g1为11/6，g2为2及g3为1，将产生三阶噪声转换函数(1-z-1)3。
当于集成电路中实现调制器时，回路滤波器230的内部参数(如图2所示的回路滤波器230的参数g1，g2及g3)通常由电阻们或电容们的比例来决定。现代集成电路通常可提供相同种类的电路元件间的优异匹配。虽然，每一个单独的电阻或电容可能差到30％，但在集成电路中的两个相同种类的电阻或电容之间的比例通常可非常精准(0.1％之内)。因此，在集成电路中，参数g1，g2及g3通常可以被控制得非常好。最大的问题通常出现于积分器的不精确性。
连续时间型积分器通常以OTA-C积分器(如图4A所示)或R-C积分器(如图4B所示)的方式实现。在OTA-C积分器中，运算转导放大器(operationaltransconductance amplifier，OTA)290将输入电压信号转换成输出电流信号。输出电流通过电容进行积分并转换成输出电压。OTA-C积分器的电压转换函数为Gm/sC，若适当挑选转导值(transconductance)Gm及电容值C致使时间常数T等于C/Gm(即，时间常数C/Gm等于前述时钟的周期)，则电压转换函数可匹配欲得的响应1/sT。 在R-C积分器中，因为运算放大器295的高增益，输入电压及输出电压间的转换函数为1/RG,若适当选择电阻值R及电容值C致使时间常数T为RC(即，时间常数RC等于前述时钟的周期)，则转换函数可匹配欲得的响应1/sT。然而，在典型互补金属氧化物半导体(CMOS)集成电路中，互导值、电阻值及电容值的不确定性使得积分器的C/Gm或RC的值与原先设计的数值相差30％以上，而造成调制器的效能衰减，更有可能导致系统不稳定而失败。此外，C/Gm与RC的值是与温度相关的，即使C/Gm或RC的值在系统启动时已经过校正，仍会因为温度变化而脱离初始值。
发明内容
有鉴于此，本发明提供一种调制器，其于启动时、间歇性地、对应指令信号、周期性地或连续性地校正一个或多个内部积分器的时间常数，以解决上述问题。
在一实施例中，调制器电路(或数据转换电路)包含三角积分调制器(delta-sigma modulator)，其包括具有至少一内部积分器的回路滤波器。此三角积分调制器用以接收连续时间输入信号及校正信号。估算电路根据此校正信号及此三角积分调制器的输出离散时间序列，产生代表时间常数误差的误差信号。控制电路根据此误差信号调整此积分器的时间常数。例如，此控制器电路输出一个或多个控制信号以选择性连接阵列中的电路元件(如电阻或电容)以调整内部积分器的时间常数。
在一实施例中，校正序列产生器提供此校正信号(例如依伪随机噪声序列或周期性序列)。此校正信号可于内部量化器之前或之后输入，此内部量化器是耦合此连续时间型回路滤波器及此三角积分调制器的输出端。在一实施例中，校正信号的产生是独立(independent)且不相关联(uncorrelated)于此连续时间输入信号，此校正信号是在三角积分调制器正常运作时用于校正。
在一实施例中，估算器电路包含自适应滤波器，其检查校正信号与离散时间输出序列之间的相关联性(correlation)，以估算此三角积分调制器的噪声转换函数。例如，使用以LMS算法或其它算法为基础的自适应有限脉冲响应(FIR)滤波器或自适应无限脉冲响应(IIR)来计算离散时间输出序列及此校正信号的相关联性。在一实施例中，此估算器电路还包含逻辑电路以检查一个或多个自适应滤波器收敛的参数以产生此误差信号。例如，多个滤波器参数系分别与多个阈值相比较，以判断内部积分器的时间常数过大或过小。
在另一实施例中，三角积分调制器包含具有多个积分器的连续时间型回路滤波器，且在稳定校正过程中一个或多个积分器是被略过(bypass)。例如，在初次校正的信号处理过程中，此三角积分调制器被降级为具有一个积分器的一阶调制器。在初次校正过程中某些积分器的时间常数被调整。初次校正后，被略过的积分器恢复原先的电路连接以进行调制器正常运作及接下来的校正。
本发明提供了一种数据转换电路，包含：三角积分调制器，包含回路滤波器，该回路滤波器包含至少一积分器，该三角积分调制器用以接收校正信号及连续时间输入信号，以及用以产生离散时间输出序列；估算电路，耦接该三角积分调制器，用以根据该校正信号及该离散时间输出序列以产生误差信号；以及控制电路，耦接该估算电路，用以根据该误差信号以调整该至少一积分器的时间常数。
本发明还提供了一种三角积分调制器的校正方法，该三角积分调制器接收连续时间输入信号并产生离散时间输出序列，该三角积分调制器包含至少一积分器，该校正方法包含：输入校正信号于该三角积分调制器；根据该校正信号及该离散时间输出序列，产生误差信号；以及根据该误差信号以调整该三角积分调制器的该至少一积分器的时间常数。
本发明还提供了一种三角积分调制器，具有输入端及输出端，包含：回路滤波器，耦接该输入端，该回路滤波器包括多个积分器以及一选择电路，其中，该选择电路用以略过该多个积分器的至少一个；量化器，耦接该回路滤波器与该输出端，用来量化该回路滤波器的输出；以及数字模拟转换器，耦接该量化器与该回路滤波器。
本发明还提供了一种回路滤波器，包含：多个积分器，该多个积分器以串联的形式相耦接，每一个积分器具有时间常数；以及多个加法器，是分别位于该多个积分器之间；选择电路，耦接该多个积分器的至少一个；其中，于校正过程中，该选择电路略过该多个积分器的至少一个以校正其余的该积分器的该时间常数；其中，于正常模式中，该回路滤波器使用该多个积分器进行回路滤波。
兹为使贵审查委员对本发明的技术特征及所达成的功效有更进一步的了解与认识，谨佐以较佳的实施例及配合详细的说明如后。
附图说明
图1是绘示已知三角积分调制器的方块图；
图2是绘示已知三阶连续时间型回路滤波器的示意图；
图3A是绘示已知连续时间型三角积分调制器的一行为模型；
图3B是绘示已知连续时间型三角积分调制器的另一行为模型；
图4A是绘示已知连续时间型积分器的一架构方块图；
图4B是绘示已知连续时间型积分器的另一架构方块图；
图5是绘示本发明的具有自我校正功能的调制器的实施例的方块图；
图6是绘示本发明的具有自我校正功能的三角积分调制器的实施例的方块图；
图7是绘示本发明的具有自我校正功能的调制器的行为模型的示意图；
图8是绘示本发明的时间常数估算器的实施例；
图9是绘示本发明的自适应滤波器的实施例；
图10是绘示本发明的时间常数估算器的另一实施例；
图11是绘示本发明的自适应滤波器的另一实施例；
图12A及图12B是绘示本发明的具有可调式时间参数的积分器的实施例；以及
图13是绘示本发明的三角积分调制器的一实施例。
[主要元件标号说明]
200、200A、200B：三角积分调制器；
205：取样器；
230、230A、230B：回路滤波器；
232，234：开关；
233、235、237：回路滤波器的参数；
240：量化器；
241、243：离散时间型滤波器；
245：信号转换函数；
247、249、265、440、530、550、560：加法器；
255：噪声转换函数；
260：DAC；
290：运算转导放大器(OTA)；
295：运算放大器；
300：校正信号产生器；
333、335：积分器；
500、500A：时间常数估算器；
510：无限脉冲响应(IIR)滤波器；
520：自适应FIR滤波器；
540：FIR滤波器；
550：自适应IIR滤波器；
600：时间常数控制器。
具体实施方式
以下将参照相关图式，说明依本发明的一实施例的校正三角调制积分器的装置及其方法。
于上述内容可得知，积分器为三角积分调制器(DSM)的基本组成方块，连续时间型积分器可以OTA-C电路或R-C电路来实现，两者皆以时间常数为其特征。在OTA-C电路中，时间常数为C/Gm，而在R-C电路中，时间常数为RC，时间常数的不精确性为造成调制器的噪声重整(noise sharping)脱离原先设计目标的原因之一。虽然在集成电路中，一个积分器的时间常数会脱离正常值，但两个积分器的时间常数之间的匹配往往十分优异。例如，若积分器的时间常数超过正常设计值达30％，则其它相同设计的积分器的时间常数亦超过正常设计值达30％。因为所有积分器的时间常数在误差率上匹配良好，因此调制器的响应(response)可表示为在时间常数上误差率的函数。调制器特征化之后便可萃取出在时间常数上的误差率。
请参阅图5，其绘示本发明的三角积分调制器的校正方法的流程图。图中，数据转换电路的实施例包含三角积分调制器(DSM)200A、校正信号产生器300、时间常数估算器500及时间常数控制器600。DSM 200A将模拟信号x(t)转换成输出序列y[n]。DSM200A的内部积分器的时间常数可根据该时间常数控制器600所产生的一或多个控制信号来调整。校正信号产生器300产生用以自我校正(self-calibration)的校正序列c[n]，其可为伪随机(pseudo-random)序列或周期性序列。校正序列c[n]可于内部量化器的前端或后端输入于DSM 200A。DSM 200A依据校正序列c[n]及输入信号x(t)以产生输出序列y[n]。时间常数估算器500检查校正序列c[n]与DSM 200A的输出序列y[n]之间的相关联性(correlation)，以判断内部积分器们的时间常数是否过大或过小。此判断结果(例如：误差信号)提供予控制器600，而控制器600送出控制信号以调整DSM200A的积分器的时间常数。时间常数可于系统启动时、间歇性、对应指令信号、周期性地或连续性地被校准。例如，当DSM 200A处理输入信号时，校正序列是与此输入信号是不相关(uncorrelated)，使得校正容易。
请参阅图6。其绘示本发明的DSM 200A的较佳实施例。图中，DSM 200A包含位于回路滤波器230A的至少一内部积分器，此内部积分器具有响应k/sT，其中k为增益参数，是描述内部积分器的时间常数的不精确性的特征。图6所示的回路滤波器230A与图2所示的回路滤波器230实质上相似，除了与内部积分器相关的增益参数k。例如，若k为1.3，则时间常数是大于正常值达30％。回路滤波器230A的内部积分器的时间常数可通过时间常数控制器600所送出的时间常数控制信号来调整。在此例中，校正信号c[n]于量化器240之后通过加法器440输入至该DSM 200A，加法器440是结合量化器240的输出信号及校正信号。
请参阅图7，其绘示DSM 200A的行为模型。图中，校正信号c[n]通过加法器440被加至处理回路中。使用此模型，输出序列y[n]与q[n]、c[n]及x[n]的对应关系如下程序所示：
Y(z)＝[Q(z)+C(z)]·NTF(z)+X(z)·STF(z)。
Y(z)、Q(z)、C(z)及X(z)分别为y[n]、q[n]、c[n]及x[n]的Z转换。信号转换函数STF(z)及噪声转换函数NTF(z)具有下列关系：
STF(z)＝G(z)/[1+L(z)]；及
NTF(z)＝1/[1+L(z)]。
滤波器L(z)的响应由回路滤波器230A所决定。图6所示的调制器具有下列的响应：
L(z)＝g1·k(z-1)+g2/2·k2·(z+1)/(z-1)2+g3/6·k3·(z2+4z+1)/(z-1)3.
而NTF(z)如下列所示：
NTF(z)＝[1-z-1]3/[1+(g1·k+g2/2·k2+g3/6·k3-3)·z-1+(-2.g1·k+2·g3/3·k3+3)·z-2+(g1·k-g2/2·k2+g3/6·k3-1)·z-3]
在DSM 200A的行为模型的四个离散时间序列(即，y[n]、q[n]、c[n]及x[n])中，y[n]及c[n]为已知。在一实施例中，校正序列c[n]的产生是独立于输入信号，且与q[n]及x[n]是不相关联。y[n]及c[n]之间的相关联性是由噪声转换函数来决定，且通过相关联性可获取出该增益参数k及时间参数的不精确性。
请参阅图8，其绘示本发明的一实施例。图中，使用自适应有限脉冲响应(FIR)滤波器来估算DSM 200A的噪声转换函数。DSM 200A的行为模型是根据y[n]、q[n]、c[n]及x[n]之间的关系。校正序列c[n]及输出序列y[n]是传送至时间常数估算器500。在一实施例中，时间常数估算器500包含无限脉冲响应(IIR)滤波器INT(z)510、自适应FIR滤波器520及加法器530。在一实施例中，INT(z)510的响应为1/[1-z-1]3，其为三阶积分器，用以消除噪声转换函数NTF(z)的零点。自适应FIR滤波器520被连续地进行适应运作(continuously adapted)以最小化其输出序列w[n]及校正序列c[n]之间的差异。经过适当的适应运作后，自适应FIR滤波器520串联已固定的IIR滤波器510以形成下列响应：
[1+c1·z-1+c2·z-2+c3·z-3]/[1-z-1]3，其中
c1＝g1·k+g2/2·k2+g3/6·k3-3；
c2＝-2·g1·k+2·g3/3·k3+3；及
c3＝g1·k-g2/2·k2+g3/6·k3-1。
换句话说，已固定的IIR滤波器INT(z)(或是积分器)510串联此自适应FIR滤波器520以产生响应，其为NTF(z)的倒数。在此方法中，积分器510及自适应FIR滤波器520将不做DSM 200A已经对校正序列c[n]作过的事。使用加法器以计算自适应FIR滤波器520的输出序列w[n]及校正序列c[n]之间的差异，以产生剩余序列r[n]用以驱使FIR滤波器520进行适应运作，以最小化该剩余序列r[n]。
请参阅图9，其绘示自适应FIR滤波器520的一实施例。自适应FIR滤波器520包含对应于适应步骤大小(adaptation step size)的增益参数μ。在一实施例中，适应步骤大小必须足够小使得自适应FIR滤波器520得以收敛。在一实施例中，自适应FIR滤波器520使用最小均方(LMS)算法来最小化剩余序列r[n]。当然，其它算法亦可使用，并不以此为限。
若DSM 200A的内部积分器的时间常数接近或等于设计值(designvalue)(例如k为1)，则此自适应FIR滤波器520的滤波器参数具有下列关系：
c1＝g1+g2/2+g3/6-3.
若DSM 200A的内部积分器的时间常数大于设计值(例如k大于1)，则此自适应FIR滤波器520的滤波器参数具有下列关系：
c1＞g1+g2/2+g3/6-3.
若DSM 200A的内部积分器的时间常数小于设计值(例如k小于1)，则此自适应FIR滤波器520的滤波器参数具有下列关系：
c1＜g1+g2/2+g3/6-3.
在一实施例中，时间常数逻辑电路比对滤波器参数c1及自适应FIR滤波器520收敛的理想(或门坎)值g1+g2/2+g3/6-3，以判断内部积分器的时间常数是否过大或过小。消息(例如：时间常数误差信号)是传送至时间常数控制器600以调整内部积分器(们)的时间常数。
为了稳健地检测时间常数的误差，可检查多个自适应FIR滤波器520的系数。例如，可检查第二滤波器系数c2。若时间常数接近或等于设计值(例如k为1)，则第二滤波器系数c2在自适应FIR滤波器520收敛之下具有下列关系：
c2＝-2·g1+2·g3/3+3.
若时间常数脱离设计值，则系数c2亦会脱离理想值(或阈值)-2·g1+2·g3/3+3，则系数c2及其对应脱离时间常数的方向与g1及g3的值有关。例如，若g1为2及g3为0.5，且时间常数稍大于设计值(例如k大于1)，则系数c2具有下列关系：
c2＜-2·g1+2·g3/3+3。
同样地，若g1为2及g3为0.5，且时间常数稍小于设计值(例如k大于1)，则系数c2具有下列关系：
c2＞-2·g1+2·g3/3+3。
在一实施例中，时间常数逻辑电路使用表1所示的真值表来检查c1及c2，以判断内部积分器的时间常数是否过大或过小。一旦调制器的系数(例如：g1，g2，等等)已决定，则相似的真值表可建立以检查一个或多个滤波器系数。时间常数逻辑电路产生时间常数误差信号，以自适应收敛滤波器系数(例如c1，c2，等等)来调整时间常数。
表1
 状况 c2＞-2·g1+2·g3/3+3   c2＜-2·g1+2·g3/3+3
 c1＞g1+g2/2+g3/6-3 不确定   时间常数过大
 c1＜g1+g2/2+g3/6-3 时间常数过小   不确定
请参阅图10，其绘示本发明的时间常数估算器500另一实施例，其使用自适应IIR滤波器以估算DSM 200A的噪声转换函数。例如，FIR滤波器DIF(z)540是串联自适应IIR滤波器550，用以对校正序列c[n]进行滤波并产生序列p[n]。在一实施例中，FIR滤波器DIF(z)540具有响应[1-z-1]3，以匹配NTF(z)的零点。自适应IIR滤波器550是进行适应运算以最小化p[n]及y[n]之间的差异r[n]。差异r[n]是由加法器560所产生。
请参阅图11，其绘示自适应IIR滤波器550的一实施例。图中，自适应IIR滤波器550包含对应适应步骤大小的增益参数μ。在一实施例中，适应步骤大小必须足够小使得自适应IIR滤波器可收敛。在一实施例中，自适应IIR滤波器550使用最小均方算法来最小化剩余序列r[n]。当然，亦可使用其它自适应算法来达到上述效果。在收敛的情况下，自适应IIR滤波器550串联已固定的FIR滤波器540，以产生匹配该调制器200A的噪声转换函数的响应。经过适当的适应运算后，FIR滤波器DIF(z)540串联自适应IIR滤波器550具有下列响应：
[1-z-1]3/[1+c1·z-1+c2·z-2+c3·z-3]，其中
c1＝g1·k+g2/2·k2+g3/6·k3-3；
c2＝-2·g1·k+2·g3/3·K3+3；及
c3＝g1·k-g2/2·k2+g3/6·k3-1。
若在DSM 200A内部积分器的时间常数接近或等于设计值(或阈值)(例如k等于1)，则此自适应IIR滤波器550的第一滤波器系数具有下列值：
c1＝g1+g2/2+g3/6-3
若DSM 200A的内部积分器的时间常数大于设计值(例如k大于1)，则此自适应IIR滤波器550的第一滤波器系数具有下列值：
c1＞g1+g2/2+g3/6-3
若DSM 200A的内部积分器的时间常数小于设计值(例如k小于1)，则此自适应IIR滤波器550的第一滤波器系数具有下列值：
c1＜g1+g2/2+g3/6-3
在一实施例中，时间常数逻辑电路比对自适应IIR滤波器550的第一滤波器系数及滤波器收敛下的理想值(或阈值)(例如：g1+g2/2+g3/6-3)，以判断时间常数是否过大或过小。此消息是传送至时间常数控制器600以调整DSM200A的内部积分器的时间常数
使用同样的方法，亦可检查自适应IIR滤波器550的一个以上的滤波器系数以增强时间常数误差检测的稳健性，例如，检查自适应IIR滤波器550的第二滤波器系数c2。若内部积分器的时间常数接近或等于设计值(例如k等于1)，则在收敛的情况下，自适应IIR滤波器550的第二滤波器系数c2具有下列值：
c2＝-2·g1+2·g3/3+3。
若时间常数脱离设计值，第二滤波器系数c2亦脱离理想值2·g1+2·g3/3+3，其脱离方向(例如变高或变低)与g1及g3有关。例如，若g1等于2、g3等于0.5，且时间常数稍大于设计值(例如k大于1)，则第二滤波器系数c2具有下列数值：
c2＜-2·g1+2·g3/3+3。
同样地，若g1等于2、g3等于0.5，且时间常数稍小于设计值(例如k小于1)，则第二滤波器系数c2具有下列数值：
c2＞-2·g1+2·g3/3+3。
在此实施例中，时间常数逻辑电路使用如表2所示的真值表来检查c1及c2的值，以判断时间常数是否过大或过小。一旦调制器的系数(例如g1或g2)已决定，则相似的真值表可被建立以检查一个或多个滤波器系数。时间常数逻辑电路产生时间常数误差信号，以自适应收敛的滤波器系数(例如c1，c2，等等)来调整时间常数。
表2
 状况     C2＞-2·g1+2·g3/3+3   c2＜-2·g1+2·g3/3+3
 c1＞g1+g2/2+g3/6-3     不确定   时间常数过大
 c1＜g1+g2/2+g3/6-3     时间常数过小   不确定
在图8及图10所示的架构中，DSM 200A的内部积分器是假设为零漏损(zero leakage)。实际上，内部积分器具有些许漏损而其响应变成k/(sT+β)，其中β为常数，是描绘积分器漏损特征。为了使此架构更稳健，考虑到积分器的漏损，则将图8的无限脉冲响应(IIR)滤波器510修改为具有响应1/[1-γ·z-1]3或将图10的FIR滤波器540修改成具有响应[1-γ·z-1]3，其中γ＝exp(-β)为离散时间型积分器的漏损参数。
在一实施例中，时间常数估算器输出时间常数误差信号(用以表示时间常数是否过大或过小)至时间常数控制器600，时间常数控制器600提供一或多个控制信号以调整DSM 200A的积分器的时间常数。有多种方法可调整积分器的时间常数。如图12A所示，电容阵列用以调整OTA-C积分器的输出电容值，因此，调整了OTA-C积分器的时间常数。例如，时间常数控制器600提供控制信号S1、S2及S3以控制积分器选择性分别包含或排除C1、C2及C3。相似的配置可用于R-C积分器。图12B是绘示R-C积分器，其包括了电阻阵列及电容阵列的至少一个，以调整积分器的时间常数。
在具有多个处理回路的内部积分器的调制器，若内部积分器的时间常数脱离正常值过多时，此调制器可能会不稳定。若调制器不稳定则时间常数校正便会失败。因此，一种限制时间常数的范围(例如在目标值的30％)的校正方法是令人期待的。在一实施例中，初始校正过程期间减少在处理回路中的内部积分器数目。例如，初始校正过程仅校正较少的内部积分器，或是将至少一个内部积分器略过。
请参阅图13，其绘示三阶调制器200B，其在初始校正过程中降级为一阶调制器。图中，三阶调制器200B包含选择电路(其一实施例可为两个开关232，234)，其可选择性略过积分器333及335使得调制器暂时变成一阶调制器。即使保留的积分器的时间常数具有高不确定性(例如：在时间常数与正常值的差有50％)，此一阶调制器仍保持稳定。当一阶调制器的时间常数经过校正具有可靠的精确度后(例如：例如：在时间常数与正常值的差小于30％)，则开关232及234配置至正常位置以恢复此调制器为三阶调制器，以便进行正常操作或进一步的校正。在此方法中，调制器可修正内部调制器的时间参数的极大初始不精确性。在此实施例中，被略过的积分器的时间常数亦以相似的方法来校正。
以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所附的权利要求范围中。

Claims (17)

1.一种数据转换电路，包含：
三角积分调制器，包含回路滤波器，该回路滤波器包含至少一积分器，该三角积分调制器用以接收校正信号及连续时间输入信号，以及用以产生离散时间输出序列；
估算电路，耦接该三角积分调制器，用以根据该校正信号及该离散时间输出序列以产生误差信号；以及
控制电路，耦接该估算电路，用以根据该误差信号以调整该至少一积分器的时间常数。
2.根据权利要求1所述的数据转换电路，其中该估算电路包含自适应滤波器，用以计算该离散时间输出序列及该校正信号的相关联性。
3.根据权利要求2所述的数据转换电路，其中该自适应滤波器是以最小均方算法为基础。
4.根据权利要求2所述的数据转换电路，其中该自适应滤波器包含：
有限脉冲响应滤波器；以及
无限脉冲响应滤波器，与该有限脉冲响应滤波器串联。
5.根据权利要求2所述的数据转换电路，其中该估算电路还包含逻辑电路，其比对该自适应滤波器的至少一滤波器系数及一相对应阈值，以产生该误差信号。
6.根据权利要求1所述的数据转换电路，其中该控制电路输出至少一控制信号以选择性地连接多个电路元件的至少一个至该积分器。
7.根据权利要求1所述的数据转换电路，其中该校正信号为伪随机序列或是周期性序列。
8.根据权利要求1所述的数据转换电路，其中，于该校正信号及该连续时间输入信号是不相关，且于该三角积分调制器处理该连续时间输入信号时，进行该积分器的校正。
9.根据权利要求1所述的数据转换电路，其中该回路滤波器包含多个积分器电路，且该多个积分器的至少一个于调整该些积分器的时间常数的校正过程中被略过。
10.一种三角积分调制器的校正方法，该三角积分调制器接收连续时间输入信号并产生离散时间输出序列，该三角积分调制器包含至少一积分器，该校正方法包含：
输入校正信号于该三角积分调制器；
根据该校正信号及该离散时间输出序列，产生误差信号；以及
根据该误差信号以调整该三角积分调制器的该至少一积分器的时间常数。
11.根据权利要求10所述的校正方法，其中产生该误差信号的步骤包含：
使用自适应滤波器以估算该三角积分调制器的噪声转换函数；及
于该自适应滤波器收敛后，将该自适应滤波器的至少一滤波器系数及相对应的至少一阈值进行比对。
12.根据权利要求10所述的校正方法，其中调整该时间常数的步骤包含：选择性地连接多个电路元件的至少一个至该积分器。
13.根据权利要求10所述的校正方法，还包含：
于校正过程中，略过至少一积分器；以及
于校正后，恢复该被略过的至少一积分器的连接。
14.一种三角积分调制器，具有输入端及输出端，包含：
回路滤波器，耦接该输入端，该回路滤波器包括多个积分器以及一选择电路，其中，该选择电路用以略过该多个积分器的至少一个；
量化器，耦接该回路滤波器与该输出端，用来量化该回路滤波器的输出；以及
数字模拟转换器，耦接该量化器与该回路滤波器。
15.根据权利要求14所述的三角积分调制器，还包含：
加法器，耦接该量化器，用来将校正信号输入至该三角积分调制器。
16.根据权利要求15所述的三角积分调制器，其中，该校正信号为伪随机序列或是周期性序列。
17.一种回路滤波器，包含：
多个积分器，该多个积分器以串联的形式相耦接，每一个积分器具有时间常数；以及
多个加法器，是分别位于该多个积分器之间；
选择电路，耦接该多个积分器的至少一个；
其中，于校正过程中，该选择电路略过该多个积分器的至少一个以校正其余的该积分器的该时间常数；
其中，于正常模式中，该回路滤波器使用该多个积分器进行回路滤波。
CNB2006101543034A 2005-09-23 2006-09-20 具有自我校正功能的三角积分调制器 Active CN100508401C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59643705P 2005-09-23 2005-09-23
US60/596,437 2005-09-23

Publications (2)

Publication Number Publication Date
CN1983821A true CN1983821A (zh) 2007-06-20
CN100508401C CN100508401C (zh) 2009-07-01

Family

ID=37421314

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101543034A Active CN100508401C (zh) 2005-09-23 2006-09-20 具有自我校正功能的三角积分调制器

Country Status (4)

Country Link
US (1) US7324028B2 (zh)
CN (1) CN100508401C (zh)
GB (1) GB2430565B (zh)
TW (1) TWI331856B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515794B (zh) * 2008-02-18 2012-07-18 瑞昱半导体股份有限公司 三角积分调制器及应用于其中的滤波电路
CN103546153A (zh) * 2012-07-16 2014-01-29 中兴通讯股份有限公司 时间常数的校正电路及校正方法
CN110595365A (zh) * 2019-09-19 2019-12-20 上海兰宝传感科技股份有限公司 一种减少激光三角位移传感器检测色差的自适应算法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8565848B2 (en) * 2004-07-13 2013-10-22 Dexcom, Inc. Transcutaneous analyte sensor
US7486214B1 (en) * 2007-09-04 2009-02-03 Infineon Technologies Ag Tuning methods for loop-filters of continuous-time sigma-delta modulators
US7688236B2 (en) 2007-10-01 2010-03-30 Infineon Technologies Ag Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
WO2010086348A2 (en) * 2009-01-28 2010-08-05 St-Ericsson Sa Method and system for measuring a time constant of an integrated circuit, and integrated circuit provided with such a system
US8301408B2 (en) 2010-03-09 2012-10-30 Invensys Systems, Inc. Temperature prediction transmitter
US8018365B1 (en) 2010-03-14 2011-09-13 Mediatek Inc. Continuous-time delta-sigma ADC with compact structure
US8643518B2 (en) * 2010-12-30 2014-02-04 Mediatek Singapore Pte. Ltd. Calibration of time constants in a continuous-time delta-sigma converter
US8519873B2 (en) 2011-09-09 2013-08-27 Texas Instruments Incorporated Correcting for non-linearities in a continuous-time sigma-delta modulator
KR20140001565A (ko) 2012-06-27 2014-01-07 한국전자통신연구원 시정수 보정 장치 및 방법과 이를 포함한 저역 통과 델타 시그마 변조 장치
TWI493884B (zh) * 2012-08-28 2015-07-21 Univ Nat Chiao Tung 三角積分調變器及其校正方法
US20140139280A1 (en) * 2012-11-20 2014-05-22 The Trustees Of Columbia University In The City Of New York Systems, apparatus, and methods for providing continuous-time signal differentiation and integration
US9876490B2 (en) 2012-11-20 2018-01-23 The Trustees Of Columbia University In The City Of New York Systems, apparatus, and methods for providing continuous-time signal differentiation and integration
DE102013007030A1 (de) * 2013-04-24 2014-10-30 Micronas Gmbh Zeitkontinuierlicher Delta-Sigma-Modulator
CN103499991B (zh) * 2013-05-24 2016-01-06 矽创电子股份有限公司 具温度感测的模拟数字转换电路及其电子装置
DE102013223394B4 (de) * 2013-11-15 2015-07-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische Schaltung
US9768793B2 (en) * 2015-12-17 2017-09-19 Analog Devices Global Adaptive digital quantization noise cancellation filters for mash ADCs
DE102016204683B3 (de) 2016-03-22 2017-07-13 Albert-Ludwigs-Universität Freiburg Verfahren zur automatischen frequenzanpassung von filtern während des betriebs in geschlossenen regelschleifen
JP6945331B2 (ja) * 2017-04-18 2021-10-06 ルネサスエレクトロニクス株式会社 アナログ・ディジタル変換器およびミリ波レーダシステム
CN107221335B (zh) * 2017-05-27 2020-07-14 大连理工大学 一种监控音频信号的数字化装置和方法
US10727861B2 (en) * 2018-06-12 2020-07-28 Maxlinear, Inc. Excess loop delay estimation and correction
TWI674768B (zh) * 2018-09-27 2019-10-11 瑞昱半導體股份有限公司 三角積分調變器的校正方法與校正電路
US11502699B1 (en) 2021-06-24 2022-11-15 Nxp B.V. System and method of calibration of sigma-delta converter using injected signal correlation
US11522557B1 (en) 2021-07-29 2022-12-06 Nxp B.V. System and method of calibration of sigma-delta converter using tone injection
CN115776301B (zh) * 2023-02-10 2023-04-28 深圳市华普微电子股份有限公司 一种连续时间sigma-delta模数转换器电阻电容时间常数的校准电路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2529414B1 (fr) 1982-06-25 1986-04-11 Thomson Csf Procede et systeme de compression de debit de donnees transmises entre un emetteur et un recepteur, appliques a un systeme de transmission d'images de television
JPH0761089B2 (ja) 1984-06-11 1995-06-28 日本電信電話株式会社 誤差信号相関検出回路
US4943807A (en) * 1988-04-13 1990-07-24 Crystal Semiconductor Digitally calibrated delta-sigma analog-to-digital converter
US5012244A (en) * 1989-10-27 1991-04-30 Crystal Semiconductor Corporation Delta-sigma modulator with oscillation detect and reset circuit
US5729230A (en) * 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
US6087969A (en) * 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
US6271781B1 (en) 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
WO2000008765A2 (en) 1998-08-06 2000-02-17 Steensgaard Madsen Jesper Delta-sigma a/d converter
US6184812B1 (en) * 1998-12-14 2001-02-06 Qualcomm Incorporated Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters
GB9917567D0 (en) * 1999-07-28 1999-09-29 Koninkl Philips Electronics Nv Variable order sigma-delta modulator
US6346898B1 (en) 2000-08-07 2002-02-12 Audio Logic, Inc. Multilevel analog to digital data converter having dynamic element matching in a reference data path
WO2002023731A2 (en) 2000-09-11 2002-03-21 Broadcom Corporation Methods and systems for digital dither
US6362763B1 (en) * 2000-09-15 2002-03-26 Texas Instruments Incorporated Method and apparatus for oscillation recovery in a delta-sigma A/D converter
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6445318B1 (en) * 2001-04-05 2002-09-03 Nokia Mobile Phones, Ltd. Method and apparatus for providing signal dependent dither generator for sigma-delta modulator
US6396428B1 (en) 2001-06-04 2002-05-28 Raytheon Company Continuous time bandpass delta sigma modulator ADC architecture with feedforward signal compensation
US6473019B1 (en) 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
DE10220332B4 (de) * 2002-05-07 2004-07-15 Xignal Technologies Ag Integrierte Schaltungsanordnung mit einem aktiven Filter und Verfahren zum Trimmen eines aktiven Filters
US6670902B1 (en) 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
TW541788B (en) * 2002-06-19 2003-07-11 Ind Tech Res Inst The frequency-tuning loop used in the transconductor-capacitor filter
JP3748543B2 (ja) * 2002-08-12 2006-02-22 ローム株式会社 可変次数型デルタシグマ変調器及びｄａ変換器
ATE456193T1 (de) 2002-11-06 2010-02-15 Freescale Semiconductor Inc Wandler, schaltung und verfahren zur kompensation von ungenauigkeiten in eienem sigma delta wandler
US6693572B1 (en) * 2003-02-04 2004-02-17 Motorola, Inc. Digital tuning scheme for continuous-time sigma delta modulation
US6880262B1 (en) 2003-09-30 2005-04-19 Broadcom Corporation Continuous time ΔΣ ADC with dithering
US6930624B2 (en) 2003-10-31 2005-08-16 Texas Instruments Incorporated Continuous time fourth order delta sigma analog-to-digital converter
US7098730B1 (en) * 2004-06-22 2006-08-29 Maxim Integrated Products, Inc. Process variation trim/tuning for continuous time filters and Δ-Σ analog to digital converters
US7095345B2 (en) * 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US7042375B1 (en) * 2005-03-29 2006-05-09 Broadcom Corporation System and method using dither to tune a filter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515794B (zh) * 2008-02-18 2012-07-18 瑞昱半导体股份有限公司 三角积分调制器及应用于其中的滤波电路
CN103546153A (zh) * 2012-07-16 2014-01-29 中兴通讯股份有限公司 时间常数的校正电路及校正方法
CN103546153B (zh) * 2012-07-16 2018-10-12 中兴通讯股份有限公司 时间常数的校正电路及校正方法
CN110595365A (zh) * 2019-09-19 2019-12-20 上海兰宝传感科技股份有限公司 一种减少激光三角位移传感器检测色差的自适应算法
CN110595365B (zh) * 2019-09-19 2021-06-25 上海兰宝传感科技股份有限公司 一种减少激光三角位移传感器检测色差的自适应算法

Also Published As

Publication number Publication date
GB0618527D0 (en) 2006-11-01
US20070069931A1 (en) 2007-03-29
GB2430565A (en) 2007-03-28
TW200713765A (en) 2007-04-01
TWI331856B (en) 2010-10-11
US7324028B2 (en) 2008-01-29
GB2430565B (en) 2008-03-19
CN100508401C (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
CN100508401C (zh) 具有自我校正功能的三角积分调制器
US7321325B2 (en) Background calibration of continuous-time delta-sigma modulator
US7221302B1 (en) Delta-sigma modulator coefficient calibration method and apparatus
KR100276790B1 (ko) 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기
US5257026A (en) Method and apparatus for calibrating a multi-bit delta-sigma modular
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
US6556158B2 (en) Residue-compensating A/D converter
US8228221B2 (en) Method and apparatus for calibrating sigma-delta modulator
US7876250B2 (en) Calibration circuit and method for A/D converter
US10924128B2 (en) VCO-based continuous-time pipelined ADC
US20070139240A1 (en) Continuous-time delta-sigma analog digital converter
JPH0621823A (ja) 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器
Shu et al. LMS-Based Noise Leakage Calibration of Cascaded Continuous-Time $\Delta\Sigma $ Modulators
CN212969607U (zh) ∑-δ模数转换器电路
CN108809319B (zh) 数/模转换器及操作方法
JP2687842B2 (ja) 信号変換システムおよびデシメーションフィルタ
CN111342840A (zh) 精密的电流到数字转换器
Harjani et al. FRC: A method for extending the resolution of Nyquist rate converters using oversampling
Loeda et al. On the design of high-performance wide-band continuous-time sigma-delta converters using numerical optimization
US10554219B2 (en) Analog-to-digital converter
Wang et al. Digital correlation technique for the estimation and correction of DAC errors in multibit MASH
EP2382709B1 (en) Method and system for measuring a time constant of an integrated circuit, and integrated circuit provided with such a system
Bajdechi Systematic design of sigma-delta analog-to-digital converters
TWI625044B (zh) 多階三角積分類比數位轉換器中之訊號轉移函數等化
KR101531921B1 (ko) 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant