CN212969607U - ∑-δ模数转换器电路 - Google Patents

∑-δ模数转换器电路 Download PDF

Info

Publication number
CN212969607U
CN212969607U CN202021045271.6U CN202021045271U CN212969607U CN 212969607 U CN212969607 U CN 212969607U CN 202021045271 U CN202021045271 U CN 202021045271U CN 212969607 U CN212969607 U CN 212969607U
Authority
CN
China
Prior art keywords
circuit
bit
dac
digital
stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021045271.6U
Other languages
English (en)
Inventor
A·巴尔
R·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Application granted granted Critical
Publication of CN212969607U publication Critical patent/CN212969607U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462—Details relating to the decimation process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开的实施例涉及一种∑‑Δ模数转换器电路。该∑‑Δ模数转换器电路包括：生成N位码字流的N位量化电路、以及具有N位DAC电路的反馈信号路径，该N位DAC电路由于失配误差而具有非理想操作，该N位DAC电路转换N位码字流以生成反馈信号。数字DAC复制电路提供N位DAC电路的数字复制。数字复制虑及由于失配误差而导致的N位DAC电路126的非理想操作，并且转换N位码字流以生成在功能上等同于从N位DAC电路输出的反馈信号的P位码字流，其中P>N。

Description

∑-Δ模数转换器电路
技术领域
实施例总体上涉及模数转换器电路，并且具体地涉及∑-Δ模数转换器电路。
背景技术
图1示出了常规∑-Δ模数转换器电路10的时域框图。电路10包括一阶∑-Δ调制器电路12，该一阶∑-Δ调制器电路12具有被配置为接收模拟输入信号A的输入和被配置为生成数字输出信号B的输出，该数字输出信号B由经脉冲密度调制的1位码的脉冲流组成。由信号B的脉冲流中的脉冲数的计数除以已知时间间隔内的输入信号A的样本总数(由采样速率fs设置)而形成的比率，表示输入信号A的瞬时幅度。电路10还包括抽取器电路14，该抽取器电路14对数字输出信号B的脉冲流中的脉冲进行累加和求平均，以便以抽取速率fd所设置的数据速率生成由多位(M位，其中M>>1)数字字流组成的数字信号C，其中fd<<fs(在本领域中称为过采样)。
一阶∑-Δ调制器电路12包括差分放大器20(或求和电路)，该差分放大器20具有接收模拟输入信号A的第一(非反相)输入和接收模拟反馈信号D的第二(反相)输入。差分放大器20响应于模拟输入信号A与模拟反馈信号D之间的差而输出模拟差异信号vdif(即，vdif(t)＝A(t)-D(t)))。模拟差异信号vdif由积分器电路22积分以生成变化信号vc，该变化信号vc的斜率和幅度取决于模拟差异信号vdif的符号和幅度。电压比较器电路24以采样速率fs对变化信号vc进行采样，并且将变化信号vc的每个样本与参考信号vref进行比较，以生成数字输出信号B的相对应的单个位脉冲(其中如果vc≥vref，则单个位具有第一逻辑状态，而如果vc<vref，则单个位具有第二逻辑状态)。电压比较器电路24有效地操作为单个位量化电路。然后，单个位数模转换器(DAC)电路26将数字输出信号B的逻辑状态转换为模拟反馈信号D的相对应的模拟电压电平。
如图2所示，可以改为用多位量化(例如，N位，其中1<N<<M)来实现∑-Δ调制器电路12。该电路实现需要反馈回路中的N位量化电路24'和N位DAC电路26'。量化电路24'以采样速率fs对变化信号vc进行采样，并且针对每个样本生成用于数字输出信号B的相对应的N位码字。DAC电路26'将数字输出信号B的N位码字转换为模拟反馈信号D的相对应的模拟电压电平。抽取器电路14对数字输出信号B的流中的N位码字进行累加和求平均，以便以抽取速率fd所设置的数据速率生成由多位(M位，其中M>>N)数字字流组成的数字信号C。在一个示例中，N＝3至5并且M＝12至16。多位量化的使用具有很多优点，包括：允许调制器操作为使用较低采样速率fs来实现给定分辨率；或者允许调制器操作为在给定采样速率fs下实现更高分辨率。
∑-Δ调制器电路12的关键特性是其将由于量化电路24、24'的操作而导致的量化噪声推到远离感兴趣信号的更高频率的能力。这在本领域中被称为噪声整形。然后可以利用低通滤波特性来实现抽取器电路14，以充分移除整形后的量化噪声的高频分量。
然而，在∑-Δ调制器电路中使用多位量化是困难的，因为在反馈回路中的DAC电路26'的操作中存在的固有非线性，直接转化为整个调制器12的非线性。这种非线性例如是由于针对多位DAC电路存在不等的模拟输出步长(即，失配误差)而引起的。
理想DAC的输出是其驱动单位元素的输出之和：
Figure BDA0002530980040000021
其中：根据DAC精度，对于(i＝1，2，...U)，bi(k)被称为选择信号(在本实施例中为一元测温)。在N＝4位DAC的情况下，有U＝(24-1)＝15个单位元素，并且bi(k)中的k是第k输入；并且其中Δ等于量化步长。作为示例，对于Δ＝0.1V且bi(k)＝<111100000000000>，理想DAC将输出0.4V的模拟电压(即，每个为0.1V的四个所选单位元素之和)。
在实践中，在DAC中使用的电流源本质上不是理想的，从而导致偏离其理想值。假定ei(i＝1，2，...，U)是单位元素从其平均值输出的归一化的偏差的值(称为单位元素误差)。因此，每个单位元素的输出可以表示为Δ(1+ei)。则非理想DAC的输出为：
Figure BDA0002530980040000031
在将等式2与理想DAC输出等式1进行比较时，等式2中的第二项是在DAC中引入的误差，并且被称为DAC误差(或失配误差)。使用Δ＝0.1V和bi(k)＝<111100000000000>的相同示例，当对前四个DAC元素求和时，它们的误差也被求和并且在输出处呈现，以产生模拟电压0.1*((1+e1)+(1+e2)+(1+e3)+(1+e4))。
然后，DAC误差基本上是选择信号(即，bi(k))与对应误差(ei)的乘积在U个信号上的求和：
Figure BDA0002530980040000032
由于DAC误差在DAC的模拟输出中引入了非线性，因此产生了失真的调制器输出。非线性还将调制电路24'的量化噪声调制到信号频带中，从而导致信噪比(SNR)降低。
为了利用∑-Δ调制器电路中的多位量化的益处，有必要估计多位DAC电路的操作中存在的固有非线性并且进行校正使其影响无效。
实用新型内容
鉴于上述问题，本公开的实施例旨在解决或缓解上述问题的至少一部分。
本文公开了一种∑-Δ模数转换器电路。在第一方面，一种∑-Δ模数转换器电路包括：差分电路，具有被配置为接收输入信号的第一输入和被配置为接收反馈信号的第二输入以及被配置为生成差异信号的输出；第k阶环路滤波器电路，被配置为对差异信号进行滤波并且生成变化信号；N位量化电路，被配置为以采样频率速率对变化信号进行采样，对采样后的变化信号进行量化，并且生成N位码字流；N位数模转换器(DAC)电路，被配置为转换N位码字流以生成反馈信号，其中N位DAC电路由于失配误差而具有非理想操作；以及数字DAC复制电路，提供N位DAC电路的数字复制，上述数字复制考虑了由于失配误差而导致的N位DAC电路的非理想操作，数字DAC复制电路被配置为转换N位码字流以输出在功能上等同于从N位DAC电路输出的反馈信号的P位码字流，其中P>N。
在第二方面，一种∑-Δ模数转换器电路包括：差分电路，具有被配置为接收输入信号的第一输入和被配置为接收反馈信号的第二输入以及被配置为生成差异信号的输出；第k阶环路滤波器电路，被配置为对差异信号进行滤波并且生成变化信号；N位量化电路，被配置为以采样频率速率对变化信号进行采样，对采样后的变化信号进行量化，并且生成N位码字流；N位数模转换器(DAC)电路，被配置为转换N位码字流以生成反馈信号，其中N位DAC电路由于失配误差而具有非理想操作；以及数字DAC复制电路，提供N位DAC电路的数字复制的，上述数字复制考虑了由于失配误差而导致的N位DAC电路的非理想操作，数字DAC复制电路被配置为转换N位码字流以输出P位码字流，其中P>N，每个P位码字包括以下各项的组合：响应于N位码字而与N位DAC电路的理想输出相对应的第一数字码；以及响应于N位码字而与N位DAC电路的单位元素误差相对应的第二数字码。
在一些实施例中，与所述失配误差相关联的噪声被高通噪声整形，所述电路还包括低通滤波器，所述低通滤波器被配置为滤除高通噪声整形后的所述失配误差的高频分量。
在一些实施例中，所述低通滤波器由抽取器电路实现，所述抽取器电路被配置为以抽取频率速率抽取所述P位码字流以生成M位字流，其中M>P。
在一些实施例中，还包括抽取器电路，所述抽取器电路被配置为以抽取频率速率抽取所述P位码字流以生成M位字流，其中M>P。
在一些实施例中，还包括校准电路，所述校准电路被配置为对所述数字DAC复制电路进行编程以提供所述N位DAC电路的所述数字复制。
在一些实施例中，所述校准电路包括：估计N位DAC电路；附加的差分电路，被配置为生成所述反馈信号作为从所述N位DAC电路输出的第一信号与从所述估计N位DAC电路输出的第二信号之间的差；第一多路复用电路，具有被配置为接收所述N位码字流的第一输入和被配置为接收N位校准码字的第二输入，其中所述第一多路复用电路的输出被施加到所述N位DAC电路的输入；第二多路复用电路，具有被配置为接收N位空码字的第一输入和被配置为接收所述N位码字流的第二输入，其中所述第二多路复用电路的输出被施加到所述估计N位DAC电路的输入；以及控制和处理电路，具有被配置为接收所述N位码字流的第一输入，和被配置为生成用于对所述数字DAC复制电路进行编程的编程信号的输出，其中所述控制和处理电路以校准模式控制所述第一多路复用电路和所述第二多路复用电路来选择所述第二输入，针对所述N位校准码字施加值，并且响应于所施加的值而处理所述N位码字流，以确定针对所施加的值的所述N位DAC电路的所述失配误差，以便对所述数字DAC复制电路进行编程以提供所述数字复制。
在一些实施例中，所述控制和处理电路还以正常操作模式控制所述第一多路复用电路和所述第二多路复用电路来选择所述第一输入。
在一些实施例中，所述控制和处理电路还针对所述N位校准码字施加一系列值，并且响应于所施加的一系列值而处理所述N位码字流，以确定针对所施加的一系列值的所述N位DAC电路的所述失配误差，以便对所述数字DAC复制电路进行编程以提供所述数字复制。
在一些实施例中，所施加的一系列值包括用于输入到所述N位DAC电路的所有可能值。
在一些实施例中，所述数字DAC复制电路包括查找表，所述查找表被配置为将由所述N位量化电路生成的N位码字转化为对应的P位码字，以由所述数字DAC复制电路输出。
通过使用根据本公开的实施例，可以至少部分地解决或缓解上述问题的至少一部分，并且实现相应的技术效果。例如，利用本公开的∑-Δ模数转换器电路，可以实现更高的分辨率并降低信噪比。
附图说明
为了更好地理解实施例，现在仅以示例方式参考附图，在附图中：
图1是具有单个位量化的常规∑-Δ模数转换器电路的框图；
图2是具有多位量化的常规∑-Δ模数转换器电路的框图；
图3是具有多位量化和反馈数模转换器失配校正的∑-Δ模数转换器电路的框图；以及
图4是示出图3的电路的配置电路系统的框图。
具体实施方式
现在参考图3，图3示出了具有多位量化和反馈数模转换器(DAC)失配校正的∑-Δ模数转换器电路110的框图。电路110包括N位∑-Δ调制器电路112，该N位∑-Δ调制器电路112具有被配置为接收模拟输入信号A的输入和被配置为生成包括N位码字流的数字输出信号B的输出。∑-Δ调制器电路112包括差分放大器120(即，求和电路)，该差分放大器120具有接收模拟输入信号A的第一(非反相)输入和接收模拟反馈信号D的第二(反相)输入。差分放大器20响应于模拟输入信号A与模拟反馈信号D之间的差而输出模拟差异信号vdif(其中vdif(t)＝A(t)-D(t))。由K阶环路滤波器116(使用例如K个积分器电路122)对模拟差异信号vdif进行积分以生成变化信号vc，该变化信号vc的斜率和幅度取决于模拟差异信号vdif的符号和幅度。N位量化电路124以采样速率fs对变化信号vc进行采样，并且针对每个样本生成数字输出信号B的相对应的N位码字。反馈回路中的N位数模转换器(DAC)电路126将数字输出信号B的N位码字转换为对应的电压电平以用于模拟反馈信号D。
∑-Δ调制器电路112利用K阶积分电路实现来实现环路滤波器116。在图1的图示中，K＝1，因为在环路滤波器116中仅示出了一个积分(利用积分器122)，但是应当理解，这仅是示例性的，并且根据期望的噪声整形和电路应用的需求，K可以等于2、3或更大。本领域技术人员知道如何实现K>1阶环路滤波器116以用于∑-Δ调制器电路112。
在现有技术中已知通过在DAC电路本身处进行校正来解决反馈DAC失配误差的问题。例如参见美国专利号10,148,278(通过引用并入)。在现有技术中还已知通过在抽取器电路处进行校正来解决反馈DAC失配误差的问题。参见例如美国专利号9,438,266(通过引用并入)。图3的∑-Δ模数转换器电路110使用不同的解决方案针对反馈DAC失配误差进行补偿的问题。
N位量化电路124所产生的用于数字输出信号B的N位码字流被输入到反馈路径中的N位DAC电路126，并且进一步被输入到数字DAC复制电路118。在这种情况下，数字DAC复制电路118被校准(以本文中将详细讨论的方式)以对反馈N位DAC电路126的操作进行数字化建模。换言之，加上由单位元素的非线性操作引入的DAC误差来对理想DAC操作进行数字建模：
Figure BDA0002530980040000071
如前所述，来自N位量化电路124的数字输出信号B与期望信号一起经受量化误差。本领域技术人员理解，在调制器112的反馈回路中的任何点处注入的任何信号或噪声实体将通过调制器的噪声传递函数被高通(即，噪声整形)。在注入点之后，可以看到对注入的信号或噪声进行这种高通噪声整形的效果。因此，由N位量化电路124注入到反馈回路中的量化误差，有利地利用与调制器的阶数(K)成比例的高通函数(1-z-1)K，而由调制器112在数字输出信号B处进行噪声整形(高通)。
在进一步通过反馈回路时，数字输出信号B由调制器112的N位DAC电路126处理。该N位DAC电路126至少部分由于电路制造不完善而导致的其构建模块(如上所述的单位元素)之间的不匹配而具有非理想操作。可以将具有非理想操作的DAC建模为理想DAC，然后是注入失配误差的误差信号源(另外参见等式2)。与上面讨论的N位量化电路124的情况一样，将N位DAC电路126插入调制器112的反馈回路中，由于N位DAC电路126的操作而导致的失配误差通过调制器的噪声传递函数被高通(即，噪声整形)。在注入点之后，可以看到对注入的失配误差进行的这种高通噪声整形的作用。因此，由N位DAC电路126注入到反馈回路中的失配误差有利地利用与调制器的阶数(K)成比例的高通函数(1-z-1)K由调制器112在模拟反馈信号D处进行噪声整形(高通)。
数字DAC复制电路118提供模拟N位DAC电路126的数字复制，该复制具体考虑了由于单位元素不匹配而导致的N位DAC电路126的非理想操作。更具体地，利用与模拟N位DAC电路126的失配单位元素的值成正比的多个数字码字，来对数字DAC复制电路118进行编程。换言之，数字码对应于单位元素误差ei的模拟值。数字码字可以具有任何所选的精度P，并且使用校准处理来确定(将在本文中详细讨论)。应当理解，如果数字DAC复制电路118所提供的数字模型与模拟N位DAC电路126的非理想实际操作基本相同，则从数字DAC复制电路118输出的数字信号E在功能上等同于从模拟N位DAC电路126输出的模拟反馈信号D。在本文中，“功能上等同”是指针对数字DAC复制电路118响应于信号B而生成的数字信号E的数字值的模拟转换，基本上等同于针对响应于该相同信号B而生成的模拟反馈信号D的对应模拟值。由数字DAC复制电路118输出的数字信号E包括P位码字流(其中P>N，由P位提供的更高分辨率是考虑失配误差的影响需要提供分数分量所必需的)。位差(P-N)定义了可实现的基本等同的程度。
通过使用示例可以更好地理解数字DAC复制电路118的操作。假定数字输出信号B具有四个比特(即，N＝4)，并且对于一种特定情况，具有从N比特量化电路124输出的数字值<0010>，从而导致选择信号为<110000000000000>。如果模拟N位DAC电路126具有理想功能操作，则从模拟N位DAC电路126输出的模拟反馈信号D的模拟电压的值将为2*Δ。但是，由于失配误差，从模拟N位DAC电路126输出的所生成的模拟反馈信号D的电压值为2*Δ+e1Δ+e2Δ。本文中将要描述的校准过程针对数字输出信号B的每个可能码字来数字地测量从模拟N位DAC电路126输出的模拟电压，并且根据这些测量结果来确定每个单位元素(i＝1，2，...U)的误差。然后，产生与每个确定的单位元素误差相对应的数字码字并且将其编程到数字DAC复制电路118中。因此，考虑来自N位量化电路124的数字输出信号B的数字值为<0010>的相同示例，从数字DAC复制电路118输出的数字信号E将是具有P位精度的码字，该码字是通过将针对2*Δ(即，理想响应)的N位数字码加上针对Δ的数字码乘以单位元素误差e1和e2的编程数字码字的总和(即，Δ(e1+e2))(即，引入的失配误差)而形成的。
应当注意，校准过程可以被用于生成查找表，该查找表被编程到数字DAC复制电路118中并且被用于将N位量化电路124所生成的所接收的N位数字值转化为针对数字信号E的对应的P位数字值。应当理解，数字查找表复制电路118可以实现除了使用查找表以外的转化技术。例如，可以根据所接收的一元输入利用求和节点来选择性地对模型的估计失配码求和。如果将测温码(例如，加扰的一元码)以外的输入用作数字DAC复制电路118的输入，则这可能是优选的方法。在极少的设计实例情况下，其中数字DAC复制电路118的输入是二进制或二的补码，可以改为使用乘加结构。
电路110还包括抽取器电路114，该抽取器电路114对数字输出信号E的流中的P位码字进行累加和求平均，以便以抽取速率fd所设置的数据速率生成包括多位(M位)数字字流组成的数字信号C，其中fd<<fs并且1<N<P<<M。抽取器电路114实现低通滤波以有效地移除量化误差和失配误差的高通信号分量。
由于存在不等的模拟输出步长，令em(n)为DAC电路126的操作所引入的失配误差，其中n是采样索引。相应地，可以通过下式在Z域中给出模拟反馈信号D：
v(n)+em(n)(1-z-1)K
其中：V(n)是量化电路124的理想输出。
此外，令eq(n)为n位量化电路124的操作所引入的量化误差。可以通过下式在Z域中给出数字输出信号B：
v(n)+eq(n)(1-z-1)K
数字信号E可以由下式给出：
v(n)+(eq(n)+em(n))(1-z-1)K
应当注意，量化误差和失配误差均已被高通噪声整形。
现在参考图4，附加地，图4示出了针对被用于利用反馈N位DAC电路126的数字模型对数字DAC复制电路118进行编程的N位∑-Δ调制器电路112的校准电路200。第一多路复用器电路202具有被耦合以接收N位量化电路124所产生的数字输出信号B的第一输入、以及被配置为接收数字码字校准信号204的第二输入。第一多路复用器电路202的选择操作由选择控制信号206控制，使得当选择控制信号206处于第一逻辑状态时，数字输出信号B由第一多路复用器电路202传递到反馈N位DAC电路126，而当选择控制信号206处于第二逻辑状态时，数字码字校准信号204由第一多路复用器电路202传递到反馈N位DAC电路126。
第二多路复用器电路212具有被耦合以接收数字零(或空)输入信号208的第一输入、以及被配置为接收N位量化电路124所产生的数字输出信号B的第二输入。第二多路复用器电路212的选择操作也由选择控制信号206控制，使得当选择控制信号206处于第一逻辑状态时，数字零(或空)输入信号208由第二多路复用器电路212传递到N位估计DAC电路216，而当选择控制信号206处于第二逻辑状态时，数字输出信号B由第二多路复用器电路212传递到N位估计DAC电路216。
通过使用本领域技术人员已知的动态元素匹配(DEM)技术，N位估计DAC电路216被配置为具有线性响应(即，对于可忽略的失配误差无响应)。在这点上，本领域技术人员理解，DEM技术对于低频带受限信号很好地起作用，并且这种信号是在校准模式期间正在被处理的信号。DEM对于诸如输入信号A等高频宽带信号不是那么有效，并且因此将DEM技术用于反馈N位DAC电路126不是特别有效或经济的解决方案。
差分(求和)电路220从反馈N位DAC电路126所输出的模拟信号224中减去N位估计DAC电路216所输出的模拟信号222，以生成模拟反馈信号D。
用于校准操作的控制和处理电路240具有被耦合以接收N位量化电路124所产生的数字输出信号B的输入。控制和处理电路240还生成选择控制信号206、以及数字码字信号204和数字零(或空)输入信号208，并且可以在校准模式期间进一步施加所选的输入信号A。控制和处理电路240以校准模式操作，以从所接收的数字输出信号B中标识出反馈N位DAC电路126的失配误差，并且通过信号242对数字DAC复制电路118进行编程以对反馈N位DAC电路126的操作进行数字建模。
当N位∑-Δ调制器电路112未被校准时，控制和处理电路240将选择控制信号206断言为第一逻辑状态，使得数字输出信号B由第一多路复用器电路202传递到反馈N位DAC电路126，并且零(或空)输入信号208由第二多路复用器电路212传递。在该模式下，该电路被配置用于以图3所示的方式进行操作，因为N位估计DAC电路216所输出的模拟信号222为零。
当正在对N位∑-Δ调制器电路112进行校准时，控制和处理电路240将选择控制信号206断言为第二逻辑状态，使得数字码字校准信号204由第一多路复用器电路202传递到反馈N位DAC电路126，并且数字输出信号B由第二多路复用器电路212传递到N位估计DAC电路216。在该校准配置中，控制和处理电路240施加零电压输入作为模拟输入信号A。反馈N位DAC电路126转换控制和处理电路240所提供的数字码字校准信号204以生成模拟信号224，并且位估计DAC电路216转换数字输出信号B以生成模拟信号222。将模拟信号223与模拟信号224相加以完成∑-Δ环路并且生成模拟反馈信号D。然后，响应于所施加的码字校准信号204，为了数字地测量从模拟N位DAC电路126输出的模拟电压，控制和处理电路240使用低通滤波和抽取(类似于抽取器114所执行的那样)处理数字输出信号B。换言之，校准模式使用调制器112来仅测量N位DAC电路126的操作特性。
控制和处理电路240将在校准操作期间针对数字码字校准信号204施加值，该值对应于N位量化电路124针对数字输出信号B所生成的所有可能的数字码字。响应于所有可能的数字码字，通过对从模拟N位DAC电路126输出的数字测量的模拟电压进行处理，控制和处理电路240可以确定针对模拟N位DAC电路126的每个单位元素(i＝1，2，...U)的误差ei，并且生成提供反馈N位DAC电路126的非线性响应的完整画面的对应数字码字。针对单位元素而生成的数字码字通过信号242被编程到数字DAC复制电路118中，以便对反馈N位DAC电路126的操作进行数字建模。
尽管已经在附图和前面的描述中详细地图示和描述了本实用新型，但是这样的图示和描述被认为是说明性或示例性的而非限制性的；本实用新型不限于所公开的实施例。通过研究附图、公开内容和所附权利要求，本领域技术人员在实践所要求保护的实用新型时可以理解和实现所公开的实施例的其他变型。

Claims (19)

1.一种∑-Δ模数转换器电路，其特征在于，包括：
差分电路，具有被配置为接收输入信号的第一输入、被配置为接收反馈信号的第二输入、以及被配置为生成差异信号的输出；
第k阶环路滤波器电路，被配置为对所述差异信号进行滤波并且生成变化信号；
N位量化电路，被配置为以采样频率速率对所述变化信号进行采样，对采样后的所述变化信号进行量化，并且生成N位码字流；
N位数模转换器DAC电路，被配置为转换所述N位码字流以生成所述反馈信号，其中所述N位DAC电路由于失配误差而具有非理想操作；以及
数字DAC复制电路，提供所述N位DAC电路的数字复制，所述数字复制虑及由于失配误差而导致的所述N位DAC电路的所述非理想操作，所述数字DAC复制电路被配置为转换所述N位码字流，以输出在功能上等同于从所述N位DAC电路输出的所述反馈信号的P位码字流，其中P>N。
2.根据权利要求1所述的电路，其特征在于，与所述失配误差相关联的噪声被高通噪声整形，所述电路还包括低通滤波器，所述低通滤波器被配置为滤除高通噪声整形后的所述失配误差的高频分量。
3.根据权利要求2所述的电路，其特征在于，所述低通滤波器由抽取器电路实现，所述抽取器电路被配置为以抽取频率速率抽取所述P位码字流以生成M位字流，其中M>P。
4.根据权利要求1所述的电路，其特征在于，还包括抽取器电路，所述抽取器电路被配置为以抽取频率速率抽取所述P位码字流以生成M位字流，其中M>P。
5.根据权利要求1所述的电路，其特征在于，还包括校准电路，所述校准电路被配置为对所述数字DAC复制电路进行编程以提供所述N位DAC电路的所述数字复制。
6.根据权利要求5所述的电路，其特征在于，所述校准电路包括：
估计N位DAC电路；
附加的差分电路，被配置为生成所述反馈信号，作为从所述N位DAC电路输出的第一信号与从所述估计N位DAC电路输出的第二信号之间的差；
第一多路复用电路，具有被配置为接收所述N位码字流的第一输入和被配置为接收N位校准码字的第二输入，其中所述第一多路复用电路的输出被施加到所述N位DAC电路的输入；
第二多路复用电路，具有被配置为接收N位空码字的第一输入和被配置为接收所述N位码字流的第二输入，其中所述第二多路复用电路的输出被施加到所述估计N位DAC电路的输入；以及
控制和处理电路，具有被配置为接收所述N位码字流的第一输入，以及被配置为生成用于对所述数字DAC复制电路进行编程的编程信号的输出，其中所述控制和处理电路以校准模式控制所述第一多路复用电路和所述第二多路复用电路来选择所述第二输入，针对所述N位校准码字施加值，并且响应于所施加的值而处理所述N位码字流，以确定针对所施加的值的所述N位DAC电路的所述失配误差，以便对所述数字DAC复制电路进行编程以提供所述数字复制。
7.根据权利要求6所述的电路，其特征在于，所述控制和处理电路还以正常操作模式控制所述第一多路复用电路和所述第二多路复用电路来选择所述第一输入。
8.根据权利要求6所述的电路，其特征在于，所述控制和处理电路还针对所述N位校准码字施加一系列值，并且响应于所施加的一系列值而处理所述N位码字流，以确定针对所施加的一系列值的所述N位DAC电路的所述失配误差，以便对所述数字DAC复制电路进行编程以提供所述数字复制。
9.根据权利要求8所述的电路，其特征在于，所施加的一系列值包括用于输入到所述N位DAC电路的、与所述N位量化电路所生成的码字相对应的所有可能值。
10.根据权利要求1所述的电路，其特征在于，所述数字DAC复制电路包括查找表，所述查找表被配置为将由所述N位量化电路生成的N位码字转化为对应的P位码字，以由所述数字DAC复制电路输出。
11.一种∑-Δ模数转换器电路，其特征在于，包括：
差分电路，具有被配置为接收输入信号的第一输入、被配置为接收反馈信号的第二输入、以及被配置为生成差异信号的输出；
第k阶环路滤波器电路，被配置为对所述差异信号进行滤波并且生成变化信号；
N位量化电路，被配置为以采样频率速率对所述变化信号进行采样，对采样后的所述变化信号进行量化，并且生成N位码字流；
N位数模转换器DAC电路，被配置为转换所述N位码字流以生成所述反馈信号，其中所述N位DAC电路由于失配误差而具有非理想操作；以及
数字DAC复制电路，提供所述N位DAC电路的数字复制，所述数字复制虑及由于失配误差而导致的所述N位DAC电路的所述非理想操作，所述数字DAC复制电路被配置为转换所述N位码字流以输出P位码字流，其中P>N，每个P位码字包括以下各项的组合：
响应于所述N位码字而与所述N位DAC电路的理想输出相对应的第一数字码；以及
响应于所述N位码字而与所述N位DAC电路的单位元素误差相对应的第二数字码。
12.根据权利要求11所述的电路，其特征在于，与所述失配误差相关联的噪声被高通噪声整形，所述电路还包括低通滤波器，所述低通滤波器被配置为滤除高通噪声整形后的所述失配误差的高频分量。
13.根据权利要求12所述的电路，其特征在于，所述低通滤波器由抽取器电路实现，所述抽取器电路被配置为以抽取频率速率抽取所述P位码字流以生成M位字流，其中M>P。
14.根据权利要求11所述的电路，其特征在于，还包括抽取器电路，所述抽取器电路被配置为以抽取频率速率抽取所述P位码字流以生成M位字流，其中M>P。
15.根据权利要求11所述的电路，其特征在于，还包括校准电路，所述校准电路被配置为对所述数字DAC复制电路进行编程以提供所述N位DAC电路的所述数字复制。
16.根据权利要求15所述的电路，其特征在于，所述校准电路包括：
估计N位DAC电路；
附加的差分电路，被配置为生成所述反馈信号作为从所述N位DAC电路输出的第一信号与从所述估计N位DAC电路输出的第二信号之间的差；
第一多路复用电路，具有被配置为接收所述N位码字流的第一输入和被配置为接收N位校准码字的第二输入，其中所述第一多路复用电路的输出被施加到所述N位DAC电路的输入；
第二多路复用电路，具有被配置为接收N位空码字的第一输入和被配置为接收所述N位码字流的第二输入，其中所述第二多路复用电路的输出被施加到所述估计N位DAC电路的输入；以及
控制和处理电路，具有被配置为接收所述N位码字流的第一输入，以及被配置为生成用于对所述数字DAC复制电路进行编程的编程信号的输出，其中所述控制和处理电路以校准模式控制所述第一多路复用电路和所述第二多路复用电路来选择所述第二输入，针对所述N位校准码字施加值，并且响应于所施加的值而处理所述N位码字流，以确定针对所施加的值的所述N位DAC电路的单位元素误差。
17.根据权利要求16所述的电路，其特征在于，所述控制和处理电路还以正常操作模式控制所述第一多路复用电路和所述第二多路复用电路来选择所述第一输入。
18.根据权利要求16所述的电路，其特征在于，所述控制和处理电路还针对所述N位校准码字施加一系列值，并且响应于所施加的一系列值而处理所述N位码字流，以确定所述单位元素误差。
19.根据权利要求18所述的电路，其特征在于，所施加的一系列值包括用于输入到所述N位DAC电路的、与所述N位量化电路所生成的码字相对应的所有可能值。
CN202021045271.6U 2019-06-10 2020-06-09 ∑-δ模数转换器电路 Active CN212969607U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962859531P 2019-06-10 2019-06-10
US62/859,531 2019-06-10
US16/895,183 US11043960B2 (en) 2019-06-10 2020-06-08 Sigma-delta analog-to-digital converter circuit with correction for mismatch error introduced by the feedback digital-to-analog converter
US16/895,183 2020-06-08

Publications (1)

Publication Number Publication Date
CN212969607U true CN212969607U (zh) 2021-04-13

Family

ID=71083441

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010518384.1A Pending CN112073066A (zh) 2019-06-10 2020-06-09 针对反馈数模转换器所引入的失配误差进行校正的∑-δ模数转换器电路
CN202021045271.6U Active CN212969607U (zh) 2019-06-10 2020-06-09 ∑-δ模数转换器电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010518384.1A Pending CN112073066A (zh) 2019-06-10 2020-06-09 针对反馈数模转换器所引入的失配误差进行校正的∑-δ模数转换器电路

Country Status (3)

Country Link
US (1) US11043960B2 (zh)
EP (1) EP3751742A1 (zh)
CN (2) CN112073066A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11092993B2 (en) * 2018-06-18 2021-08-17 Stmicroelectronics International N.V. Digital sinusoid generator
US20220345143A1 (en) * 2019-12-27 2022-10-27 Intel Corporation Apparatus for correcting a mismatch, digital-to-analog converter system, transmitter, base station, mobile device and method for correcting a mismatch
CN113452369B (zh) * 2021-05-17 2022-09-20 清华大学深圳国际研究生院 一种模数转换器及其数字校准方法
CN114650055B (zh) * 2022-03-24 2023-05-09 深圳市晶扬电子有限公司 含校准电路的自适应增量调制模拟数字转换器及校准方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825253A (en) * 1997-07-15 1998-10-20 Qualcomm Incorporated Phase-locked-loop with noise shaper
US6356129B1 (en) * 1999-10-12 2002-03-12 Teradyne, Inc. Low jitter phase-locked loop with duty-cycle control
US6606004B2 (en) * 2000-04-20 2003-08-12 Texas Instruments Incorporated System and method for time dithering a digitally-controlled oscillator tuning input
US7053808B2 (en) * 2003-11-26 2006-05-30 Texas Instruments Incorporated Suppressing digital-to-analog converter (DAC) error
US7522690B2 (en) * 2004-09-15 2009-04-21 Silicon Laboratories Inc. Jitter self test
US7362247B2 (en) 2005-05-06 2008-04-22 Agere Systems Inc. Digital correction of nonlinearity errors of multibit delta-sigma digital to analog converters
US7271666B1 (en) * 2005-09-22 2007-09-18 Cirrus Logic, Inc. Method and apparatus for canceling jitter in a fractional-N phase-lock loop (PLL)
US7809052B2 (en) * 2006-07-27 2010-10-05 Cypress Semiconductor Corporation Test circuit, system, and method for testing one or more circuit components arranged upon a common printed circuit board
US7994957B2 (en) * 2009-06-30 2011-08-09 Mediatek Singapore Pte. Ltd. Current steering digital-to-analog converter
US8134486B2 (en) 2009-08-17 2012-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. DAC calibration
US8542138B2 (en) * 2011-01-28 2013-09-24 The Regents Of The University Of California Ring oscillator delta sigma ADC modulator with replica path nonlinearity calibration
US9385744B2 (en) 2012-09-07 2016-07-05 Mediatek Inc. Delta-sigma analog-to-digital converter with error suppression
US9203426B2 (en) 2014-04-07 2015-12-01 Analog Devices Global Estimation of digital-to-analog converter static mismatch errors
US9716509B2 (en) 2015-12-15 2017-07-25 Analog Devices, Inc. Digital measurement of DAC switching mismatch error
US9735797B2 (en) 2015-12-15 2017-08-15 Analog Devices, Inc. Digital measurement of DAC timing mismatch error
US9438266B1 (en) 2016-02-10 2016-09-06 Texas Instruments Incorporated Calibrated-output analog-to-digital converter apparatus and methods
US9866227B1 (en) 2016-12-27 2018-01-09 Intel IP Corporation Sigma-delta analog-to-digital converter including loop filter having components for feedback digital-to-analog converter correction
EP3496274A1 (en) * 2017-12-05 2019-06-12 Nxp B.V. Successive approximation register (sar) analog-to-digital converter (adc), radar unit and method for improving harmonic distortion performance

Also Published As

Publication number Publication date
US11043960B2 (en) 2021-06-22
CN112073066A (zh) 2020-12-11
EP3751742A1 (en) 2020-12-16
US20200389180A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
CN212969607U (zh) ∑-δ模数转换器电路
US9584146B2 (en) System and method for measuring the DC-transfer characteristic of an analog-to-digital converter
US9007242B2 (en) Self-calibrated delta-sigma modulator and method thereof
US9843337B1 (en) Background flash offset calibration in continuous-time delta-sigma ADCS
US7245246B2 (en) Converter, circuit and method for compensation of non-idealities in continuous time sigma delta converters
US7821434B2 (en) Apparatus and method for efficient analog-to-digital conversion
US9219493B1 (en) Analog-to-digital converter with expected value nonlinearity calibration
CN108809319B (zh) 数/模转换器及操作方法
KR20090028496A (ko) 시그마-델타 변조기
US11522553B2 (en) Sigma-delta analog-to-digital converter circuit with real time correction for digital-to-analog converter mismatch error
EP1354410B1 (en) Digital to analog converter employing sigma-delta loop and feedback dac model
US9407279B2 (en) Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback
Petrie et al. A background calibration technique for multibit delta-sigma modulators
Wang et al. Digital correlation technique for the estimation and correction of DAC errors in multibit MASH∆ Σ ADCs
CN101512480A (zh) 一种随机数发生器
US10541699B1 (en) Signal processing and conversion
Runge et al. A digital compensation method canceling static and non-linear time-variant feedback DAC errors in ΣΔ analog-to-digital converters
US6522276B2 (en) System of DAC correction for a ΔΣ modulator
US9077363B2 (en) Stochastic encoding in analog to digital conversion
Runge et al. Correlation Based Time-Variant DAC Error Estimation in Continuous-Time∑ Δ ADCs With Pseudo Random Noise
US20230238974A1 (en) Shuffler-free adc error compensation
US11152951B2 (en) Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
JPH04302223A (ja) 回路装置
JP2874218B2 (ja) Ａ−ｄコンバータ
Witte et al. An error estimation technique for lowpass and bandpass ΣΔ ADC feedback DACs using a residual test signal

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant