KR20090028496A

KR20090028496A - 시그마-델타 변조기

Info

Publication number: KR20090028496A
Application number: KR1020087022970A
Authority: KR
Inventors: 모르건 제임스 콜머
Original assignee: 지에스 아이피 리미티드 라이어빌러티 컴퍼니
Priority date: 2006-06-12
Filing date: 2007-06-11
Publication date: 2009-03-18
Also published as: GB0611639D0; WO2007144593A1; KR101452522B1; US20080018509A1; EP2027655A1; JP4755715B2; JP2009540716A; CN101507118B; US7567192B2; CN101507118A

Abstract

두 개의 접점 부재를 구비한 기계적 스위치를 포함하고, 상기 스위치는 상기 두 개의 접점 부재를 물리적으로 접촉시킴으로써 상기 스위치의 작동을 나타내는 아날로그 스위치 신호를 출력하며, 그리고 상기 아날로그 스위치 신호를 받고 그에 의존하여 디지털 스위치 신호를 출력하기 위해 배치되는 시그마-델타 변조기를 포함하고, 상기 시그마-델타 변조기는 상기 아날로그 입력 신호의 상대적으로 높은 주파수 성분을 억제할 수 있도록 주파수 응답을 가짐으로써 상기 스위치의 출력을 효과적으로 디바운스하는 것을 특징으로 하는 스위치 회로.

Description

시그마-델타 변조기{A SIGMA-DELTA MODULATOR}

본 발명은 이득 함수(gain function)과 오프셋 함수(offset function)를 갖는 시그마-델타 변조기에 관한 것이다.

시그마-델타 변조기들은 아날로그-디지털 변환에 사용된다. 시그마-델타 변조기들은 높은 해상도(resolution), 높은 결합(integration), 및 저비용을 제공하고, 많은 응용기구에서 아날로그에서 디지털로의 변환이 요구되는 상황에서 그것들을 이상적인 선택으로 만든다.

시그마-델타 변조기의 작동은 가장 간단한 1-비트 구현을 이용하여 가장 잘 묘사된다. 전형적인 1-비트 시그마-델타 변조기가 도 1에 도시된다.

도 1에 도시된 기본적인 구현에서, 시그마-델타 변조기는 합산 유닛(1), 적분기(2), 비교기(3), 및 디지털-아날로그 변환기(DAC)(4)를 포함한다. 상기 합산 유닛은, 예를 들면, 오차 증폭기일 수 있다. 상기 비교기는 아날로그-디지털 변환기(ADC)일 수 있다.

도 1에서 보는 바와 같이, 상기 변조기의 상기 요소들은 피드백 루프에 연결된다. 상기 아날로그 입력 신호는, 피드백 신호가 감산되는 상황에서, 이 경우에는 적분기인 루프 필터로 되돌아 오기 전에, 상기 합산 유닛으로 되돌아 오게 된다. 상기 적분기로부터 출력된 신호는 상기 비교기에서 참조 신호와 비교된다. 만약 상기 적분기로부터의 상기 출력 신호가 상기 참조 신호보다 크다면, '1'이 출력되고, 만약 상기 적분기 출력 신호가 상기 참조 신호보다 작다면, '0'이 출력된다. 따라서 상기 아날로그 입력 신호는 디지털 출력 신호로 변환된다.

상기 디지털 출력 신호는, 그것이 상기 입력 신호로부터 감산되는 상황에서, 상기 DAC를 통하여, 상기 합산 유닛으로 되돌아 오게 된다. 상기 피드백 신호의 목적은 상기 아날로그 입력을 나타내는 상기 디지털 출력 신호의 1과 0을 만듬으로써 상기 비교기의 참조 레벨 가까이로 상기 적분기의 평균 출력을 유지시키는 것이다.

상기 피드백 루프에서 상기 DAC는 상단 참조 전압과 하단 참조 전압을 가진다. 상기 비교기가 '1'을 출력한 때, 상기 DAC는 상기 상단 전압에서 신호를 출력하고 상기 비교기가 '0'을 출력한 때, 상기 DAC는 상기 하단 전압에서 신호를 출력한다. 상기 변조기는 상기 입력 신호가 상기 피드백 DAC의 상기 상단이나 하단 참조 전압과 같을 때 전-범위 스케일(full-range scale)에 있다. 예를 들면, 상기 피드백 DAC가 -2.5V를 출력하면 0을 받은 때이고, 2.5V를 출력하면 1을 받은 때이고, 그래서 상기 입력의 범위는 ±2.5V이다. 상기 비교기의 참조 전압은 상기 입력 범위의 상기 상단과 하단의 한계 사이의 중간이다, 예를 들면 상기 비교기에 대한 ±2.5V 참조 전압의 입력 범위에 대해서는 0V이다. 상기 비교기에 대한 참조 전압은 상기 변조기에 대한 버츄얼 그라운드 레벨(virtual ground level)을 나타낸다. 0에 대해서 대칭적인 입력 범위를 갖는 변조기에 대해서, 상기 버츄얼 그라운드 레벨은 0이다.

상기 시그마-델타 변조기로부터의 출력은 0과 1의 스트림이다. 상기 1에서 0의 비율은 상기 변조기의 상기 입력 범위에 비교된 상기 입력 신호의 크기 (magnitude)를 나타낸다. 예를 들면, 상기 변조기의 상기 범위가 ±2.5V이고 상기 입력신호가 1.0V의 크기를 가지면, 상기 입력 신호는 5V 범위의 하단 한계보다 높은 3.5V이다. 이 예에서, 상기 출력 신호의 70%는 1로 구성된다. 상기 아날로그 입력 신호의 정확한 표시인 디지털 출력 신호를 생성하기 위한 변조기에 대해서, 상기 변조기는 상기 아날로그 입력 신호의 변화율보다 큰 비율로 샘플되어야 한다.

상술한 1-비트 변조기보다 더 복잡한 시그마-델타 변조기는 다중의 변조기와 적분기를 가질 수 있다.

시그마-델타 변조기는 전형적인 ADC들보다 향상된 노이즈 성능을 제공한다. 이것은 오버샘플링, 노이즈 쉐이핑, 디지털 필터링과 데시메이션에 의해 달성된다.

전통적인 다중-비트 ADC는, 시간상 규칙적으로 나눠진 간격으로 입력 신호를 샘플링하고, 다수의 동등한 간격으로, 미리 정해진 크기 중의 하나로서 상기 입력 신호의 크기를 분류함으로써 아날로그 신호를 디지털 신호로 변환한다. 상기 간단한 1-비트 ADC는 미리 정해진 두 개의 크기 레벨(magnitude level)에 따라 상기 입력 신호를 분류하고, 상기 입력 신호가 상기 두 레벨 중 어디에 더 근접하는지에 따라 1 이나 0을 출력한다. 게다가, 2-비트 ADC는 미리 정해진 네 개의 레벨에 따라 상기 입력 신호를 분류하고, 각 샘플링 기간등등 동안 00, 01, 10 또는 11을 출력한다. 상기 입력 신호가 비교된 크기 레벨의 수가 커질수록, 상기 변환기의 해상도(resolution)는 커진다. 동등하게 구분된 수의 값 중 하나인 상기 입력 신호에 따라 상기 ADC의 출력은 본래 부정확하다. 이것은 상기 ADC 입력은 가능한 상태의 부정의 수로 된 연속적인 신호인데, 상기 출력 신호는 서로 다른 상태의 수가 상기 변환기의 해상도에 의해 결정되는 이산 함수이기 때문이다. 아날로그로부터 디지털로의 변환은 몇몇 정보를 유실하고 상기 신호로 왜곡을 유발한다. 이런 에러의 정도는 ±LSB(상기 디지털 출력의 가장 작은 의미있는 비트(the least significant bit)까지의 수로 일정하지 않다.

싸인파(sine-wave) 입력 신호로 된 전통적인 멀티-비트 ADC로부터 상기 출력 신호의 FFT 분석으로부터 얻어진 전형적인 그래프가 도 2a에 도시된다. FS는 Nyquist 이론에 따라 상기 입력 신호의 대역폭의 최소한 2배이어야 하는, 상기 입력 신호의 샘플링 주파수이다. 상기 FFT 분석은 상기 신호를 그것의 주파수 성분으로 차단시킨다. 상기 싸인파는 단일 주파수에서 큰 스파이크로서 명백히 가시적이다. 그러나, 많은 랜덤 노이즈가 DC 에서 Fs/2로 확장하면서 또한 가시적하다. 이 노이즈는 상술한 왜곡의 결과이고 양자화 노이즈로 알려졌다.

상기 신호-대-노이즈 비율(SNR)은 노이즈를 나타내는 모든 주파수들의 RMS 합산에 의해서 상기 신호 진폭을 나눔으로써 얻어진다. 전통적인 ADC에서 SNR은 상기 해상도 예를 들면 비트의 수를 증가시킴으로써만 개선될 수 있다.

만약 상기 샘플링 주파수가 상기 오버샘플링 비 k에 의해서, kFs로 증가된다면, 상기 노이즈 층은 떨어진다. 이것은 도 2b에 도시된다. 상기 SNR은 도 2a에서 상기 상태로부터 변하지 않는다, 하지만 상기 노이즈는 더 넓은 주파수 범위로 퍼진다. 시그마-델타 변환기는 디지털 필터로 1-비트 ADC를 따름으로써 이 효과를 활 용할 수 있다. 상기 필터의 상기 효과는 도 2c에 도시된다. 상기 RMS 노이즈는 작다, 왜냐하면 상기 노이즈의 대부분은 상기 디지털 필터를 거쳐간다. 이러한 작동은 시그마-델타 변조기로 하여금 로우-해상도 ADC로부터 광범위한 다이너믹 범위를 달성할 수 있게 한다.

그러나, 상기 시그마-델타 변조기는, 적당한 해상도에 대해 요구되는 오버샘플링 비는 실현되기에는 일반적으로 너무 높기 때문에 오버샘플링 자체로부터 높은 해상도를 달성할 수 없다. 상기 시그마-델타 변조기는 또한 상기 변조기의 상기 피크 이득 응답(peak gain response)로부터 노이즈를 쉐이프(shape)한다.

도 1에 도시된 변조기에서, 상기 루프 필터는 적분기이다, 그래서 상기 변조기는 낮은 주파수에서 높은 주파수로 노이즈를 쉐이프한다. 이것은 상기 적분기가 상기 에러 전압을 더하고, 그럼으로써 상기 입력 신호에는 로우패스 필터로서 작용하고, 상기 양자화 노이즈에는 하이 패스 필터로 작용하기 때문이다. 따라서, 상기 양자화 노이즈의 대부분은 높은 주파수로 푸쉬되어진다.(도 3a 참조). 오버샘플링은 전체 노이즈 파워를 변화시키지는 않지만, 그것의 분포는 변화시킨다.

고차수 시그마-델타 변조기에 대해서, 노이즈 쉐이핑은 적분과 합산의 한 단계보다 많이 포함시킴으로써 달성된다.

만약 디지털 필터가 상기 시그마-델타 변조기의 상기 노이즈-쉐이프된 출력에 적용된다면, 도 3b에 도시된 바와 같이, 그것은 오버샘플링 단독으로 하는 것보다 더 많은 노이즈를 없앤다.

상기 시그마-델타 변조기의 출력은 상기 샘플링 비율에서 1과 0의 스트림이 다. 이 데이터 비율는 일반적으로 매우 높다, 그래서 디지털-데시메이션 필터는 상기 데이터 비율을 더 유용한 값으로 줄이는데 이용될 수 있다. 도 5에 도시된 바와 같이, 이 과정동안 유실되는 유용한 정보는 없다. 상기 디지털 출력 필터에 의해 상기 신호의 대역폭이 줄어들 때, 상기 출력 데이터 비율은 이것이 상기 오리지널 샘플링 비율보다 낮을지라도 상기 Nyqyist 기준(criterion)을 만족할 수 있다. 이것은 어떤 입력값을 유지하고, 나머지를 버림으로써 달성될 수 있다. 이 과정은 팩터(factor) M(상기 데시메이션 비)에 의한 데시메이션에 의해 알 수 있다. M은 상기 출력 데이터 비율이 상기 신호 대역폭의 2배 이상으로 제공된 어떤 정수 값을 가질 수 있다. 만약 상기 입력이 Fs에서 샘플된다면, 상기 필터된-출력 데이터 비율은 정보의 손실없이 Fs/M으로 줄어들 수 있다. 상술된 바와 같은 완전한 시스템이 도 4에 도시된다.

상기 시그마-델타 변조기는, 상기 입력 신호가 상기 변조기의 입력 범위의 상한과 하한 사이에서 변할때 가장 양호한 해상도를 제공한다. 상기 상한과 하한은 상기 변조기의 버츄얼 그라운드 레벨(virtual ground level)에 대해서 ±Vcc/2로 여겨질 수 있다(예를 들면 상기 변조기는 Vcc의 입력 범위를 가진다). 상기 시그마-델타 변조기의 해상도를 최대로 활용하는 한 가지 옵션은 트랜지션-사이클을 상기 피드백 패스로 도입함으로써 시그마-델타 변조기에서 이득 함수를 구현하는 것이다. 트랜지션 사이클은 상기 변조기의 버츄얼 그라운드 레벨과 동등한 네트(net) 평균 값을 가진다. 더 많은 트랜지션-사이클을 피드백 패스로 도입함으로써 상기 피드백의 전체의 평균 레벨은 감소한다.

도 6은 트랜지션-사이클이 피드백 패스로 도입된 시그마-델타 변조기를 나타낸다. 상기 루프 필터(5)는 적분기 회로이고, 상기 양자화기는 래치(6)이고 상기 피드백 DAC는 exclusive-OR 게이트(XOR 게이트)(7)에 의해서 대체된다. 상기 XOR 게이트는 입력으로서 상기 디지털 피드백 신호와 제어 신호를 가진다.

도 7의 파형 A는 버츄얼 그라운드 레벨(virtual ground level)에서의 입력에 대한 전형적인 피드백 신호를 나타낸다. 도 7에서, 상기 버츄얼 그라운드 레벨 (virtual ground level)은 1/2Vcc로 설정된다. 상기 신호를 50% 듀티 사이클을 가진다, 예를 들면 상기 사이클의 반은 Vcc의 상한을 갖고, 반은 0V의 하한을 갖는다. 따라서 상기 신호는 상기 변조기의 상기 입력 범위의 상한과 하한 사이의 중간인 크기, 예를 들면 이경우에 1/2Vcc, 를 갖는 입력을 나타낸다.

도 7의 파형 B는 트랜지션-사이클을 포함하는 동등한 피드백 신호를 나타낸다. non-return-to-zero나 NRZ 파형인 파형 A는 return-to-zero(RTZ)파형으로 변환한다. 도면에서 볼 수 있는 바와 같이, 상기 트랜지션-사이클은 1/2Vcc(버츄얼 그라운드)의 네트 평균값을 가진다.

도 7에 도시된 파형 B는 직접 합성하기가 어렵다. 그러나 상기 트랜지션-사이클에 대한 요구는 단지 그들의 네트 평균값이 상기 버츄얼 그라운드 레벨 (virtual ground level)과 동등한 것이기 때문에, 도 7의 파형 C는 상기 적분기에 의해 보여지는 전체 피드백 레벨에 파형 B와 같은 효과를 가질 것이다. 사실상, 파형 C에서 상기 트랜지션-사이클은 1/2Vcc의 평균값을 가지는 펄스의 쌍으로서 구현된다.

파형 C는 XOR 게이트를 파형 D(또한 도 7에 도시됨)로 이용함으로써 파형 A로부터 쉽게 생성될 수 있다. 따라서, 도 7에 도시된 상기 시그마-델타 변조기에서, 상기 디지털 출력 신호(파형 A)와 상기 제어 신호(파형 D)는 상기 피드백 신호 (파형 C)를 생성하기 위하여 XOR 게이트로 입력된다. 상기 피드백 신호는 여전히 50% 듀티 사이클을 가져서 상기 변조기는 여전히 1/2Vcc의 입력으로 밸런스됨을 주목하라. 즉, 버츄얼 그라운드(virtual ground)에서의 입력 신호에 대해서, 상기 상태는 상기 피드백 신호로의 트랜지션-사이클의 도입에 의해 피드백 신호로 변하지 않는다.

도 8의 파형 A, B,와 C는 상기 변조기가 풀 스케일 포지티브 입력(full scale positive input)(Vcc)를 가지는 상황에서 유사한 파형들이다. 상기 변조기의 상기 디지털 출력 신호는 파형 A이다. 상기 입력이 상한에 있을 때, 상기 출력 신호는 항상 높다(100% 1). 만약 같은 제어 신호(파형 C)가 상기 디지털 출력 신호와 함께 상기 XOR 게이트로 적용되었다면, 상기 피드백 파형 B가 생성된다. 이때, 상기 피드백 신호는 3/4Vcc의 DC 컨텐츠(content)를 가진다. 따라서, 3/4Vcc의 입력은 이 피드백 신호에 의해 밸런스되고, 상기 변조기에 대한 상한 입력 한계는 1/4Vcc로 감소된다.

유사하게, 만약 상기 변조기로의 입력이 풀 스케일 네거티브 입력(full scale negative input) 입력(0V)을 가지면, 같은 제어 신호는 1/4Vcc의 네트 DC 컨텐츠(content)를 가지는 피드백 신호를 생성할 것이다.

따라서, 1/4Vcc의 입력은 이 피드백 신호에 의해 밸런스될 것이고, 상기 변조기에 대한 상한 입력 한계는 1/4Vcc로 증가된다.

따라서, 전체로서, 도 7의 파형 D와 도 8의 파형 C는 Vcc에서 1/2Vcc로 상기 변조기의 입력 범위를 감소시키도록 다뤄진다. 상기 변조기는 두 개의 임플라이드(implied) 이득을 가진다. 상기 변조기로의 입력 범위를 반으로 줄임으로써, 상기 제어 신호는 이전의 두 시그마-델타 변조기의 팩터에 의한 증폭과 같은 결과를 효과적으로 달성한다.

상기 제어와 피드백 신호는 상기 디지털 출력 신호보다 높은 주파수를 바람직하게 가질 수 있다. 이것을 달성하기 위하여 상기 XOR 게이트와 상기 양자화기는 서로 다른 클럭 신호를 받을 수 있다.

상기 제어 신호는 또한 오프셋을 적용하는 데에 사용될 수 있다. 이것은 도 6에 나타낸 바와 같이 같은 베이직 회로를 사용하여 달성될 수 있다. 이 적용에서, 상기 제어 신호는 트랜지션-사이클이 비대칭 방식으로 상기 피드백 신호로 주입되도록 배치된다. '0'보다 '1'을 더 많이 상기 출력 신호로 대체하는 것은 상기 생성된 피드백 신호가 상기 입력 신호에 양의 오프셋을 적용하는 것을 야기한다. 이것은 상기 피드백 신호의 네트 DC 컨텐츠(content)가 같은 수의 트랜지션-사이클이 대칭 방식으로 상기 피드백 신호로 삽입되는 상황에서 상대적으로 감소하기 때문이다. 유사하게, '1'보다 '0'을 더 많이 대체하는 것은, 음의 오프셋이 적용될 수 있다.

트랜지션 사이클을 피드백 신호로 도입하는 것은 상기 스펙트럴 노이즈 쉐이핑 정보의 일부가 없어지는 것을 의미한다. 따라서 반드시 상기 변조기에 의해서 성취가능한 SNR에서 감소(Reduction)가 있다. 예를 들면, 상기 제어 신호가 도 7의 파형 D와 도 8의 파형 C의 형식인 상황에서, 우리는 상기 변조기로 되돌아오게 되는 상기 신호의 쿼터가 트랜지션-사이클로 대체되는 상황을 맞게 된다. 즉, 상기 피드백 신호의 단지 75%만이 노이즈 쉐이핑 컨텐츠(noise shapin content)를 포함하고 나머지 25%는 이득 스케일링(과 오프셋) 컨텐츠(content)를 포함한다. 따라서, 6dB(2의 팩터)의 l이득에 대해서, 상기 SNR 디그러데이션(degradation)은 2.5dB이다(대략 1.3의 factor).

따라서 상기 피드백 신호의 스펙트럴 노이즈 쉐이핑 정보를 유지하면서 피드백 신호를 통하여 아날로그 입력 신호에 임플라이드 오프셋 및/또는 이득을 적용할 수 있는 시그마-델타 변조기에 대한 필요가 있다.

본 발명의 제1 측면에 의하면, 아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 시그마-델타 변조기가 제공되며, 상기 변조기는, 합산 출력 신호를 생성하기 위해 상기 아날로그 입력 신호를 조정 신호로 합산하기 위한 합산 유닛; 상기 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기; 및 상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 스위치 신호를 생성하기 위해 배치되는 양자화기를 포함하는 모듈레이션 유닛을 포함하며; 상기 시그마-델타 변조기는, 상기 조정 신호에 대한 미리 정해진 두 개의 한계값 중 하나를 선택함으로써 상기 조정 신호를 생성하기 위해 배치되는 선택 회로를 포함하여 상기 조정 신호를 생성하기 위한 피드백 루프를 더 포함하며, 상기 선택은 상기 디지털 출력 신호에 의존하여 수행된다.

바람직하게 상기 모듈레이션 유닛과 상기 피드백 루프는 상기 디지털 출력 신호와 상기 조정 신호를 반복적으로 생성하기 위해 각각 배치되며, 상기 선택 회로는 각 반복에서 상기 두 한계값 중 하나를 선택하기 위해 배치된다.

바람직하게 상기 선택 회로는 상기 디지털 출력 신호를 순간값( instantaneous value)에 의존하는 상기 두개의 한계값 중 하나를 선택하기 위해 배치된다.

상기 양자화기는 상기 디지털 출력 신호에 대한 제 1 전압 레벨과 제 2 전압 레벨간에 선택함으로써 상기 디지털 출력 신호를 형성하기 위해 배치될 수 있으며, 상기 선택 회로는 제 1 전압 레벨을 갖는 상기 디지털 출력 신호에 반응하는 상기 한계값 중의 첫번째 값을 선택하고, 제 2 전압 레벨을 갖는 상기 디지털 출력 신호에 반응하는 상기 한계값 중의 두번째 값을 선택하기 위해 배치된다.

바람직하게 상기 첫번재 한계값과 상기 두번째 한계값의 적어도 하나는 상기 제 1 전압 레벨과 상기 제 2 전압 레벨 모두와 다르다.

상기 모듈레이션 유닛은 만약 상기 첫번째와 두번째 한계값이 일정하게 유지된다면 상기 디지털 출력 신호는 상기 두 개의 한계값 사이의 범위 안에 상기 아날로그 입력 신호의 레벨을 나타내도록 바람직하게 배치된다.

상기 선택 회로는 상기 한계값들을 변화시킬 수 있다.

상기 선택 회로는 상기 디지털 출력 신호를 받고 상기 디지털 출력 신호에 의존하는 상기 두 개의 한계값 중의 하나를 출력하기 위해 배치되는 멀티플렉서를 포함할 수 있다. 상기 선택 회로는 상기 아날로그 입력 신호에 의존하는 제 1, 제 2 제어 신호를 생성하기 위해 배치되는 제어 유닛을 또한 포함할 수 있다. 바람직하게 상기 선택 회로는 그 신호들이 디지털 신호가 되도록 제 1과 제 2 제어 신호들을 생성하기 위해 배치된다.

바람직하게 상기 선택 회로는 제 1 디지털-아날로그 변환기와 제 2 디지털-아날로그 변환기를 포함하고, 상기 제 1과 제 2 디지털-아날로그 변환기의 각각은 제 1과 제 2 제어 신호의 각각의 하나를 받고, 상기 제어 신호에 의존하는 각각의 한계값을 출력하기 위해 배치된다.

상기 제어 유닛은 바람직하게 상기 시그마-델타 변조기에 의해 상기 아날로그 입력 신호의 효과적인 증폭을 일으키도록 상기 제 1과 제 2 제어 신호들을 생성한다. 상기 제어 유닛은 상기 시그마-델타 변조기에 의해 상기 아날로그 입력 신호의 효과적인 오프셋을 일으키도록 상기 제 1과 제 2 제어 신호들을 또한 생성할 수 있다.

상기 두 개의 한계값의 각각은 각각의 전압 레벨에 대응할 수 있다. 상기 제어 유닛은 상기 각각의 두 전압 레벨의 차(difference)가 감소하도록 상기 제1과 제2 제어 신호들을 생성함으로써 상기 아날로그 입력 신호의 효과적인 증폭을 일으키도록 작동될 수 있다. 상기 제어 유닛은 상기 각각의 두 전압 레벨의 합이 제로가 안되도록 상기 제 1과 제 2 제어 신호들을 생성함으로써 상기 아날로그 입력 신호의 효과적인 오프셋을 일으키도록 작동될 수 있다.

상기 제어 유닛은 상기 아날로그 입력 신호가 상기 입력 신호의 허용 범위의 상기 상단 한계 및/또는 상기 하단 한계의 극단을 초과하는지를 결정하기 위해 바람직하게 배치된다.

상기 제어 유닛은 상기 아날로그 입력 신호가 상기 아날로그 입력 신호에 대한 상기 허용 범위의 상기 상단 한계 및/또는 하단 한계의 극단을 초과하는지에 대한 결정에 반응하는 상기 아날로그 입력 신호의 효과적인 증폭을 감소시키고, 상기 아날로그 입력 신호가 상기 아날로그 입력 신호에 대한 상기 허용 범위의 상기 상단 한계 또는 하단 한계의 극단을 초과하는지에 대한 결정에 반응하는 상기 아날로그 입력 신호의 효과적인 오프셋을 야기하기 위해 바람직하게 배치된다.

상기 제어 유닛은 상기 아날로그 입력 신호를 첫번째 상대적으로 높은 역치 (first relatively high threshold)와 비교하고, 만약 상기 아날로그 입력 신호가 상기 첫번째 상대적으로 높은 역치보다 낮다면 상기 아날로그 입력 신호의 효과적인 증폭을 증가시키기 위해 배치될 수 있다. 상기 제어 유닛은 상기 아날로그 입력 신호를 두번째 상대적으로 높은 역치(second relatively high threshold)와 비교하고, 만약 상기 아날로그 입력 신호가 상기 두번째 상대적으로 높은 역치보다 낮다면 상기 아날로그 입력 신호의 효과적인 증폭을 감소시키기 위해 배치될 수 있다. 바람직하게 상기 두번째 상대적으로 높은 역치는 상기 첫번째 상대적으로 높은 역치보다 높다.

상기 제어 유닛은 상기 아날로그 입력 신호를 첫번째 상대적으로 낮은 역치 (first relatively low threshold)와 비교하고, 만약 상기 아날로그 입력 신호가 상기 첫번째 상대적으로 낮은 역치보다 높다면 상기 아날로그 입력 신호의 효과적인 증폭을 증가시키기 위해 배치될 수 있다. 상기 제어 유닛은 상기 아날로그 입력 신호를 두번째 상대적으로 낮은 역치(second relatively low threshold)와 비교하고, 만약 상기 아날로그 입력 신호가 상기 두번째 상대적으로 낮은 역치보다 낮다면 상기 아날로그 입력 신호의 효과적인 증폭을 감소시키기 위해 배치될 수 있다. 바람직하게 상기 두번째 상대적으로 낮은 역치는 상기 첫번째 상대적으로 낮은 역치보다 낮다.

상기 제어 유닛은 상기 아날로그 입력 신호를 첫번째 상대적으로 높은 역치와 첫번째 상대적으로 낮은 역치로 비교하고, 만약 아날로그 입력 신호가 상기 첫번째 상대적으로 높은 역치 위나 상기 첫번째 상대적으로 낮은 역치 아래로 확장된다면, 각각 상기 첫번째 상대적으로 낮은 역치 아래나 상기 첫번째 상대적으로 높은 역치 위로 확장함 없이 상기 아날로그 입력 신호의 효과적인 오프셋을 야기하기 위해 배치될 수 있다.

상기 제어 유닛은 미리 정해진 알고리즘에 의해 상기 제어 신호를 생성하기 위해 배치될 수 있다. 상기 제어 유닛은 상기 아날로그 입력 신호에 의존하는 상기 제어 신호들을 생성하기 위한 복수의 알고리즘 중의 하나를 선택하기 위해 배치될 수 있다.

상기 시그마-델타 변조기는 비-선형 전송 함수를 가질 수 있다. 상기 제어 유닛은 상대적으로 큰 전압 범위 내에서 변하는 아날로그 입력 신호보다 상대적으로 작은 전압 범위 내에서 변하는 아날로그 입력 신호의 더 큰 효과적인 증폭을 야기하도록 작동될 수 있다.

바람직하게 상기 제어 유닛은 소프트웨어로 구현된다.

바람직하게 상기 선택은 단지 상기 디지털 출력 신호만에 의존하여 수행된다.

본 발명의 두 번째 측면에 의하면, 디지털 데이터를 검출하기 위한 검출 장치를 포함하고, 아날로그 입력 신호를 받고 상기 아날로그 입력 신호의 크기 (magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 시그마-델타 변조기를 구비한 디지털 미디어 플레이어가 제공된다. 상기 변조기는 합산 출력 신호를 생성하기 위해 상기 아날로그 스위치 신호를 조정 신호로 합산하기 위한 합산 유닛, 상기 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기, 상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 스위치 신호를 생성하기 위해 배치되는 양자화기, 및 상기 조정 신호에 대한 두 개의 한계값 중 하나를 선택함으로써 상기 조정 신호를 생성하기 위해 배치되는 선택 회로를 포함하여 상기 조정 신호를 생성하기 위한 피드백 루프를 포함하며, 상기 선택은 상기 디지털 출력 신호에 의존하여 수행된다.

바람직하게 상기 두 개의 한계값의 각각은 각각의 전압 레벨에 대응하고, 상기 디지털 미디어 플레이어는 상기 각각의 전압 레벨을 설정하기 위한 제1과 제2 제어 신호들을 생성하기 위해 배치되는 제어 유닛을 포함한다.

바람직하게 상기 제어 유닛은 상기 검출 장치에 의해 검출된 디지털 데이터의 유형에 의존하는 미리 정해진 제1과 제2 제어 신호들을 선택하기 위해 배치된다.

상기 제어 유닛은 상기 검출 장치에 의해 검출된 상기 디지털 데이터에 의존하는 정보를 상기 검출 장치로부터 받고, 상기 받은 정보에 의존하는 상기 제1과 제2 제어 신호들을 생성하기 위해 배치될 수 있다.

상기 디지털 미디어 플레이어는 광학 디스크를 플레이하기 위해 배치될 수 있고, 상기 제어 장치는 광학 디스크의 반사성을 나타내는 상기 검출 장치로부터 신호를 받기 위해 배치될 수 있으며, 상기 제어 유닛은 상기 신호에 의존하여 상기 제1과 제2 신호들을 생성하기 위해 배치된다.

상기 플레이어는 광학 디스크를 플레이하기 위해 배치될 수 있고, 상기 검출 장치는 광학 디스크의 내용을 검출하고 그에 의존하는 상기 아날로그 입력 신호를 생성하기 위해 배치될 수 있다.

본 발명의 세 번째 측면에 의하면, 시그마-델타 변조기에 의하여 아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 방법이 제공된다. 상기 방법은 합산 출력 신호를 생성하기 위해 합산 유닛에 의해 상기 아날로그 입력 신호를 조정 신호로 합산하는 단계와, 합산 출력 신호에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기에서 상기 합산 출력 신호를 받는 단계와, 적분기 출력 신호에 의존하는 상기 디지털 출력 신호를 생성하기 위해 배치되는 양자화기에서 상기 적분기 출력 신호를 받는 단계와, 피드백 루프에 의해 상기 조정 신호에 대한 두 개의 한계값 중 하나를 선택함으로써 상기 조정 신호를 생성하는 단계를 포함하며, 상기 피드백 루프는 상기 디지털 출력 신호에 의존하여 상기 선택을 수행하기 위해 배치되는 선택 회로를 포함한다.

본 발명의 네 번째 측면에 의하면, 아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 시그마-델타 변조기가 제공된다. 상기 변조기는 합산 출력 신호를 생성하기 위해 상기 아날로그 입력 신호에 조정 신호룰 합산하기 위한 합산 유닛; 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기; 및 상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 출력 신호를 생성하기 위해 배치되는 양자화기를 포함하는 모듈레이션 유닛을 포함하며, 상기 시그마-델타 변조기는, 상기 디지털 출력 신호에서 두 개의 출력값 사이에서의 전이(transition)에 응하여 상기 조정 신호가 두 개의 한계값 사이에서의 일치하는 전이를 갖게 형성되도록, 상기 디지털 출력 신호에 의존하는 상기 조정 신호를 생성하도록 배치되는 선택 회로를 포함하여 상기 조정 신호를 생성하기 위한 피드백 루프를 더 포함한다.

상기 선택 회로는 상기 두 개의 한계값 중 적어도 하나는 상기 두 출력값들의 모두와 다르도록 상기 조정 신호를 생성하도록 배치될 수 있다.

상기 두 출력값들과 상기 두 한계값들은 각각 상대적으로 높은 값과 상대적으로 낮은 값을 포함한다. 상기 선택 회로는 상기 디지털 출력 신호에서 상대적으로 높은 출력값과 상대적으로 낮은 출력값 사이에서 한 방향으로의 전이 (transition)에 응하고, 상기 조정 신호가 상기 상대적으로 높은 한계값과 상대적으로 낮은 한계값 사이에서 같은 방향으로 전이(transition)를 갖도록 배치될 수 있다.

본 발명의 다섯 번째 측면에 의하면, 디지털 데이터를 검출하기 위한 검출 장치를 포함하고, 아날로그 입력 신호를 받고 상기 아날로그 입력 신호의 크기( magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 시그마-델타 변조기를 구비한 디지털 미디어 플레이어가 제공된다. 상기 변조기는 합산 출력 신호를 생성하기 위해 상기 아날로그 입력 신호를 조정 신호로 합산하기 위한 합산 유닛; 상기 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위한 적분기; 및 상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 출력 신호를 받기 위해 배치되는 양자화기를 포함하는 모듈레이션 유닛을 포함하며, 상기 시그마-델타 변조기는, 상기 디지털 출력 신호에서 두 개의 출력값 사이에서의 전이 (transition)에 응하여 상기 조정 신호가 두 개의 한계값 사이에서의 일치하는 전이를 갖게 형성되도록, 상기 디지털 출력 신호에 의존하는 상기 조정 신호를 형성하기 위해 배치되는 선택 회로를 포함하여 상기 조정 신호를 생성하기 위한 피드백 루프를 더 포함한다.

본 발명의 여섯 번째 측면에 의하면, 시그마-델타 변조기에 의해 아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 방법이 제공된다. 상기 방법은, 합산 출력 신호를 생성하기 위하여 합산 유닛에 의해 상기 아날로그 입력 신호를 조정 신호로 합산하는 단계, 합산 출력 신호에 의존한 적분기 출력 신호를 생성하기 위해 배치되는 적분기에 상기 합산 출력 신호를 받는 단계, 상기 적분기 출력 신호에 의존하는 상기 디지털 출력 신호를 생성하기 위해 배치되는 양자화기에서 상기 적분기 출력 신호를 받는 단계, 및 상기 디지털 출력 신호에서 두 개의 출력값 사이에서의 전이(transition)에 응하여 상기 조정 신호가 두 개의 한계값 사이에서의 일치하는 전이를 갖게 형성되도록, 상기 디지털 출력 신호에 의존하는 상기 조정 신호를 생성하는 단계를 포함한다.

본 발명의 더 나은 이해를 위해, 다음 도면을 참조한다.

도 1은 종래 기술에 따른 시그마-델타 변조를 도시한다.

도 2a-c는 ADC의 출력 노이즈 레벨에서 오버 샘플링과 디지털 필터링의 효과를 도시한다.

도 3a-b는 ADC의 출력 노이즈 레벨에서 노이즈 쉐이핑(shaping)의 효과를 도시한다.

도 4는 상기 출력 신호에서 노이즈 레벨을 감소시키는 데 적용되는 단계의 개략도이다.

도 5는 노이즈 감소에서 데시메이션의 효과를 도시한다.

도 6은 본 발명의 일실시예에 따른 시그마-델타 변조기를 도시한다.

도 7은 시그마-델타 변조기에서 이득 함수(gain function)를 구현하기 위한 파형을 도시한다.

도 8은 시그마-델타 변조기에서 이득 함수를 구현하기 위한 파형을 도시한다.

도 9는 본 발명의 일반적인 실시예에 따른 시그마-델타 변조기를 도시한다.

도 10은 시그마-델타 변조기의 비선형 전송 함수를 도시한다.

도 11은 두 개의 상단과 두 개의 하단 역치(thresholds)와 비교된 아날로그 입력 신호를 도시한다.

상술 한 바와 같이, 시그마-델타 변조기의 허용가능한 입력 범위는 상기 피드백 신호의 상단과 하단 전압에 의해 결정된다. 본 발명의 실시예에 따른 시그마-델타 변조기에서, 상기 피드백 신호의 상기 상단과 하단 전압은 두 개의 한계 전압에 의해 설정된다. 상기 피드백 신호는 상기 두 개의 한계 전압들 사이에서 선택하도록 상기 디지털 출력 신호를 사용함으로써 생성된다. 상기 시그마-델타 변조기의임플라이드(implied) 이득과 오프셋은 상기 한계 전압에 대한 적합한 값을 선택함으로써 제어된다.

본 발명의 실시예에 따른 시그마-델타 변조기가 특정 구현에 관하여 설명될 것이다. 이것은 단지 예시적인 목적이며 본 발명은 임플라이드(implied) 이득 및/또는 오프셋이 상기 피드백 신호의 상기 상단과 하단 전압에 의해 제어될 수 있는 어떠한 시그마-델타 변조기를 포함함을 이해하여야 한다.

본 발명의 일실시예에 따른 시그마-델타 변조가 도 9에 도시된다. 상기 변조기는 합산 유닛(8), 적분기(9), 양자화기(10), 및 피드백 루프에 연결된 선택 회로 (11)를 포함한다.

상기 합산 유닛은 아날로그 입력 신호와 상기 선택 회로에 의해 출력되는 조정 신호를 받기 위해 배치된다. 상기 합산 유닛은 상기 조정 신호를 상기 아날로그 입력 신호로 감산하고 상기 적분기로 감산된 신호를 출력한다. 상기 적분기는 상기 감산된 신호를 필터링하고 상기 필터링된 신호를, 상기 적분된 신호를 비교기에서 참조 신호와 비교하는 상기 양자화기로 출력한다. 만약 상기 적분기로부터의 출력 신호가 상기 참조 신호보다 크면, '1'이 출력되고, 만약 상기 적분기 출력 신호가 상기 참조 신호보다 작으면, '0'이 출력된다. 따라서 상기 아날로그 입력 신호는 디지털 출력 신호로 변환된다.

상기 변조기는 상기 디지털 출력 신호를 출력한다. 상기 디지털 출력 신호는 또한 상기 선택 회로로 되돌아오게 된다. 상기 선택 회로의 역할은 상기 조정 신호를 통하여 상기 시그마-델타 변조기의 입력 범위를 설정하는 것이다.

도 9에 도시된 본 발명의 실시예에 따른 선택 회로는 멀티플렉서(15), 제1 DAC(13), 제 2 DAC(14) 및 제어 유닛(12)을 포함한다. 상기 멀티플렉서는 입력으로서 상기 디지털 출력 신호와 두 한계 값을 받는다. 각 한계 값은 두 DAC의 각각으로부터의 전압 출력이다. 제1 DAC는 첫 번째 한계 값을 출력하고, 제2 DAC는 두 번째 한계 값을 출력한다. 각 DAC에 의한 상기 전압 출력은 상기 제어 유닛에 의해 생성된 제어 신호에 의해 제어된다. 따라서 상기 제어 유닛은 상기 한계 값들이 상기 두 개의 제어 신호를 통하여 상기 멀티플렉서로 입력되도록 제어할 수 있다.

바람직하게 상기 제어 유닛은 소프트웨어로 구현된다. 바람직하게 상기 제어 유닛에 의해 생성되는 상기 제어 신호는 디지털 신호이다.

상기 디지털 출력 신호는 어떤 주어진 시간에 상기 멀티플렉서에 의해 두 한계 값 중 어느 것이 출력될지를 제어한다. 상기 디지털 출력신호가 높을 때, 예를 들면 상기 시그마-델타 변조기가 '1'을 출력할 때, 상기 멀티플렉서는 상기 두 한계 값 중 하나를 출력한다. 상기 디지털 출력 신호가 낮을 때, 예를 들면 상기 시 그마-델타 변조기가 '0'을 출력할 때, 상기 멀티플렉서는 상기 두 한계 값의 다른 하나를 출력한다. 상기 멀티플렉서에 의한 상기 조정 신호 출력은 상기 디지털 출력 신호와 같은 1과 0의 순서를 포함한다, 하지만 상기 디지털 출력 신호에서 각 '1'과 '0'의 전압 레벨은 상기 두 한계 값의 각각에 의해 대체된다. 따라서, 상기 디지털 출력 신호에서 '1'과 '0' 사이에서의 전이(transition)는 상기 조정 신호에서 두 개의 한계 값 사이에서의 일치하는 전이(coinsident transition)로 나타낸다. 상기 조정 신호에서 상기 일치하는 전이는 상기 디지털 출력 신호에서의 상기 전이와 같은 방향으로 될 수 있다, 즉, 상기 디지털 출력 신호에서 '0'과 '1' 사이에서의 전이는 상기 조정 신호에서 상기 두 개의 한계 값의 상기 하단으로부터 상기 두 개의 한계 값의 상단으로의 전이에 의해 나타낼 수 있다.

상기 선택 유닛은 바람직하게 상기 두 개의 한계 값들을 조정할 수 있다. 상기 조정 신호가 변하는 사이에서의 상한과 하한은 상기 두 한계 값을 조정함으로써 제어될 수 있다. 이러한 방식에서, 상기 시그마-델타 변조기에 의해 상기 아날로그 입력 신호에 적용되는 상기 이득과 오프셋은 상기 제어 유닛에 의해 직접적으로 제어될 수 있다.

상기 한계 값들은 상기 디지털 출력 신호에서 '1'과 '0'을 나타내는 상기 전압 레벨과 다를 수 있다. 예를 들면, 상기 두 개의 한계 값의 하단은 상기 디지털 출력 신호에서 '0'을 나타내는 전압 레벨과 다를 수 있고, 상기 두 개의 한계 값의 상단은 상기 디지털 출력 신호에서 '1'을 나타내는 전압 레벨과 다르거나 두 개의 한계 값 모두 상기 디지털 출력 신호에서 각각의 전압 레벨과 다를 수 있다.

예를 들면, 만약 상기 두 개의 한계 값들이 최초에 +2.5V와 -2.5V로 각각 설정된다면, 상기 시그마-델타 변조기의 상기 입력 범위는 ±2.5V이다. 만약 상기 두 개의 한계 값들이 각각 +2.0V와 -2.0V로 변한다면, 상기 시그마-델타 변조기의 상기 입력 범위는 1V 감소한 ±2.0V이다. 따라서 상기 변조기의 임플라이드(implied) 이득은 20% 증가한다. 유사하게, 만약 상기 두 개의 한계 값들이 그들의 합이 0이 안되도록 변한다면, 예를 들면, 하나의 한계 값이 0V이고 다른 것은 5V로 변함으로써, 임플라이드 오프셋은 상기 조정 신호의 DC 컨텐츠(content)에서 네트(net) 증가에 의해 상기 아날로그 입력 신호에 적용된다. 따라서 임플라이드 음의 오프셋이 상기 아날로그 입력 신호에 적용된다. 만약 상기 두 개의 한계 값들이 상기 조정 신호의 네트 DC 컨텐츠가 감소하도록 조정된다면(예를 들면, 상기 두 개의 한계 값들의 합이 음이라면), 임플라이드 양의 오프셋이 상기 입력 신호에 적용된다.

본 발명의 실시예에 따른 시그마-델타 변조기는 현재의 변조기의 노이즈 페널티(penalties)를 일으키지 않고 피드백 신호를 통해 다양한 이득과 오프셋을 제공하므로 편리하다. 상기 피드백 신호의 상단과 하단 전압 역치(thresholds)를 직접적으로 변화시킴으로써, 상기 시그마-델타 변조기는 어떠한 스펙트럴 노이즈 쉐이핑 정보를 제거해야 함 없이 상기 피드백 신호의 네트 DC 컨텐츠를 조정할 수 있다. 상기 디지털 출력 신호에 존재하는 '1'과 '0'의 최초 순서가 유지되기 때문에 상기 스펙트럴 노이즈 쉐이핑 정보는 상기 피드백 신호에 유지될 수 있다.

본 발명의 특정 실시예에 따른 시그마-델타 변조기는 상기 디지털 출력 신호만에 의존하여 상기 조정 신호에 대한 두 개의 한계 값 중 하나를 선택하는 상기 선택 회로에 의해 상기 조정 신호에서 상기 디지털 출력 신호의 상기 스펙트럴 노이즈 쉐이핑 정보를 수월하게 유지할 수 있다. 그러한 선택 회로의 일례가 도 9에 도시된다. 상기 디지털 출력 신호만에 의존하여 상기 선택을 수행하는 것은 상기 조정 신호에서 상기 디지털 출력 신호에서 전이(transition)을 재생하는 간단한 방식을 제공한다.

본 발명의 실시예에 따른 상기 시그마-델타 변조기는 또한 현재의 변조기보다 낮은 비용으로 다양한 이득과 오프셋을 제공한다.

본 발명의 실시예에 따른 상기 시그마-델타 변조기는 변조기가 다른 전압 범위에 걸쳐 변하는 입력 신호를 받는 응용에서 편리하게 사용될 수 있다. 예를 들면, 안테나에 의해 받은 라디오 주파수 신호는 송신과 수신 안테나 사이의 거리에 의존하여 다른 진폭 범위를 다양하게 교차(across)하기 쉽게 된다. 먼 전송기로부터 받은 신호에 대해서, 상기 시그마-델타 변조기의 임플라이드 이득은 상기 변조기의 해상도가 상기 낮은 진폭 신호에 대해 충분히 민감하도록 증가될 수 있다.

다른 응용에서, 시그마-델타 변조기는 CD-플레이어에서 사용될 수 있다. CD는 반사성에서 다양하다; 예를 들면, CD-RW 디스크는 CD-R 디스크나 프레스 된 (pressed) 디스크보다 약 4배 작은 반사성을 가진다. 전형적으로, 반사성에서의 이러한 변화는 상기 변조기 앞에서 상기 아날로그 증폭기에서 단일 이득 스위치 옵션을 사용함으로써 설명된다. 그러나, 반사성에서의 이러한 차이는 상기 피드백 루프를 통하여 상기 변조기의 상기 임플라이드 이득을 간단하게 조정함으로써 본 발명의 실시예에 따른 시그마-델타 변조기를 사용하여 보정될 수 있다.

다르게 변화하는 입력 신호를 받은 시그마-델타 변조기가 있는 응용에 대해서 전압 범위는 상기 입력 신호의 소스에 의존하는 것으로 알려졌다, 제어 유닛은 각 소스에 대해 저장된 적합한 한계 값들의 집합을 가질 수 있다(예를 들면, CD들의 서로 다른 유형).상기 제어 유닛은 상기 아날로그 입력 신호를 제공하는 상기 소스에 대해 적합한 한계 값들을 사용할 수 있다. 상기 제어 유닛은 그들의 미리 정해진 한계 값들을 사용하는 것으로 제한될 수 있다. 대안적으로, 상기 제어 유닛은 초기의 한계 값들을 변화시킬 수 있다. 상기 초기의 한계 값들에서의 그러한 변화는 특정 한계 내에서 제한될 수 있다. 상기 제어 유닛은 유저 작동 스위치와 같은 외부 소스로부터 상기 입력 신호의 상기 소스에 관한 정보를 받을 수 있다. 대안적으로, 상기 제어 유닛은 전압 범위를 결정하기 위해 상기 아날로그 입력 신호를 분석하고, 상기 미리 정해진 한계 값들이 사용되어야 하는지를 결정하는 데에 이 분석을 이용할 수 있다.

본 발명의 실시예에 따른 시그마-델타 변조기의 추가적인 장점은 현재의 시그마-델타 변조기보다 임플라이드 이득과 오프셋이 보다 직접적으로 제어될 수 있는 아나로그-디지털 변환기를 제공한다는 것이다. 따라서 상기 아날로그 입력 신호에 다양한 이득과 오프셋을 적용하는 데에 유리한 구현에 사용될 수 있다. 예를 들면, 상기 제어 유닛은 상기 아날로그 입력 신호를 모니터할 수 있고 그에 따라 적응성 있게 상기 이득과 오프셋을 조정할 수 있다. 그러한 적응성의 이득과 오프셋 제어는 상기 아날로그 입력 신호의 진폭이 상기 신호의 정보 내용과 관련없는 바람직하지 않은 파동을 포함하는 응용에 대해서 유용하다. 예를 들면, CD 플레이어에 서 CD의 상기 반사성은 상기 아날로그 입력 신호에서 상기 신호의 오디오 콘텐츠와 관련없는 파동을 야기하는 디스크의 반경에 따라 변화하는 경향이 있다. 본 본발명의 실시예에 따른 상기 시그마-델타 변조기는 상기 아날로그 입력 신호에 적용되는 상기 이득과 오프셋을 적응성 있게 조정함으로써 원치않는 그러한 원치않는 파동을 최소화할 수 있다.

적응성의 이득 제어는 상기 입력 신호에 의존하는 상기 변조기의 감도를 조정하는 데에 또한 유용하다. 몇몇 응용에서, 상기 아날로그 입력 신호가 낮은 진폭일 때 상기 변조기가 더 큰 감도를 디스플레이하도록, 상기 시그마-델타 변조기는 비선형 전송 함수를 갖는 것이 바람직하다(도 11에 도시된 바와 같이). 예를 들면, 스피치(speech)는 넓은 다이너믹 범위를 갖고 오디오 신호의 감지된 강도는 선형보다 로그(logarithmic)하다. 따라서, 아날로그 스피치 신호를 디지털 신호를 변환할 때, 상기 변조기의 해상도를 상기 신호의 변화하는 다이너믹한 범위에 적용시키는 데에 유리할 수 있다.

비선형 전송 함수를 구현하기 위하여 상기 제어 유닛은 적합한 알고리즘을 사용하도록 프로그램될 수 있다. 적합한 예는 디지털 커뮤니케이션 시스템에 사용되는 μ-law와 A-law 알고리즘을 포함한다. 상기 제어 유닛은 상기 아날로그 입력 신호의 유형에 의존하는 다른 알고리즘을 사용할 수 있다. 예를 들면, 서로 다른 알고리즘은 오디오 신호를 나타내는 아날로그 입력 신호보다 비쥬얼 신호를 나타내는 아날로그 입력 신호에 대해 구현될 수 있다. 상기 시그마-델타 변조기의 전송 함수는 상기 제어 유닛에 의해 어떤 알고리즘이 실행되는지에 의존될 수 있다.

상기 제어 유닛은 상기 아날로그 입력 신호를 모니터하기 위해 배치될 수 있다. 예를 들면, 상기 제어 유닛은 그 진폭이 허용가능한 입력 범위의 상한과 하한 중 어느 하나를 초과함을 가리키는, 상기 입력 신호의 클리핑(clipping)을 초래할 수 있다. 예를 들면, 상기 제어 유닛은 상기 아날로그 입력 신호를 샘플하고 그 샘플을 상기 조정 신호 변화 사이의 상한과 하한을 비교할 수 있다. 만약 상기 샘플의 일부의 크기(magnitude)가 상기 상한이나 하한 중 어느 하나의 크기를 초과하면, 상기 제어 유닛은 그에 따라 상기 두 개의 한계 값의 크기(magnitude)를 증가시킬 수 있다, 그럼으로써 상기 시그마-델타 변조기의 상기 임플라이드 이득을 감소시킨다. 대안적으로, 만약 상기 샘플의 일부의 크기(magnitude)가 상기 상한이나 하한 중 어느 하나의 크기(magnitude)보다 상당히 작고 상기 상한과 하한 어느 것도 초과하지 않는다면, 상기 제어 유닛은 상기 두 개의 한계 값들의 크기 (magnitude)를 감소시킬 수 있고 그럼으로써 상기 시그마-델타 변조기의 상기 임플라이드 이득을 증가시킨다.

상기 제어 유닛은 또한 상기 시그마-델타 변조기의 상기 오프셋을 조정할 수 있다. 예를 들면, 만약 상기 샘플의 일부의 크기(magnitude)가 상기 상한과 하한 중 하나만의 크기를 초과한다면, 상기 제어 유닛이 상기 이득보다 상기 시그마-델타 변조기의 상기 오프셋을 조정하는 데에 보다 적합할 수 있다. 이것은 상기 두 개의 한계 값 사이에서의 전압에서 차(difference)를 거의 그대로 유지하지만 각 한계 값을 적절한 양으로 증가하거나 감소함으로써 달성된다.

클리핑(clipping)을 방지하기 위해서, 클리핑이 실제로 일어나기 전에 상기 제어 유닛에 의해서 교정 활동이 잡힐 수 있도록, 상기 제어 유닛에 대해서 상기 아날로그 입력 신호의 샘플된 값들을 상기 허용가능한 입력 범위의 하한과 상한 위와 아래로 각각 설정된 역치(thresholds)와 비교하는 것이 바람직할 수 있다.

상기 제어 유닛에 대해 상기 아날로그 입력 신호의 파동을 모니터하기 위한 한 가지 편리한 방식은 상기 신호를 두 상단과 두 하단 역치(thresholds)와 비교하는 것이다. 이것은 도 11에 도시된다. 상기 아날로그 입력 신호(16)는 상기 제어 유닛에 의해서 네 역치와 비교된다: 제1 하이 역치(17), 제2 하이 역치(18), 제1 로우 역치(19)와 제2 로우 역치(20). 도 11에 도시된 바와 같이, 상기 제2 하이 역치는 제1 하이 역치보다 높고, 제2 로우 역치는 제1 로우 역치보다 낮다. 바람직하게, 상기 하이 역치들의 각각의 전압은 상기 변조기의 입력 범위의 상한의 그것보다 작고, 상기 로우 역치들의 각각의 전압은 상기 변조기의 입력 범위의 하한의 그것보다 높다.

만약 상기 제어 유닛이 상기 아날로그 입력 신호가 상기 제2 하이 역치나 상기 제2 로우 역치 중 어느 하나를 초과함을 감지한다면, 상기 아날로그 신호가 클리핑될 위험에 있는 것으로 결정할 수 있다. 그리고 나서 상기 제어 유닛은 상기 한계 값들을 조정할 수 있고, 그 결과 상기 시그마-델타 변조기의 이득 및/또는 오프셋이 그에 따라 조정된다.

만약 상기 제어 유닛이 상기 아날로그 입력 신호가 상기 제1 하이 역치나 상기 제1 로우 역치 중 어느 하나를 초과하지 않는 것을 감지한다면, 상기 아날로그 신호가 증폭되어야 하거나 상기 허용가능한 입력 범위로 안에 보다 중심으로 위치 되어야 함을 결정할 수 있다. 그리고 나서 상기 제어 유닛은 상기 한계 값들을 조정할 수 있고, 그 결과 상기 시그마-델타 변조기의 이득 및/또는 오프셋이 그에 따라 조정된다.

앞서와 같이, 상기 제어 유닛에 대해 이 비교를 수행하는 한 가지 편리한 방법은 상기 아날로그 입력 신호를 상기 시그마-델타 변조기에 들어가기 전에 샘플하고 그 샘플을 상기 네 역치(threshold)의 상기 전압 레벨과 비교하는 것이다. 상기 제어 유닛은 샘플의 특정 수가 교정 활동이 잡히기 전에 상기 적합한 역치 위나 아래로 요구되도록 배치될 수 있다. 샘플의 이 수는 교정 활동의 부족으로부터 발생하는 결과의 격렬에 따라 다를 수 있다. 예를 들면, 상기 시그마-델타 변조기의 감도를 증가시키는 작동이 트리거되기 전에 두드러지게 많은 샘플들이 제1 하이와 로우 역치의 범위에 들어가기가 요구되는 동안 클리핑을 피하기 위해 제2 하이 또는 로우 역치를 초과하는 하나의 샘플만이 상기 제어 유닛에 의해 교정 작업이 트리거되는 것이 요구된다.

상기 시그마-델타 변조기는 몇몇 특정 응용들과 관련하여 위에서 설명되었다. 이것은 단지 예시적인 목적이고, 본 발명에 따른 상기 시그마-델타 변조기는 ADC를 필요로 하는 어떠한 응용과도 결합될 수 있음을 이해하여야 한다. 그러한 응용들은 디지털 데이터를 검출할 수 있는, 예를 들면, 디지털 미디어 플레이어들을 포함한다.

본 발명의 원리는 어떠한 종류의 시그마-델타 변조기에도 적용될 수 있다, 예를 들면, 아날로그, 디지털 혹은 스위치된 커패시터. 본 발명의 설명은 적분기인 루프 필터를 갖는 시그마-델타 변조기, 결과적으로 로우-패스 시그마-델타 변조기에 한정되었다. 그러나, 사실상, 상기 적분기는 어떤 루프 쉐이핑 요소로 대체될 수 있다, 그럼으로써 로우-패스, 밴드-패스나 하이-패스 변조기, 아날로그 또는 디지털에 대해서 허용한다. 상기 양자화기가 2-레벨 타입으로서 보여진다 할지라도, 그것은 어떠한 수의 레벨을 가질 수 있다. 본 발명에 의한 방법은 변조기의 어떠한 차수(order)에도 적용될 수 있다. 상술한 바와 같은 상기 1차 시그마-델타 변조기는 단지 예에 지나지 않고, 본 발명의 원리는 다른 변조기에 대해서도 동일하게 유지됨을 이해하여야 한다.

출원인은 이로써 여기에서 설명된 개별적인 특징이나 그러한 특징들의 결합들이 여기에 개시된 어떤 문제들을 해결하는지에 관계없이, 그리고, 본 청구항의 범위에 한정하지 않고, 그러한 특징이나 결합들이 당업자의 통상의 일반적인 지식에 비추어 전체로서 본 발명의 명세서를 기초로 수행될 수 있을 정도까지, 여기에 설명된 각각의 개별적인 형태 단독으로, 그리고 그러한 형태들의 둘 또는 그 이상의 어떠한 결합으로 개시한다. 본 출원인은 본 발명의 실시예들이 어떠한 개별적인 특징이나 특징들의 결합으로 구성될 수 있음을 말한다. 앞서 말한 관점으로 볼때 본 발명의 범위 안에서 다양한 변형예들이 만들어질 수 있음은 당업자에게 명백하다.

Claims

아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 시그마-델타 변조기로서, 상기 변조기는,

합산 출력 신호를 생성하기 위해 상기 아날로그 입력 신호를 조정 신호로 합산하기 위한 합산 유닛,

상기 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기, 및

상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 출력 신호를 생성하기 위해 배치되는 양자화기를 포함하는 모듈레이션 유닛을 포함하며,

상기 시그마-델타 변조기는,

상기 조정 신호에 대한 두 개의 한계값 중 하나를 선택함으로써 상기 조정 신호를 생성하기 위해 배치되는 선택 회로를 포함하여, 상기 조정 신호를 생성하기 위한 피드백 루프를 더 포함하며, 상기 선택은 상기 디지털 출력 신호에 의존하여 수행되는 것을 특징으로 하는 시그마-델타 변조기.
제1항에 있어서, 상기 모듈레이션 유닛과 상기 피드백 루프는 상기 디지털 출력 신호와 상기 조정 신호를 반복적으로 생성하기 위해 각각 배치되며, 상기 선택 회로는 각 반복에서 상기 두 개의 한계값 중 하나를 선택하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제1항 또는 제2항에 있어서, 상기 선택 회로는 상기 디지털 출력 신호의 순간값(instantaneous value)에 의존하는 상기 두 개의 한계 값 중 하나를 선택하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제3항에 있어서, 상기 양자화기는 상기 디지털 출력 신호에 대한 제 1 전압 레벨과 제 2 전압 레벨간에 선택함으로써 상기 디지털 출력 신호를 형성하기 위해 배치되며, 상기 선택 회로는 제 1 전압 레벨을 갖는 상기 디지털 출력 신호에 반응하는 상기 한계값 중의 첫번째 값을 선택하고, 제 2 전압 레벨을 갖는 상기 디지털 출력 신호에 반응하는 상기 한계값 중의 두번째 값을 선택하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제4항에 있어서, 상기 첫번째 한계값과 상기 두번째 한계값의 적어도 하나는 상기 제 1 전압 레벨과 상기 제 2 전압 레벨 모두와 다른 것을 특징으로 하는 시그마-델타 변조기.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 모듈레이션 유닛은 만약 상기 첫번째와 두번째 한계값이 일정하게 유지된다면 상기 디지털 출력 신호는 상기 두 개의 한계값 사이의 범위 안에 상기 아날로그 입력 신호의 레벨을 나타내도록 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 선택 회로는 상기 디지털 출력 신호를 받고 상기 디지털 출력 신호에 의존하는 상기 두 개의 한계값 중의 하나를 출력하기 위해 배치되는 멀티플렉서를 포함하는 것을 특징으로 하는 시그마-델타 변조기.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 선택 회로는 상기 한계값들을 변화시킬 수 있는 것을 특징으로 하는 시그마-델타 변조기.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 선택 회로는 상기 아날로그 입력 신호에 의존하는 제 1, 제 2 제어 신호를 생성하기 위해 배치되는 제어 유닛을 포함하는 것을 특징으로 하는 시그마-델타 변조기.
제9항에 있어서, 상기 선택 회로는 그 신호들이 디지털 신호가 되도록 제1과 제2 제어 신호들을 생성하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 또는 제10항에 있어서, 상기 선택 회로는 제1 디지털-아날로그 변환기와 제2 디지털-아날로그 변환기를 포함하고, 상기 제1과 제2 디지털-아날로그 변환기의 각각은 상기 제1과 제2 제어 신호의 각각의 하나를 받고, 상기 제어 신호에 의존하는 각각의 한계값을 출력하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제11항 중 어느 한 항에 있어서, 상기 제어 유닛은 상기 시그마-델타 변조기에 의해 상기 아날로그 입력 신호의 효과적인 증폭을 일으키도록 상기 제1과 제2 제어 신호들을 생성하는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제12항 중 어느 한 항에 있어서, 상기 제어 유닛은 상기 시그마-델타 변조기에 의해 상기 아날로그 입력 신호의 효과적인 오프셋을 일으키도록 상기 제1과 제2 제어 신호들을 생성하는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제13항 중 어느 한 항에 있어서, 상기 두 개의 한계값의 각각은 각각의 전압 레벨에 대응하고, 상기 제어 유닛은 상기 각각의 두 전압 레벨의 차 (difference)가 감소하도록 상기 제 1과 제 2 제어 신호들을 생성함으로써 상기 아날로그 입력 신호의 효과적인 증폭을 일으키도록 작동되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제14항 중 어느 한 항에 있어서, 상기 두 개의 한계값의 각각은 각각의 전압 레벨에 대응하고, 상기 제어 유닛은 상기 각각의 두 전압 레벨의 합이 제로가 안되도록 상기 제 1과 제 2 제어 신호들을 생성함으로써 상기 아날로그 입 력 신호의 효과적인 오프셋을 일으키도록 작동되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제15항 중 어느 한 항에 있어서, 상기 제어 유닛은 상기 아날로그 입력 신호가 상기 입력 신호의 허용 범위의 상단 한계 및/또는 하단 한계의 극단을 초과하는지를 결정하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제16항에 있어서, 상기 제어 유닛은 상기 아날로그 입력 신호가 상기 아날로그 입력 신호에 대한 허용 범위의 상단 한계 및/또는 하단 한계의 극단을 초과하는지에 대한 결정에 반응하는 상기 아날로그 입력 신호의 효과적인 증폭을 감소시키기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제16항 또는 제17항에 있어서, 상기 제어 유닛은 상기 아날로그 입력 신호가 상기 아날로그 입력 신호에 대한 허용 범위의 상단 한계 또는 하단 한계의 극단을 초과하는지에 대한 결정에 반응하는 상기 아날로그 입력 신호의 효과적인 오프셋을 야기하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제18항 중 어느 한 항에 있어서, 상기 제어 유닛은 상기 아날로그 입력 신호를 첫번째 상대적으로 높은 역치(threshold)와 비교하고, 만약 상기 아날로그 입력 신호가 상기 첫번째 상대적으로 높은 역치보다 낮다면 상기 아날로그 입력 신호의 효과적인 증폭을 증가시키기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제19항 중 어느 한 항에 있어서, 상기 제어 유닛은 상기 아날로그 입력 신호를 두번째 상대적으로 높은 역치(threshold)와 비교하고, 만약 상기 아날로그 입력 신호가 상기 두번째 상대적으로 높은 역치보다 낮다면 상기 아날로그 입력 신호의 효과적인 증폭을 감소시키기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제19항 또는 제20항에 있어서, 상기 두번째 상대적으로 높은 역치는 상기 첫번째 상대적으로 높은 역치보다 높은 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제21항 중 어느 한 항에 있어서, 상기 제어 유닛은 상기 아날로그 입력 신호를 첫번째 상대적으로 낮은 역치(threshold)와 비교하고, 만약 상기 아날로그 입력 신호가 상기 상대적으로 낮은 역치보다 높다면 상기 아날로그 입력 신호의 효과적인 증폭을 증가시키기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제22항 중 어느 한 항에 있어서, 상기 제어 유닛은 상기 아날로 그 입력 신호를 두번째 상대적으로 낮은 역치(threshold)와 비교하고, 만약 상기 아날로그 입력 신호가 상기 두번째 상대적으로 낮은 역치보다 낮다면 상기 아날로그 입력 신호의 효과적인 증폭을 감소시키기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제22항 또는 제23항에 있어서, 상기 두번째 상대적으로 낮은 역치는 상기 첫번째 상대적으로 낮은 역치보다 낮은 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제24항 중 어느 한 항에 있어서, 상기 제어 유닛은 상기 아날로그 입력 신호를 첫번째 상대적으로 높은 역치와 첫번째 상대적으로 낮은 역치로 비교하고, 만약 아날로그 입력 신호가 상기 첫번째 상대적으로 높은 역치 위나 상기 첫번째 상대적으로 낮은 역치 아래로 확장된다면, 각각 상기 첫번째 상대적으로 낮은 역치 아래나 상기 첫번째 상대적으로 높은 역치 위로 확장함 없이 상기 아날로그 입력 신호의 효과적인 오프셋을 야기하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제25항 중 어느 한 항에 있어서, 상기 제어 유닛은 미리 정해진 알고리즘에 의해 상기 제어 신호를 생성하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제26항에 있어서, 상기 제어 유닛은 상기 아날로그 입력 신호에 의존하는 상기 제어 신호들을 생성하기 위한 복수의 미리 정해진 알고리즘들 중의 하나를 선택하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제1항 내지 제27항 중 어느 한 항에 있어서, 상기 시그마-델타 변조기는 비-선형 전송 함수를 갖는 것을 특징으로 하는 시그마-델타 변조기.
제9항에 직접적으로 또는 간접적으로 의존하는 제28항에 있어서, 상기 제어 유닛은 상대적으로 큰 전압 범위 내에서 변하는 아날로그 입력 신호보다 상대적으로 작은 전압 범위 내에서 변하는 아날로그 입력 신호의 더 큰 효과적인 증폭을 야기하도록 작동되는 것을 특징으로 하는 시그마-델타 변조기.
제9항 내지 제29항 중 어느 한 항에 있어서, 상기 제어 유닛은 소프트웨어로 구현되는 것을 특징으로 하는 시그마-델타 변조기.
제1항 내지 제30항 중 어느 한 항에 있어서, 상기 선택은 단지 상기 디지털 출력 신호에 의존하여 수행되는 것을 특징으로 하는 시그마-델타 변조기.
디지털 데이터를 검출하기 위한 검출 장치를 포함하고, 아날로그 입력 신호를 받고 상기 아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호 를 생성하기 위한 시그마-델타 변조기를 구비하는 디지털 미디어 플레이어로서, 상기 변조기는,

합산 출력 신호를 생성하기 위해 상기 아날로그 입력 신호를 조정 신호로 합산하기 위한 합산 유닛,

상기 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기,

상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 스위치 신호를 생성하기 위해 배치되는 양자화기, 및

상기 조정 신호에 대한 두 개의 한계값 중 하나를 선택함으로써 상기 조정 신호를 생성하기 위해 배치되는 선택 회로를 포함하여 상기 조정 신호를 생성하기 위한 피드백 루프를 포함하며, 상기 선택은 상기 디지털 출력 신호에 의존하여 수행되는 것을 특징으로 하는 디지털 미디어 플레이어.
제32항에 있어서, 상기 두 개의 한계 값의 각각은 각각의 전압 레벨에 대응하고, 상기 디지털 미디어 플레이어는 상기 각각의 전압 레벨을 설정하기 위한 제1과 제2 제어 신호들을 생성하기 위해 배치되는 제어 유닛을 포함하는 것을 특징으로 하는 디지털 미디어 플레이어.
제33항에 있어서, 상기 제어 유닛은 상기 검출 장치에 의해 검출된 디지털 데이터의 유형에 의존하는 미리 정해진 제1과 제2 제어 신호들을 선택하기 위해 배 치되는 것을 특징으로 하는 디지털 미디어 플레이어.
제33항 또는 제34항에 있어서, 상기 제어 유닛은 상기 검출 장치에 의해 검출된 상기 디지털 데이터에 의존하는 정보를 상기 검출 장치로부터 받고, 상기 받은 정보에 의존하는 상기 제1과 제2 제어 신호들을 생성하기 위해 배치되는 것을 특징으로 하는 디지털 미디어 플레이어.
제33항 내지 제35항 중 어느 한 항에 있어서, 상기 디지털 미디어 플레이어는 광학 디스크를 플레이하기 위해 배치되고, 상기 제어 장치는 광학 디스크의 반사성을 나타내는 상기 검출 장치로부터 신호를 받기 위해 배치되고, 상기 제어 유닛은 상기 신호에 의존하여 상기 제1과 제2 신호들을 생성하기 위해 배치되는 것을 특징으로 하는 디지털 미디어 플레이어.
제32항 내지 제36항 중 어느 한 항에 있어서, 상기 플레이어는 광학 디스크를 플레이하기 위해 배치되고, 상기 검출 장치는 광학 디스크의 내용을 검출하고 그에 의존하는 상기 아날로그 입력 신호를 생성하기 위해 배치되는 것을 특징으로 하는 디지털 미디어 플레이어.
시그마-델타 변조기에 의하여 아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 방법으로서, 상기 방법은,

합산 출력 신호를 생성하기 위하여 합산 유닛에 의해 상기 아날로그 입력 신호를 조정 신호로 합산하는 단계,

합산 출력 신호에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기에서 상기 합산 출력 신호를 받는 단계,

적분기 출력 신호에 의존하는 상기 디지털 출력 신호를 생성하기 위해 배치되는 양자화기에서 상기 적분기 출력 신호를 받는 단계,

피드백 루프에 의해 상기 조정 신호에 대한 두 개의 한계값 중 하나를 선택함으로써 상기 조정 신호를 생성하는 단계를 포함하며, 상기 피드백 루프는 상기 디지털 출력 신호에 의존하여 선택을 수행하기 위해 배치되는 선택 회로를 포함하는 것을 특징으로 하는 디지털 출력 신호를 생성하기 위한 방법.
아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 시그마-델타 변조기로서, 상기 변조기는,

합산 출력 신호를 생성하기 위해 상기 아날로그 입력 신호에 조정 신호룰 합산하기 위한 합산 유닛,

합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기, 및

상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 출력 신호를 생성하기 위해 배치되는 양자화기를 포함하는 모듈레이션 유닛을 포함하며,

상기 시그마-델타 변조기는,

상기 디지털 출력 신호에서 두 개의 출력값 사이에서의 전이(transition)에 응하여 상기 조정 신호가 두 개의 한계값 사이에서의 일치하는 전이를 갖게 형성되도록, 상기 디지털 출력 신호에 의존하는 상기 조정 신호를 생성하도록 배치되는 선택 회로를 포함하여 상기 조정 신호를 생성하기 위한 피드백 루프를 더 포함하는 것을 특징으로 하는 디지털 출력 신호를 생성하기 위한 방법.
제39항에 있어서, 상기 선택 회로는 상기 두 개의 한계값 중 적어도 하나는 상기 두 출력값들의 모두와 다르도록 상기 조정 신호를 생성하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
제39항 또는 제40항에 있어서, 상기 두 출력값들과 상기 두 한계값들은 각각 상대적으로 높은 값과 상대적으로 낮은 값을 포함하며, 상기 선택 회로는 상기 디지털 출력 신호에서 상대적으로 높은 출력값과 상대적으로 낮은 출력값 사이에서 한 방향으로의 전이(transition)에 응하고, 상기 조정 신호가 상기 상대적으로 높은 한계값과 상대적으로 낮은 한계값 사이에서 같은 방향으로 전이(transition)를 갖도록 생성하기 위해 배치되는 것을 특징으로 하는 시그마-델타 변조기.
디지털 데이터를 검출하기 위한 검출 장치를 포함하고, 아날로그 입력 신호를 받고 상기 아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 시그마-델타 변조기를 구비한 디지털 미디어 플레이어로서, 상기 변조기는,

합산 출력 신호를 생성하기 위해 상기 아날로그 입력 신호를 조정 신호로 합산하기 위한 합산 유닛,

상기 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위한 적분기, 및

상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 출력 신호를 생성하기 위해 배치되는 양자화기를 포함하는 모듈레이션 유닛을 포함하며,

상기 시그마-델타 변조기는,

상기 디지털 출력 신호에서 두 개의 출력값 사이에서의 전이(transition)에 응하여 상기 조정 신호가 두 개의 한계값 사이에서의 일치하는 전이를 갖게 형성되도록, 상기 디지털 출력 신호에 의존하는 상기 조정 신호를 형성하기 위해 배치되는 선택 회로를 포함하여 상기 조정 신호를 생성하기 위한 피드백 루프를 더 포함하는 것을 특징으로 하는 디지털 미디어 플레이어.
시그마-델타 변조기에 의해 아날로그 입력 신호의 크기(magnitude)를 나타내는 디지털 출력 신호를 생성하기 위한 방법으로서, 상기 방법은,

합산 출력 신호를 생성하기 위하여 합산 유닛에 의해 상기 아날로그 입력 신호를 조정 신호로 합산하는 단계,

합산 출력 신호에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기에서 상기 합산 출력 신호를 받는 단계,

상기 적분기 출력 신호에 의존하는 상기 디지털 출력 신호를 생성하기 위해 배치되는 양자화기에서 상기 적분기 출력 신호를 받는 단계, 및

상기 디지털 출력 신호에서 두 개의 출력값 사이에서의 전이(transition)에 응하여 상기 조정 신호가 두 개의 한계값 사이에서의 일치하는 전이를 갖게 형성되도록, 상기 디지털 출력 신호에 의존하는 상기 조정 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 디지털 출력 신호를 생성하기 위한 방법.
첨부 도면의 도 10 내지 12를 참조하여 충분히 설명된 시그마-델타 변조기.
첨부 도면의 도 10 내지 12를 참조하여 충분히 설명된 디지털 미디어 플레이어.
첨부 도면의 도 10 내지 12를 참조하여 충분히 설명된 방법.