KR20090084671A - 난수(亂數) 발생기 - Google Patents

난수(亂數) 발생기 Download PDF

Info

Publication number
KR20090084671A
KR20090084671A KR1020087028946A KR20087028946A KR20090084671A KR 20090084671 A KR20090084671 A KR 20090084671A KR 1020087028946 A KR1020087028946 A KR 1020087028946A KR 20087028946 A KR20087028946 A KR 20087028946A KR 20090084671 A KR20090084671 A KR 20090084671A
Authority
KR
South Korea
Prior art keywords
signal
output signal
random number
number generator
digital output
Prior art date
Application number
KR1020087028946A
Other languages
English (en)
Inventor
쟌 던컨 로버트 머콜레이
모건 콜머
Original Assignee
지에스 아이피 리미티드 라이어빌러티 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지에스 아이피 리미티드 라이어빌러티 컴퍼니 filed Critical 지에스 아이피 리미티드 라이어빌러티 컴퍼니
Publication of KR20090084671A publication Critical patent/KR20090084671A/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/588Random number generators, i.e. based on natural stochastic processes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/02Delta modulation, i.e. one-bit differential modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/346Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
    • H03M3/348Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases using return-to-zero signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

제 1 전압범위상의 잡음에 따라 변화하는 아날로그 입력신호를 수신하도록 배치되며, 그 아날로그 입력신호를 조정신호와 가산함으로써 가산출력신호를 생성하는 가산유니트와; 그 가산출력신호를 수신하고 그에 종속하는 필터링된 출력신호를 생성하는 루프 필터 및; 필터링된 출력신호를 수신하고, 그 필터링된 출력신호와 양자화(量子化) 역치와 비교하며, 그 비교에 종속하여 디지털 출력신호용의 2개의 소정 전압레벨중의 하나를 선택함으로써 디지털 출력신호를 생성하는 양자화기(量子化機)를 포함하여 구성되는 변조 유니트를 가지는 시그마-델타 변조기를 포함하여 구성되며,
상기 시그마-델타 변조기는: 그 디지털 출력신호를 수신하고 그 디지털 출력신호에 종속된 조정신호를 생성하여 어떠한 순간에도 가산출력신호의 진폭과 양자화 역치의 차이값의 절대치가 제 1 전압범위보다 적게 되도록 배치되는 피드백 루프를 더욱 포함하여 구성되어, 아날로그 입력신호로부터 파생되며 높은 엔트로피(entropy)를 가지는 디지털 출력신호를 형성할 수 있는 난수발생기.

Description

난수(亂數) 발생기{A RANDOM NUMBER GENERATOR}
본 기술내용은 난수 발생기로서 사용되는 회로에 관한 것이다.
난수발생기는 전회의 숫자로부터는 순서에 의하여 예측될 수 없는 수열(數列)들을 발생한다. 난수 수열의 중요한 성질은, 반복이 없고, 양호한 숫자적 분포 및 예측성이 결여되어야 한다는 것이다. 난수 발생기는 보안 시스템(예를 들면 암호화의 목적을 위한) 및 견본 적용분야(예를 들면 여론조사) 및 카지노를 포함하는 많은 상이한 적용분야에서 사용된다.
현존하는 난수 발생기들은 하드웨어 또는 소프트웨어로 만들어진다. 하드웨어 난수발생기는, 전형적으로는 가이거(Geiger) 계수기에 의하여 검출되는 원자의 방사능 감소주기 또는 무전기에 의하여 검출되는 대기상의 잡음과 같은 물리적인 처리로부터 난수를 발생시킨다. 이러한 물리적인 처리는, 이론적으로는, 완전히 예측불가능하며, 따라서 그러한 물리적인 처리를 감시함으로써 발생된 수열들은 무작위적이어야 한다. 그러나, 그러한 처리를 감시하기 위하여, 난수발생을 필요로 하는 장비들을 방사능 감소주기와 같은 물리적인 처리시의 근방에 위치시키는 것이 편리하지 만은 않다. 또한, 감시장비들은 부피가 큰 경향이 있을 수 있고, 이는 공간이 제한된 적용분아에는 적절하지 않다.
대부분의 난수 발생기들은 하드웨어가 아니며, 소프트웨어 루틴에 의하여 만들어지는 알고리즘들이다. 이들은 실제로 무작위적일 수는 없기 때문에 의사(擬似) 난수발생기라고 불린다. 이는, 난수의 수열을 발생하는 알고리즘들이, 후속하는 수열을 발생함에 있어서 이미 발생된 숫자들을 이용하기 때문이다. 따라서, 발생기의 원래 상태, 특정한 알고리즘을 부여하였을때, 그러한 난수 발생기에 의하여 발생되는 수열은 예측할수 있다. 심지어 이 정보의 일부만이 알려지더라도, 보안 적용분야용의 불확실한 난수발생기를 만들수도 있게 된다.
따라서, 개선된 난수 발생기에 대한 필요성이 있어왔다.
본 발명의 일 실시형태에 따르면: 제 1 전압범위상의 잡음에 따라 변화하는 아날로그 입력신호를 수신하도록 배치되며, 그 아날로그 입력신호를 조정신호와 가산함으로써 가산출력신호를 생성하는 가산유니트와; 그 가산출력신호를 수신하고 그에 종속하는 필터링된 출력신호를 생성하는 루프 필터 및; 필터링된 출력신호를 수신하고, 그 필터링된 출력신호와 양자화(量子化) 역치와 비교하며, 그 비교에 종속하여 디지털 출력신호용의 2개의 소정 전압레벨중의 하나를 선택함으로써 디지털 출력신호를 생성하는 양자화기(量子化機)를 포함하여 구성되는 변조부를 가지는 시그마-델타 변조기를 포함하여 구성되며,
상기 시그마-델타 변조기는, 그 디지털 출력신호를 수신하고 그 디지털 출력신호에 종속된 조정신호를 생성하여 어떠한 순간에도 가산출력신호와 양자화 역치의 차이값의 절대치가 제 1 전압범위보다 적게 되도록 배치되는 피드백 루프를 더욱 포함하여 구성되며,
아날로그 입력신호로부터 파생된 디지털 출력신호를 형성할 수 있으며, 높은 엔트로피(entropy)를 가지는 난수 발생기가 개시된다.
피드백 루프는 디지털 출력신호에 종속되는 조정신호용의 2개의 경계치중에서 하나를 선택하도록 배치되는 선택회로를 포함하여 구성될 수 있다.
변조유니트는, 만약 경계치들이 일정하면, 디지털 출력신호가 2개의 경계치 사이의 범위내의 아날로그 입력신호의 수준을 나타내도록 배치될 수 있다.
2개의 경계치 사이의 전압범위는 시그마-델타 변조기와 관련된 명목 입력범위보다 낮을 수 있다.
2개의 경계치 사이의 전압범위는 0.1V 보다 적을 수 있다.
변조유니트 및 피드백 루프는 각각 디지털 출력신호 및 조정신호를 반복적으로 발생하도록 배치될 수 있으며, 선택회로는 각 반복시에 2개의 경계치들 중의 하나를 선택하도록 배치될 수 있다.
선택회로는 디지털 출력신호의 순시치에 종속된 2개의 경계치들중의 어느 하나를 선택하도록 배치될 수 있다.
양자화기는 디지털 출력신호용으로 제 1 전압레벨과 제 2 전압레벨중의 하나를 선택함으로써 디지털 출력신호를 생성하도록 배치될 수 있으며, 선택회로는 제 1 전압레벨을 가지는 디지털 출력신호에 응답하는 경계치들중의 첫번째 것을 선택하고, 제 2 전압레벨을 가지는 디지털 출력신호에 응답하는 경계치들중의 두번째 것을 선택하도록 배치된다.
난수 발생기는 제어유니트를 포함하여 구성될 수 있으며, 그 제어유니트는 아날로그 입력신호의 잡음에 의한 변화를 감시하고, 그 변화에 종속되는 조정신호용의 2개의 경계치중의 하나를 선택하도록 배치된다.
한 실시예에 있어서, 선택회로는 디지털 출력신호를 수신하고 그 디지털 출력신호에 종속되는 2개의 경계치중의 하나를 출력하도록 배치되는 멀티플렉서를 포함하여 구성된다. 제어유니트는 선택회로내에 포함되도록 구성될 수 있으며, 제어회로는 아날로그 입력신호에 종속하는 제 1 및 제 2 제어신호를 생성하도록 배치된다. 선택유니트는 또한 제 1 디지탈-아날로그 컨버터 및 제 2 디지털-아날로그 컨버터를 포함하여 구성될 수 있으며, 제 1 및 제 2 디지털-아날로그 컨버터의 각각은 제 1 및 제 2 제어신호를 수신하고 이들 제어신호에 종속적인 각 경계치를 출력하도록 배치된다.
제어유니트는 제 1 및 제 2 제어신호를 생성할 수 있어서, 시그마-델타 변조기에 의한 아날로그 입력신호의 효과적인 증폭을 하도록 하고 시그마-델타 변조기에 의한 아날로그 입력신호의 유효변위를 일으키게 한다.
2개의 경계치의 각각은 각 전압레벨에 대응할 수 있으며, 제어유니트는 2개의 각 전압레벨의 차가 감소하도록 제 1 및 제 2 제어신호를 생성함으로써 아날로그 입력신호의 효과적인 증폭을 일으키도록 작동할 수 있다.
2개의 경계치의 각각은 각 전압레벨에 대응할 수 있으며, 제어유니트는 2개의 각 전압레벨의 합이 0가 되지 않도록 제 1 및 제 2 제어신호를 생성함으로써 아날로그 입력신호의 효과적인 변위를 일으키도록 작동할 수 있다.
하나의 실시예에 있어서, 제어유니트는 선택회로로 제어신호를 출력하도록 배치되며, 선택회로는 양쪽 제어신호 및 디지털 출력신호에 종속되는 조정신호용으로 2개의 경계치중의 하나를 선택하도록 배치된다. 제어유니트는 디지털 출력신호의 선택된 부분들이 전이-주기로 대체되도록 제어신호를 생성할 수 있다. 제어유니트는 디지털 신호의 증가된 비율을 전이-주기로 대체함으로서 시그마-델타 변조기의 유효한 이득을 증가하도록 작동될 수 있다. 제어유니트는 또한 2개의 소정치중의 하나를 가지는 디지털 출력신호의 더 큰 또는 더 작은 비율을 전이-주기로 대체하도록 제어신호를 생성함으로써 아날로그 출력신호의 유효한 변위를 일으키도록 작동할 수 있다.
전이-주기의 순 평균치는 변조기용의 실질 접지값과 동등할 수 있다.
변조기의 실질 접지값은 2개의 경계치 사이의 중간일 수 있다.
제어유니트는 소정 전압레벨중의 하나를 가지는 디지털 출력신호의 비율을 결정하도록, 또한, 그 비율이 50%에 실질적으로 동등하지 않다면, 아날로그 입력신호의 유효 변위를 발생할 수 있다.
본 발명의 제 2 실시형태에 따르면, 난수 발생기로서 시그마-델타 변조기를 사용하는 방법이 개시된다.
본 발명을 보다 잘 이해하기 위하여, 첨부된 도면를 예로 든 참조가 가능하며;
도 1 은 전형적인 시그마-델타 변조기를 나타낸다;
도 2a 및 2b는 잡음성분을 포함하는 아날로그 입력신호 및 그 아날로그 입력신호로부터 생성된 루프 필터에 의한 신호출력을 나타낸다;
도 3은 피드백 루프내의 논리회로의 수단에 의한 아날로그 입력신호의 유효 이득 및 변위를 일으킬 수 있는 시그마-델타 변조기를 나타낸다;
도 4a 내지 4d는 시그마-델타 변조기내의 이득함수를 만들기 위한 파형을 나타낸다;
도 5a 내지 5c는 시그마-델타 변조기내의 이득함수를 만들기 위한 파형을 나타낸다;
도 6은 유효이득 및 변위를 아날로그 입력신호에 인가할 수 있는 시그마-델타 변조기의 일반적인 실시를 나타낸다;
도 7은 소트프웨어 제어되는 시그마-델타 변조기를 나타내며;
도 8은 난수 발생기에 의한 사용에 적절한 알고리즘의 플로우챠트를 나타낸다.
난수 발생기는 높은 정도의 엔트로피를 가지는 디지털 출력신호를 생성하기 위하여 시그마-델타 변조기를 사용할 수 있다. 디지털 출력신호는 잡음성분을 포함하는 아날로그 입력신호로부터 파생될 수 있다. 시그마-델타 변조기의 입력범위는, 그 변조기의 디지털 변환동작이 아날로그 입력신호의 잡음성분내의 무작위 진폭변동에 감응하도록 설정될 수 있으며, 그에 의하여 디지털 출력신호내에 높은 정도의 엔트로피가 얻어질 수 있다.
높은 정도의 엔트로피를 가지는 디지털 출력신호를 생성하기 위하여 시그마-델타 변조기를 사용하는 난수 발생기는 염가로 제조할 수 있는 난수 발생기의 직접적인 실시형태이다. 또한 난수발생기는 소형의 장점을 가지며, 이는 공간이 한정된 적용분야에 특히 적절하다.
시그마-델타 변조기들은 아날로그 입력신호를 1 및 0의 열로 변환한다. 시그마-델타 변조기는 전형적으로는 아날로그 입력신호의 아날로그 주파수보다 높은 주파수가 클록주파수로 된다. 따라서 디지털 출력신호는 아날로그 입력신호보다 높은 주파수이다. 시그마-델타 변조기에 의한 디지털 신호출력내에 포함된 0에 대한 1의 비율은 시그마-델타 변조기의 입력범위와 비교했을 때의 아날로그 입력신호의 진폭을 대표한다.
시그마-델타 변조기의 동작은 가장 단순한 1-비트 구현모델을 사용하여 가장 잘 표현될 수 있다. 1-비트 시그마-델타 변조기는 도 1에 도시하였다.
도 1에 도시한 기본적인 구현모델에 있어서, 시그마-델타 변조기는 가산 유니트(101)와, 적분기(102)와, 비교기(103) 및 디지털-아날로그 컨버터(DAC:104)를 포함하여 구성된다. 가산 유니트는, 예를 들어 차동증폭기이다. 비교기는 아날로그-디지털 컨버터(ADC)일 수 있다.
도 1에서 나타낸 바와 같이, 변조기의 부품들은 피드백 루프로 연결되어 있다. 아날로그 입력신호는 가산유니트로 입력되고, 여기에서 피드백 신호가 적분기인 루프 필터로 입력되기 전에 감산된다. 적분기로부터의 신호출력은 비교기에서 기준신호와 비교된다. 만약 적분기로부터의 출력신호가 기준신호보다 큰 경우에 는, '1'이 출력되고, 적분기 출력신호가 기준신호보다 작으면, '0'이 출력된다. 다라서 아날로그 입력신호는 디지털 출력신호로 변환된다.
디지털 출력신호는 DAC를 통하여 가산 유니트로 피드백되고, 입력신호로부터 감산된다. 피드백신호의 목적은 디지털 출력신호의 1 및 0가 아날로그 입력을 나타내도록 함으로써 출력기의 평균출력을 비교기의 기준레벨의 근방에 유지하도록 하는 것이다.
피드백 루프내의 DAC는 높은 기준전압 및 낮은 기준전압을 가진다. 비교기가 '1'을 출력할 때에는, DAC는 높은 전압으로 신호를 출력하고, 비교기가 '0'을 출력하며, DAC는 낮은 전압에서 신호를 출력한다. 입력신호가 피드백 DAC의 높거나 낮은 기준전압과 동등할 때에는 변조기는 전체 범위 스케일에 있게 된다. 예를 들어, 피드백 EAC가 '0'를 수신할 때 -2.5V를 출력하고 '1'을 수신할 때 2.5V를 출력하면, 입력의 범위는 ±2.5V로 된다. 비교기의 기준전압은 입력범위의 상한 및 하한사이의 중간, 즉, ±2.5V의 입력 범위에 대하여, 비교기의 기준 전압은 0V로 될 것이다. 비교기의 기준전압은 변조기에 대한 가상 접지 레벨을 나타낸다. '0'의 근방에서 대칭인 입력범위를 가지는 변조기에 대하여는, 가상 접지 레벨은 0이다.
시그마-델타 변조기로부터의 출력은 '1' 및 '0'의 연속이다. 0에 대한 1의 비는, 변조기의 입력범위와 비교되는 입력신호의 진폭을 나타낸다. 예를 들어, 변조기의 범위가 ±2.5V이고 입력신호가 1.0V의 진폭을 가진다면, 입력신호는 5V 범위의 하한 위의 3.5V가 된다. 본 예에 있어서는, 출력 신호의 70%가 '0'으로 구성되어야 한다. 아날로그 입력신호를 정확하게 나타내는 디지털 출력신호를 생성하 는 변조기에 있어서는, 그 변조기는 아날로그 입력신호의 변화율보다 훨씬 큰 비율로 샘플링되어야 한다.
상술한 1-비트 변조기보다 복잡한 시그마-델타 변조기는 다중 변조기 및 적분기를 가질 수 있다.
시그마-델타 변조기는, 입력신호가 변조기의 입력범위의 상한 및 하한의 사이에서 변화할때, 가장 좋은 해결방법을 제공한다. 상한 및 하한은 변조기의 가상 접지 레벨에 대하여 ±Vcc/2 로서 고려될 수 있다 (즉, 변조기는 Vcc의 입력범위를 가진다).
본 발명의 실시예에 따른 난수 발생기에 있어서는, 시그마-델타 변조기는 높은 정도의 엔트로피를 가지는 디지털 출력신호, 즉 실질적으로 무작위적인 '0' 및 '1'의 흐름을 출력하는데 사용된다. 이는, 아날로그 입력신호의 잡음 성분을 효과적으로 디지털화함으로써 달성된다. 아날로그 입력신호의 잡음성분은, 따라서 시그마-델타 변조기의 입력범위내에 놓여있게 된다. 부가적으로, 아날로그 입력신호의 잡음성분이 비교적 작은 전압범위상에서 가변될 때, 아날로그 입력신호의 입력범위는, 변조기가 비교적 작은 전압범위상에서 충분히 감도를 나타내도록 설정된다. 만약 변조기가 충분히 감도가 좋지 않으면, 디지털 출력신호는 잡음성분 보다는 아날로그 입력신호의 작위적 성분을 나타내게 된다.
시그마-델타 변조기의 감도는 그의 입력 범위에 의하여 결정되며, 이는 다시 피드백 신호에 의하여 결정된다. 예를 들어, 시그마-델타 변조기의 입력범위는, 피드백 신호가 가변되는 전압범위를 조정하거나 또는 디지털 출력신호내에 전이 주 기를 삽입함으로써 제어될 수 있다. 이것은 시그마-델타 변조기의 상세한 구현모델을 참조하여 이하에서 설명한다.
이하에서 기술되는 시그마-델타 변조기의 상세한 구현모델에 있어서, 제어유니트는 아날로그 입력신호의 잡음성분을 감시하고 그 잡음성분에 종속하여 피드백 신호를 형성하는데 사용될 수 있다. 상세하게는, 제어유니트는 아날로그 입력신호의 잡음성분내의 변화에 종속되는 피드백 신호에 대한 2개의 경계치 사이에서 선택될 수 있다. 제어유니트에 대하여 시그마-델타 변조기의 2개의 상이한 구현모델을 참조하여 상세하게 설명한다.
시그마-델타 변조기가 난수 발생기로서 기능하도록 하기 위하여, 피드백 신호는 비교기에 의하여 수신된 신호가 실질적으로 무작위적인 방식으로 기준신호의 전압레벨의 상하로 변동되도록 생성되어야 한다. 다시 말해서, 비교기는 잡음 성분이 그의 무작위적인 변동이 비교기의 기준 역치를 주기적으로 넘나들기에 충분할 정도로 큰 신호를 수신하여야 한다. 이러한 방식으로, 비교기가 루프 필터로부터의 신호출력이 그의 기준레벨보다 각각 높거나 또는 낮은 것을 결정함에 따라, 디지털 출력신호는 실질적으로 무작위적인 '1' 및 '0'를 포함하게 된다.
상술한 바와 같이, 피드백 신호의 목적은, 디지털 출력신호의 1 및 0가 아날로그 입력을 나타내도록 함으로써 루프 필터의 평균출력이 비교기의 기준레벨의 근방에 유지하도록 하는 것이다. 적분기의 평균출력을 정확하게 비교기의 기준레벨로 유지하는 것은 전형적으로는 가능하지 않다. 따라서, 이하와 같이 쓰는 것이 가능하다:
Figure 112008081614743-PCT00001
상기 식에서 i(t)는 아날로그 입력신호, f(t)는 피드백 신호의 평균진폭이며 Q는 비교기의 기준레벨이다.
아날로그 입력신호와 피드백 신호사이의 차이를 정확하게 비교기의 기준레벨에서 유지하는 것은 전형적으로는 가능하지 않으므로, 식 1에는 다음과 같은 에러율이 도입될 수 있다:
Figure 112008081614743-PCT00002
상기 식에서 e는 에러율이다.
에러율은 비교기로의 신호입력의 평균 전압레벨과 비교기의 기준레벨 사이에서 나타나는 내재적인 변위를 나타낸다.
부가적으로, 비교기로의 입력신호는 비교기의 기준레벨에 대략 동등한 평균치를 가질수 있는 반면, 어떠한 주어진 순간에서의 진폭신호는 비교기의 기준레벨보다 크거나 또는 작게 되는 경향이 있다. 이것을 도 2a 및 2b에서 나타내었다. 도 2a는, 변조기의 가상 접지 레벨[즉, 허용되는 입력범위(201)의 상한 및 한한 사이의 중간)에 있는 d.c.성분을 가지는 아날로그 입력신호를 나타낸다. 아날로그 입력신호는 도 2b에 나타낸 바와 같은 신호를 루프 필터가 출력하도록 한다.
도 2b에 나타낸 신호는 아날로그 입력신호의 d.c.성분을 나타내는 삼각파 성분(207) 및 아날로그 입력신호의 잡음성분을 나타내는 무작위적인 변동성분(206)을 포함한다. 아날로그 입력신호의 d.c.성분이 허용가능한 입력범위의 중간에 위치함 에 따라서, 시그마-델타 변조기에 의한 디지털 출력신호 출력은 50%의 '1' 및 50%의 '0'를 포함하게 된다. 도 2b에서 볼때, 신호는 비교기의 역치 레벨(203)위에 시간의 대략 50% 정도 있고, 비교기의 역치 레벨(203)의 아래쪽에 시간의 대략 50% 정도가 있음을 알 수 있다. 이 비율은 에러율 e 때문에 정확하게 50:50은 아니며, 비교기의 기준레벨과 신호 사이에서의 미세한 변위(204)를 일으키게 된다.
도 2b로부터, 무작위적인 변동성분(206)은 삼각파 성분에 비교하여 비교적 적은 진폭을 가지고 있음을 알 수 있다. 따라서 신호에 의하여 비교기의 기준레벨을 벗어나게 되는 대부분은 아날로그 입력신호의 d.c. 성분으로부터이며, 잡음성분은 아니다. 이것은, 변조기가 충분한 감도를 가지지 않는 것, 즉, 변조기의 입력범위가 지나치게 크기 때문이다. 변조기의 입력범위(201)의 상한 및 하한을 아날로그 입력신호의 잡음성분쪽으로 이동함으로써, 즉, 잡음성분이 입력범위내에 놓이고 그의 범위의 대부분에 걸쳐서 연장되며, 신호입력내에서 무작위적인 변동성분의 상대진폭이 증가하게 된다. 이러한 방식으로, 비교기의 기준역치의 크로싱(crossing)의 대부분은 작위적 성분보다는 무작위적인 변동성분에 기인하는 것이며, 이는 높은 정도의 엔트로피를 가지는 디지털 출력신호를 보장한다.
도 2b로 부터, 아날로그 입력신호내의 잡음에 의하여 일어나는 무작위적 변동이 비교기의 기준 역치를 주기적으로 넘어가게 되면, 비교기로의 신호입력의 진폭(205)은 무작위적인 변동신호의 진폭보다 작아야 한다. 따라서, 에러율(매우 작을 것으로 가정됨)을 무시하고, 디지털 출력신호에 있어서 높은 정도의 엔트로피를 보장하려면, 어떤 주어진 시간에 있어서 아날로그 입력신호로부터 피드백 신호를 감산함으로써 형성되는 신호와 비교기의 기준레벨사이의 차이가 아날로그 입력신호의 잡음성분이 가변되는 전압범위보다 작아야만 한다. 이것은 다음과 같이 쓸수 있다:
Figure 112008081614743-PCT00003
여기에서 N은 아날로그 입력신호의 잡음성분이 가변되는 전압범위이다.
따라서, 시그마-델타 변조기가 충분히 높은 정도의 엔트로피를 나타내는 디지털 출력신호를 생성하기 위하여는, 피드백신호는 어떤 주어진 순간에서도 (식 3)을 만족하도록 형성될 수 있다.
실제로, 높은 정도의 엔트로피는 시그마-델타 변조기의 입력범위를 가능한한 작게 되도록 설정함으로써 용이하게 달성될 수 있다. 그러한 설정은 생산자에 의하여 설정되는 장치의 운전공차를 초과할 수 있다. 이는 2개의 경계치(즉, 피드백 신호가 가변되는 높은 전압 및 낮은 전압)사이의 전압범위를 시그마-델타 변조기와 관련된 명목상의 입력범위보다 적게 설정함으로써 달성될 수 있다. 적절한 입력범위는, 예를 들면, 0.1V 이하가 될수 있다.
시그마-델타 변조기의 입력범위는, 예를 들면 피드백 신호에 대한 제조자의 설정 경계치에 의하여 영구적으로 설정될 수 있다. 입력범위는 사용자에 의하여 또는 아날로그 입력신호를 감시하고 피드백 신호의 형성을 제어함으로써 입력 범위가 아날로그 입력신호에 적절하도록 하는 제어 유니트에 의하여 선택적으로 설정될 수 있다. 입력범위는 그의 상한 및 하한의 절대값의 양자를 변경함으로써 또한 그의 전압범위를 변경함으로써 바뀌어질 수 있다. 이들 값을 변경하는 것은 아날로 그 입력신호에 유효이득 또는 변위를 인가하는 것으로서 고려될 수 있다. 높은 정도의 엔트로피를 가지는 디지털 출력신호를 생성하도록 사용되는 정확한 입력범위는 특정한 아날로그 입력신호에 의존한다.
아날로그 입력신호는 예를 들면 1V의 실질적으로 안정된 전압레벨에서의 d.c.성분과, 그 안정된 전압레벨상에 중첩되는 잡음성분으로 구성될 수 있다. 선택적으로, 잡음성분은 a.c.신호와 같은 가변진폭의 작위적 신호에 중첩될 수 있다.
입력신호는 가변진폭의 성분보다는 d.c.성분상에 중첩되는 신호성분을 포함하여 구성될 수 있는데, 그렇게 하지 않으면 시그마-델타 변조기의 입력범위가 아날로그 입력신호에 있어서의 작위적인 변동때문에 계속적으로 조정되어야 하기 때문이다. 그러한 연속적인 조정은, 작위적인 성분에 근거한 평균진폭이 변하기 때문에 아날로그 입력신호를 감시하고 아날로그 입력신호의 유효 변위를 구현함으로써 달성될 수 있다. 그러나, d.c.성분을 사용하는 것이 더 간단하며, 짧은 기간에 그러한 연속적인 조정을 할 필요가 없게 된다. 장기간에는, 짧은 기간의 열 잡음보다는 예를 들면 장기간의 온도변화에 의하여 야기되는 d.c.전압레벨에 있어서의 불가피한 변동때문에 입력범위의 약간의 조정이 필요할 수도 있다.
난수 발생기로서 사용하기에 적합한 시그마-델타 변조기의 상이한 실시예에 대하여 이하에서 기술한다. 이들 특정한 실시예들은 예시적인 목적으로만 부여되는 것이며, 본 발명은 이러한 시그마-델타 변조기의 특정한 실시예에 한정되는 것이 아님은 이해되어야 한다.
시그마-델타 변조기의 입력범위를 변화하는 다른 선택방법은, 전이-주기를 피드백 경로에 도입하는 것이다. 전이-주기는 변조기의 가상 접지 레벨에 등가인 순 평균치를 가진다. 피드백 경로에 전이-주기를 더 도입함으로써, 전체적인 피드백의 평균레벨이 감소되고, 이는 아날로그 입력신호에 유효증폭을 인가하는 효과를 가진다.
도 3은 피드백 경로에 전이-주기를 도입한 시그마-델타 변조기를 도시한다. 루프 필터(301)는 적분회로이며, 양자화기는 래치(302)이며, 피드백 DAC는 익스클루시브-OR 게이트(XOR 게이트:303)에 의하여 대체된다. XOR 게이트는 그의 입력으로서 디지털 피드백 신호 및 제어신호를 가진다.
도 4의 파형은 가상 접지 레벨에 있는 입력에 대한 전형적인 피드백 신호를 나타낸다. 도 4에서, 가상 접지 레벨은 1/2Vcc로 설정되었다. 신호는 50% 사용률 주기(duty cycle), 즉, 주기의 반은 Vcc의 위쪽을 담당하고, 반은 OV의 하한을 담당한다. 따라서 신호는 이 경우에 변조기의 입력범위의 상한과 하한 사이의 중간, 즉 1/2Vcc 인 진폭을 가지는 입력을 나타낸다.
도 4의 파형 B는 전이-주기를 포함하는 등가 피드백신호를 도시한다. non-return-to-zero 또는 NRZ 파형인 파형 A는, return-to-zero(RTZ) 파형으로 변환된다. 도면으로부터 볼수 있는 바와 같이, 전이-주기는 1/2Vcc (가상 접지)
도 4에 도시한 파형 B는 직접적으로 합성하기는 어렵다. 그러나, 전이-주기에 대한 필요성은 이들의 순 평균치가 가상 접지레벨과 같아야 한다는 것에 있을 뿐이므로, 도 4의 파형 C가 적분기에 의하여 나타내는 전체적인 피드백 레벨상에 파형 B와 동일한 효과를 가진다. 파형 C에 있어서, 전이-주기는, 실제로는 1/2Vcc 의 평균치를 가지는 한쌍의 펄스들로 구현되었다.
파형 C는 XOR 게이트를 사용함으로써 파형 A와 파형 D로부터 용이하게 생성될 수 있다(도 4에도 도시됨). 따라서, 도 3에서 나타낸 시그마-델타 변조기에 있어서, 디지털 출력 신호(파형 A)와 제어신호(파형 D)는 피드백 신호(파형 C)를 생성하도록 XOR 게이트로 입력된다. 피드백 신호는 여전히 50%의 사용률 주기를 가지므로 변조기는 여전히 1/2Vcc 의 입력으로 밸런스가 잡혀있다. 다시 말해서, 가상접지에서의 입력신호용으로, 이러한 상황은 전이-주기를 피드백 신호로 도입하여도 변하지 않는다.
도 5의 파형 A, B 및 C는, 변조기가 풀스케일 양의 입력(Vcc)을 가지는 상황에 대한 유사한 파형들이다. 변조기의 디지털 출력신호는 파형 A이다. 입력이 상한에 있기 때문에, 출력신호는 항상 하이상태이다(100% '1'이다). 만약 동일한 제어신호(파형 C)가 디지털 출력신호를 따라서 XOR게이트로 인가된다면, 피드백 파형 B이 생성된다. 이 때, 피드백 신호는 3/4Vcc의 순 DC 성분을 가진다. 따라서, 3/4Vcc 의 입력은 이 피드백 신호에 의하여 밸런스가 맞추어질 것이며, 변조기에 대한 입력상한은 1/4Vcc로 감소된다.
유사하게, 만약 변조기로의 입력이 풀스케일 음의 입력(0V)을 가진다면, 동일한 제어신호가 1/4Vcc의 순 DC성분을 가지는 피드백 신호를 생성하게 된다. 따라서, 1/4Vcc의 입력은 이 피드백 신호에 의하여 밸런스가 맞추어질 것이며, 변조기에 대한 입력상한은 1/4Vcc로 감소된다.
따라서, 전체적으로, 도 4의 파형 D 및 도 5의 파형 C는 변조기의 입력범위 를 Vcc로부터 1/2Vcc로 감소하게 된다. 변조기는 2개의 이득을 가진다. 변조기내로의 입력범위를 반으로 감소시킴으로써, 제어신호는 시그마-델타 변조기에 대하여 2개의 선행 요소중의 하나에 의하여 증폭기와 같은 결과를 효과적으로 달성한다.
제어 및 피드백 신호들은 디지털 출력신호보다 높은 주파수를 가질 수 있다. 이들 달성하기 위하여, XOR 게이트 및 양자화기가 상이한 클록신호를 수신할 수 있다.
제어신호는 변위를 인가하는데 사용될 수도 있다. 이는 도 3에서 도시한 기본회로와 동일한 것을 사용하여 달성될 수 있다. 본 적용예에 있어서는, 제어신호는, 전이-주기가 비대칭적인 방식으로 피드백 신호내에 주입되도록 배치된다. 출력신호내에 '0'보다 '1'을 더 위치시킴으로써, 생성된 피드백 신호가 입력신호에 대하여 양의 변위를 인가하게 된다. 이는, 같은 수의 전이-주기가 대칭적인 방식으로 피드백 신호에 삽입되는 상황에 대하여, 피드백 신호의 순 DC 성분이 감소되기 때문이다. 유사하게, 보다 많은 '0'을 '1'로 대체함으로써, 음의 변위가 인가될 수 있다.
제어신호는 특정한 입력에 대하여 마련되는 소정의 형태로 될 수 있다. 예를 들어, CD 플레이어에 있어서는, 적절한 소정의 제어신호가 플레이되는 CD의 방식에 따라 선택될 수 있다.
제어신호는 제어유니트에 의하여 생성될 수 있다.
제어유니트는 아날로그, 디지털 또는 소프트웨어 실시형태를 가질 수 있다.
제어신호는 적응성일 수 있다. 예를 들어, 제어시호는 아날로그 입력신호의 d.c.성분내의 변화때문에 작동시에 바뀔수도 있다.
상술한 원리를 사용한 시스템은 입력신호에 유효이득 및 유효변위의 양자를 인가할 수 있다.
하나의 실시예에 따르면, 제어유니트는 입력신호에 관한 조건들을 감시하도록 배치될 수 있다. 예를 들어, 난수 발생기에 있어서, 제어유니트는 아날로그 입력신호의 잡음성분을 감시하도록 배치될 수 있다.
유효이득 또는 변위는 상술한 디지털적인 구현방법보다는 아날로그의 영역에서 아날로그 입력신호로 입력될 수 있다. 예를 들어, 아날로그 입력신호는 시그마-델타 변조기의 앞에서 증폭될 수 있다. 그러나, 가변 이득 및 변위를 구현하는 아날로그적인 방법은 매우 복잡할 수 있다. 이득과 변위를 디지털 영역에서 구현함으로써 가변이득 및 변위제어가 시그마-델타 변조기내에서 간단하고도 효과적으로 구현될 수 있다. 결과적으로, 상술한 실시예에 있어서는, XOR 게이트가 프로그램가능한 증폭기로서 나타난다.
XOR 게이트는 하나의 칩내에서 특정한 논리유니트의 제어하에 있을 수 있다.
도 6은 상술한 내용을 고려한 시그마-델타 변조기의 일반적인 한 실시예를 도시한다.
선택적인 시그마-델타 변조기는 도 7에 도시하였다.
시그마-델타 변조기의 허용가능한 입력범위는 피드백 신호의 높은 전압 및 낮은 전압에 의하여 결정된다. 도 7에 나타낸 시그마-델타 변조기에 있어서, 피드백신호의 높은 전압 및 낮은 전압은 2개의 경계 전압에 의하여 설정된다. 피드백 신호는 디지털 출력신호를 사용하여 형성되고 2개의 경계 전압 사이에서 선택된다. 시그마-델타 변조기의 유효이득 및 변위는 경계 전압에 대한 적절한 값들을 선택함으로써 제어된다.
경계 전압을 설정함으로써 유효이득 및 변위가 제어되는 시그마-델타 변조기를 도 7에 도시하였다. 변조기는, 가산유니트(701), 적분기(702), 양자화기(703) 및 피드백 루프에 접속된 선택회로(704)를 포함하여 구성된다.
가산유니트는 아날로그 입력신호 및 조정신호를 수신하고, 선택회로가 출력한다. 가산유니트는 아날로그 입력신호로부터 조정신호를 감산하고 그 감산된 신호를 적분기로 출력한다. 적분기는 감산된 신호를 필터링하고 그 필터링된 신호를 양자화기로 출력하며, 양자화기는 비교기내에서 적분된 신호를 기준신호와 비교한다. 만약 적분기로부터의 출력신호가 기준신호보다 크면, '1'이 출력되고, 적분기 출력신호가 기준신호보다 작으면 '0'이 출력된다. 따라서 아날로그 입력신호는 디지털 출력신호로 변환된다.
변조기는 디지털 출력신호를 출력한다. 디지털 출력신호는 또한 선택회로에도 피드백된다. 선택회로의 역할은 시그마-델타 변조기의 입력범위를 조정신호를 통하여 설정하는 것이다.
도 7에 나타낸 실시예에 따른 선택회로는, 멀티플렉서(705)와, 제 1 DAC(706)와, 제 2 DAC(707) 및 제어유니트(708)를 포함하여 구성된다. 멀티플렉서는 입력으로서 디지털 출력신호 및 2개의 경계치를 수신한다. 각 경계치는 2개의 DAC중의 각 가으로부터의 전압출력이다. 제 1 DAC 출력은 제 1 경계치를, 제 2 DAC출력은 제 2 경계치를 출력한다. 각 DAC에 의한 전압출력은 제어유니트에 의하여 생성된 제어신호에 의하여 제어된다. 제어유니트는 따라서 2개의 제어신호를 통한 경계치들의 멀티플렉서로의 입력을 제어할 수 있다.
제어유니트는 소프트웨어로 구현될 수도 있으며, 이 경우에는 디지털 프로세서에 의하여 실행될 수 있다. 제어유니트에 의하여 생성된 제어신호 는 디지털 신호일 수 있다.
2개의 경계치인 디지털 출력신호는 주어진 시간에 멀티플렉서에 의하여 출력된다. 디지털 출력신호가 하이상태일 때, 즉, 시그마-델타 변조기가 '1'을 출력할 때에는, 멀티플렉서는 2개의 경계치중의 하나를 출력한다. 디지털 출력신호가 로우상태일 때, 즉, 시그마-델타 변조기가 '0'를 출력할 때에는, 멀티플렉서는 2개의 경계치중의 다른 하나를 출력한다. 따라서 멀티플렉서에 의한 조정신호 출력은 디지털 출력신호와 동일한 '1' 및 '0'의 열을 포함하고 있지만, 2개의 경계치중의 각각에 의하여 대체된 디지털 출력신호내의 각 '1' 및 '0'의 전압레벨도 함께 포함한다. 따라서 조정신호가 가변되는 상한 및 하한은 2개의 경계치를 조정함으로써 제어될 수 있다. 이러한 방식으로, 시그마-델타 변조기에 의하여 아날로그 입력신호에 인가된 이득 및 변위는 제어유니트에 의하여 직접 제어될 수 있다.
제어유니트는 아날로그 입력신호를 감시하고 그에 따라 피드백 신호를 조정하도록 배치될 수 있어서, 시그마-델타 변조기의 레졸루션(resolution)은 충분히 감도가 좋아져서 아날로그 입력신호의 잡음성분은 디지털 출력신호를 형성함에 있어 효과적으로 디지털화된다. 예를 들어, 제어유니트는 상술한 식(3)에 근거한 감 시처리를 수행한다.
제어유니트에 의하여 수행될 수 있는 하나의 알고리즘은 도 8에 도시된다. 스텝(802)에 있어서, 제어유니트는 변조기의 입력범위가 상대적으로 크게 되도록 초기에 설정된다. 그리고 제어유니트는 아날로그 입력신호를 감사하고 스텝(804)에서 변조기의 유효변위를 조정함으로써 잡음성분이 변조기의 입력범위내에 들어가게 되고, 어떤 실시예에서는 입력범위의 중간점에 있게 된다. 제어유니트는 잡음성분이 전체 입력범위를 포괄할 때까지(따라서 잡음변동에 대한 최대 민감도를 얻을 때까지) 스텝(806)에서 변조기의 입력범위를 감소한다. 이는 높은 정도의 엔트로피를 가지는 디지털 출력신호를 생성한다. 제어유니트는 스텝(808)에서 디지털 출력신호를 감시한다. 디지털 출력신호에 있어서의 '0'에 대한 '1'의 비율은 약 50:50이 될 수 있다. 만약 그렇지 않다면, 제어유니트는 스텝 (810)에서 그에 따라 변조기의 입력범위를 조정할 수 있다. 예를 들어, 변조기의 유효 변위를 조절할 필요가 있을 수 있다. 스텝 (812)에서, 제어유니트는 아날로그 입력신호를 계속 감시하고 필요하면 변조기의 입력변위를 조정한다.
상술한 바와 같은 1급 시그마-델타 변조기는 단지 예시적인 것일 뿐이며, 본 발명의 원리는 다른 변조기에 대하여 동일하게 적용된다. 어떠한 종류의 시그마-델타 변조기, 예를 들어, 아날로그, 디지털 또는 스위치 캐패시터도 사용될 수 있다. 루프 필터는 적분기로서 특정하게 나타내었다. 그러나, 입력신호에 관하여 로우패스 주파수응답을 가지는 변조기를 제공하는 어떠한 루프필터도 사용될 수 있다. 비록 양자화기는 2레벨 방식으로서 나타내었지만, 어떠한 수의 레벨도 가질 수 있다. 본 발명에 따른 방법은 다른 어떤 급의 변조기에도 적용가능하다.
본 발명에 따른 난수 발생기는, 보안 적용분야용의 공공 및 사설 보안키(예를 들어 무선 셋업장치 또는 기타 암호를 사용하는 장치)나, 샘플링 응용분야에서의 난수발생(예를 들어 카지노 시스템 또는 여론조사)을 위하여 사용되는 등의 광범위한 적용분야를 가진다.
아날로그 입력의 잡음성분은, 예를 들어 열(熱) 잡음, 총성, 또는 1/f 잡음과 같은 내재적인 소스로부터 제공될 수 있다. 선택적으로, 잡음성분은 RF간섭 또는 접지전류와 같은 외부적인 소스로부터 제공될 수도 있다. 잡음원은 난수 발생기가 사용되는 특정 실시형태에 연결된다. 예를 들어, 만약 난수발생기가 무전기를 가지는 오디오 시스템에 사용된다면, 아날로그 입력신호로서 RF간섭에 영향을 받는 신호를 생성하는 것이 편리하다. 잡음을 입력신호에 가산하기 위한 수단들이 마련될 수 있다. 선택적으로, 신호내의 잡음의 존재는 설계특성 저하를 불러일으킬 수 있다.
본 출원은 본 명세서에서 분리된 개별적인 특징들 및 그러한 2개 이상의 특징들의 조합을 개시하고 있으나, 그러한 특징이나 조합들은 당업자에게 있어서 현재의 선택사향에 근거하여 수행될수 있는 것으로서 이해되며, 그러한 특징이나 조합들이 본 명세서에서 개시된 어떠한 문제점을 해결하는데 사용되는 것인가 와는 별도로, 특허청구의 범위에 대한 한정을 의도하는 것은 아니다. 본 출원인은 본 발명의 양상들이 그러한 특징 또는 특징들의 조합으로 구성될수 있음을 나타낸 것 일 뿐이다. 상술한 기술내용으로부터 볼 때, 당업자에게는 특허청구의 범위내에서 다양한 변형이 가능함은 명백하다.

Claims (24)

  1. 제 1 전압범위상의 잡음에 따라 변화하는 아날로그 입력신호를 수신하도록 배치되며, 그 아날로그 입력신호를 조정신호와 가산함으로써 가산출력신호를 생성하는 가산유니트와;
    그 가산출력신호를 수신하고 그에 종속하는 필터링된 출력신호를 생성하는 루프 필터 및;
    필터링된 출력신호를 수신하고, 그 필터링된 출력신호와 양자화(量子化) 역치와 비교하며, 그 비교에 종속하여 디지털 출력신호용의 2개의 소정 전압레벨중의 하나를 선택함으로써 디지털 출력신호를 생성하는 양자화기(量子化機)를 포함하여 구성되는 변조 유니트를 가지는 시그마-델타 변조기를 포함하여 구성되며,
    상기 시그마-델타 변조기는:
    그 디지털 출력신호를 수신하고 그 디지털 출력신호에 종속된 조정신호를 생성하여 어떠한 순간에도 가산출력신호의 진폭과 양자화 역치의 차이값의 절대치가 제 1 전압범위보다 적게 되도록 배치되는 피드백 루프를 더욱 포함하여 구성되어, 아날로그 입력신호로부터 파생되며 높은 엔트로피(entropy)를 가지는 디지털 출력신호를 형성할 수 있으며, 상기 피드백 루프는 디지털 출력신호에 종속되는 조정신호로서 2개의 경계치중의 하나를 선택하도록 배치되는 선택회로를 포함하여 구성되는 난수발생기로서,
    상기 난수 발생기는 제어유니트를 포함하여 구성되며, 제어유니트는 아날로 그 입력신호의 잡음에 기인한 변동을 감시하고, 그 변동에 종속하여 조정신호로서 2개의 경계치중의 하나를 선택하도록 배치되는 난수발생기.
  2. 제 1 항에 있어서, 변조유니트는, 만약 경계치들이 일정하게 유지되면, 디지털 출력신호가 2개의 경계치 사이의 범위내의 아날로그 입력신호의 수준을 나타내도록 배치되는 난수발생기.
  3. 제 1 항 또는 제 2 항에 있어서, 2개의 경계치 사이의 전압범위는 시그마-델타 변조기와 관련된 명목 입력범위보다 낮은 난수발생기.
  4. 제 1 항 내지 제 3 항중의 어느 한 항에 있어서, 2개의 경계치 사이의 전압범위는 0.1V 보다 적은 난수발생기.
  5. 제 1 항 내지 제 4 항중의 어느 한 항에 있어서, 변조유니트 및 피드백 루프는 각각 디지털 출력신호 및 조정신호를 반복적으로 발생하도록 배치되며, 선택회로는 각 반복시에 2개의 경계치들 중의 하나를 선택하도록 배치되는 난수발생기.
  6. 제 1 항 내지 제 5 항중의 어느 한 항에 있어서, 선택회로는 디지털 출력신호의 순시치에 종속된 2개의 경계치들중의 어느 하나를 선택하도록 배치되는 난수발생기.
  7. 제 6 항에 있어서, 양자화기는 디지털 출력신호용으로 제 1 전압레벨과 제 2 전압레벨중의 하나를 선택함으로써 디지털 출력신호를 생성하도록 배치되며, 선택회로는 제 1 전압레벨을 가지는 디지털 출력신호에 응답하는 경계치들중의 첫번째 것을 선택하고, 제 2 전압레벨을 가지는 디지털 출력신호에 응답하는 경계치들중의 두번째 것을 선택하도록 배치되는 난수발생기.
  8. 제 1 항 내지 제 7 항중의 어느 한 항에 있어서, 선택회로는 디지털 출력신호를 수신하고 그 디지털 출력신호에 종속하여 2개의 경계치중의 하나를 출력하도록 배치되는 멀티플렉셔를 포함하여 구성되는 난수발생기.
  9. 제 1 항 내지 제 8 항중의 어느 한항에 있어서, 제어유니트는 선택회로 내에 포함되도록 구성되며, 그 제어유니트는 아날로그 입력신호에 종속하여 제 1 및 제 2 제어신호를 생성하도록 배치되는 난수발생기.
  10. 제 11 항에 있어서, 선택유니트는 제 1 디지탈-아날로그 컨버터 및 제 2 디지털-아날로그 컨버터를 포함하여 구성될 수 있으며, 제 1 및 제 2 디지털-아날로그 컨버터의 각각은 제 1 및 제 2 제어신호를 수신하고 이들 제어신호에 종속적인 각 경계치를 출력하도록 배치되는 난수발생기.
  11. 제 11 항 또는 제 12 항에 있어서, 제어유니트는 제 1 및 제 2 제어신호를 생성하여, 시그마-델타 변조기에 의한 아날로그 입력신호의 효과적인 증폭을 하도록 하는 난수발생기.
  12. 제 11 항 내지 제 13 항중의 어느 한 항에 있어서, 제어유니트는 제 1 및 제 2 제어신호를 생성하여, 시그마-델타 변조기에 의한 아날로그 입력신호의 유효변위를 일으키게 하는 난수발생기.
  13. 제 11 항 내지 제 14 항중의 어느 한 항에 있어서, 2개의 경계치의 각각은 각 전압레벨에 대응하며, 제어유니트는 2개의 각 전압레벨의 차가 감소하도록 제 1 및 제 2 제어신호를 생성함으로써 아날로그 입력신호의 효과적인 증폭을 일으키도록 작동하는 난수 발생기.
  14. 제 11 항 내지 제 15 항 중의 어느 한 항에 있어서, 2개의 경계치의 각각은 각 전압레벨에 대응하며, 제어유니트는 2개의 각 전압레벨의 합이 0가 되지 않도록 제 1 및 제 2 제어신호를 생성함으로써 아날로그 입력신호의 효과적인 변위를 일으키도록 작동하는 난수 발생기.
  15. 제 1 항에 있어서, 제어유니트는 선택회로로 제어신호를 출력하도록 배치되며, 선택회로는 양쪽 제어신호 및 디지털 출력신호에 종속되는 조정신호용으로 2개 의 경계치중의 하나를 선택하도록 배치되는 난수발생기.
  16. 제 17 항에 있어서, 제어유니트는 디지털 출력신호의 선택된 부분들이 전이-주기로 대체되도록 제어신호를 생성하는 난수 발생기.
  17. 제 18 항에 있어서, 제어유니트는 디지털 신호의 증가된 비율을 전이-주기로 대체함으로서 시그마-델타 변조기의 유효한 이득을 증가하도록 작동되는 난수 발생기.
  18. 제 19 항 또는 제 20 항에 있어서, 제어유니트는 2개의 소정치중의 하나를 가지는 디지털 출력신호의 더 큰 또는 더 작은 비율을 전이-주기로 대체하도록 제어신호를 생성함으로써 아날로그 출력신호의 유효한 변위를 일으키도록 작동하는 난수 발생기.
  19. 제 18 항 내지 제 20 항중의 어느 한 항에 있어서, 전이-주기의 순 평균치는 변조기용의 실질 접지값과 동등한 난수 발생기.
  20. 제 21 항에 있어서, 변조기의 가상접지값은 2개의 경계치 사이의 중간인 난수발생기.
  21. 제 1 항 또는 제 10 항 내지 제 22 항 중의 어느 한 항에 있어서, 제어유니 트는 소정 전압레벨중의 하나를 가지는 디지털 출력신호의 비율을 결정하도록, 또한, 그 비율이 50%에 실질적으로 동등하지 않다면, 아날로그 입력신호의 유효 변위를 발생하는 난수발생기.
  22. 난수 발생기로서의 시그마-델타 변조기의 용도.
  23. 첨부된 도면을 참조하여 기술된 바와 같은 시그마-델타 변조기.
  24. 첨부된 도면을 참조하여 기술된 바와 같은 시그마-델타 변조기의 용도.
KR1020087028946A 2006-09-11 2007-09-11 난수(亂數) 발생기 KR20090084671A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0617848.7 2006-09-11
GBGB0617848.7A GB0617848D0 (en) 2006-09-11 2006-09-11 A random number generator

Publications (1)

Publication Number Publication Date
KR20090084671A true KR20090084671A (ko) 2009-08-05

Family

ID=37232725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028946A KR20090084671A (ko) 2006-09-11 2007-09-11 난수(亂數) 발생기

Country Status (7)

Country Link
US (1) US7958174B2 (ko)
EP (1) EP2064621B1 (ko)
JP (1) JP4639262B2 (ko)
KR (1) KR20090084671A (ko)
CN (1) CN101512480A (ko)
GB (1) GB0617848D0 (ko)
WO (1) WO2008032046A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073399A (ko) * 2016-11-01 2019-06-26 텍사스 인스트루먼츠 인코포레이티드 디지털 변조기 엔트로피 소스
KR20220135652A (ko) * 2021-03-31 2022-10-07 고려대학교 산학협력단 Cmos 기반의 난수 발생기를 이용한 확률론적 비트 제어기 및 그 동작방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014200856B3 (de) * 2014-01-17 2015-03-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Delta-Sigma-Modulator
US20150324171A1 (en) * 2014-05-12 2015-11-12 Qualcomm Incorporated Entropy source
US10284223B2 (en) * 2015-09-15 2019-05-07 Koninklijke Philips N.V. Method of performing analog-to-digital conversion
FR3051085B1 (fr) * 2016-05-04 2020-02-14 Stmicroelectronics (Rousset) Sas Structure de multiplexeur
CN113157250A (zh) * 2021-05-25 2021-07-23 广东备倍电技术有限公司 一种基于电源的真随机数产生方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2783374B1 (fr) * 1998-09-11 2000-12-08 Thomson Csf Procede et dispositif de generation d'un signal aleatoire et systemes de conversion numerique-analogique utilisant un tel signal aleatoire
US6218973B1 (en) 1999-03-05 2001-04-17 Motorola, Inc. Binary random number generator
US7057540B2 (en) 2001-10-26 2006-06-06 Texas Instruments Incorporated Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer
US6839010B1 (en) 2002-12-27 2005-01-04 Zilog, Inc. Sigma-delta analog-to-digital converter with reduced quantization noise
JP2006189946A (ja) 2004-12-28 2006-07-20 Toshiba Corp 乱数生成回路及び半導体集積回路
US20070050437A1 (en) * 2005-08-25 2007-03-01 Texas Instruments Incorporated Systems and methods for random value generation
US7436338B2 (en) * 2005-12-21 2008-10-14 Slicex, Inc. Current mode sigma-delta modulator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073399A (ko) * 2016-11-01 2019-06-26 텍사스 인스트루먼츠 인코포레이티드 디지털 변조기 엔트로피 소스
KR20220135652A (ko) * 2021-03-31 2022-10-07 고려대학교 산학협력단 Cmos 기반의 난수 발생기를 이용한 확률론적 비트 제어기 및 그 동작방법

Also Published As

Publication number Publication date
US7958174B2 (en) 2011-06-07
WO2008032046A3 (en) 2008-05-22
JP2009543242A (ja) 2009-12-03
US20080104156A1 (en) 2008-05-01
CN101512480A (zh) 2009-08-19
JP4639262B2 (ja) 2011-02-23
EP2064621A2 (en) 2009-06-03
WO2008032046A2 (en) 2008-03-20
GB0617848D0 (en) 2006-10-18
EP2064621B1 (en) 2011-10-26

Similar Documents

Publication Publication Date Title
JP4755715B2 (ja) シグマデルタ変調器
KR101651140B1 (ko) 멀티 비트 시그마―델타 아날로그―디지털 변환기들에서의 디더링 방법 및 장치
KR20090084671A (ko) 난수(亂數) 발생기
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US8742970B2 (en) Analogue-to-digital converter
Kavusi et al. On incremental sigma-delta modulation with optimal filtering
Sanyal et al. Dynamic Element Matching With Signal-Independent Element Transition Rates for Multibit $\Delta\Sigma $ Modulators
TW200407586A (en) Time-interleaved delta sigma analog to digital modulator
US10833699B1 (en) Resistor based delta sigma multiplying DAC with integrated reconstruction filter
EP1248374A2 (en) Method and apparatus for providing signal dependent dither generator for Sigma-Delta modulator
US9762258B2 (en) Mismatch and inter symbol interference (ISI) shaping using dynamic element matching
US9813077B2 (en) Asynchronous electrical circuitry techniques for producing stationary carrier signal to encode input signal amplitude into output signal time-sequence information
US9300315B2 (en) Systems and methods for implementing error-shaping alias-free asynchronous flipping analog to digital conversion
US10601439B2 (en) Sigma-delta converters and corresponding methods
EP1738468B1 (en) Method of reducing inter-symbol interference, a sigma-delta converter for performing this method and a storage medium conveying information generated by this method
Torreño et al. A noise coupled ΣΔ architecture using a non uniform quantizer
Sanyal et al. An enhanced ISI shaping technique for multi-bit ΔΣ DACs
CN214337891U (zh) 电子电路以及西格玛-德尔塔模数转换器电路
JPWO2013140914A1 (ja) 送信機および送信方法
Lavzin et al. A higher-order mismatch-shaping method for multi-bit Sigma-Delta Modulators
Venerus Delta-sigma FDC based fractional-N PLLs with multi-rate quantizing dynamic element matching
Hsu et al. A time-based, digitally intensive circuit and system architecture for wireless neural recording with high dynamic range
Antunes et al. Digital multilevel audio power amplifier with a MASH sigma-delta modulator to reduce harmonic distortion
WO2023275594A1 (en) Sigma-delta modulator based analog-to-digital converter and dithering method thereof
WO2019026412A1 (ja) Rf信号生成装置およびrf信号生成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid