JP2009543242A - 乱数発生器 - Google Patents

Abstract

【課題】アナログ入力信号から導き出され、かつ高いエントロピを有するディジタル出力信号を生成できる乱数発生器を提供する。
【解決手段】シグマデルタ変調器を備え、このシグマデルタ変調器は、第１電圧範囲全体にわたってノイズに起因して変化するアナログ入力信号を受け取り、この信号に調節信号を加算して加算出力信号を形成し、この信号を受け取って、その信号に応じてフィルタ処理済み出力信号を生成し、この信号を受け取り、この信号を量子化器しきい値と比較し、比較結果に応じてディジタル出力信号の２つの所定の電圧レベルの一方を選択することによってディジタル出力信号を形成し、ディジタル出力信号を受け取り、任意の所与の瞬時においてこの信号に応じて調節信号を生成することにより、加算出力信号の振幅と量子化器しきい値との間の絶対差が第１電圧範囲よりも小さくなるようにする。
【選択図】図８

Description

本発明は、乱数発生器として用いる回路に関する。

乱数発生器は、数字を数字の列中の前の数字から予測することが不可能である数列を生成する。乱数列の重要な特質は、繰り返しが存在しないこと、数字が良好に分布すること、および予測可能性がないことである。乱数発生器は、セキュリティシステムにおいて使用（例えば、暗号化の目的で）され、サンプリング（例えば、世論調査）の用途に使用され、さらにはカジノにおいて使用されるなど、多数のさまざまな用途に使用される。

既存の乱数発生器は、ハードウェアまたはソフトウェアのいずれかで実現されている。ハードウェアの乱数発生器は、典型的には、ガイガーカウンタによって検出される原子の放射線崩壊、または無線受信機によって検出される大気雑音などの物理的プロセスから乱数を生成する。これらの物理的プロセスは、理論的には完全に予測不可能であるため、そのような物理的プロセスを監視することによって生成される数列はランダムになるはずである。しかし、放射線崩壊などの物理的プロセスを監視するために、乱数発生を必要とする装置をそのような物理的プロセスの近傍に配置しなければならないということは、通常は好都合でない。また、監視装置は寸法が大きくなりがちであり、空間に制約のある用途には適さないものとなる。

大部分の乱数発生器は、ハードウェア装置ではなく、ソフトウェアルーチンによって実現されるアルゴリズムである。それらは、真にランダムであることができないために、擬似乱数発生器と呼ばれることが多い。これは、ランダム列を生成するアルゴリズムが、典型的には、列中の次の数字を生成するために、以前に生成された数字を使用するためである。したがって、発生器の最初の状態および特定のアルゴリズムを仮定すると、そのような乱数発生器によって生成される数列を予測することが可能である。この情報の一部のみが知られただけでも、乱数発生器が、セキュリティ用途にとって安全でなくなる可能性がある。

以上の点から、改良された乱数発生器に対するニーズが存在する。

本発明の第１構成によれば、シグマデルタ変調器を備える乱数発生器が提供される。このシグマデルタ変調器は、第１電圧範囲全体にわたってノイズに起因して変化するアナログ入力信号を受け取り、アナログ入力信号に調節信号を加算して加算出力信号を形成するように構成された加算ユニットと、前記加算出力信号を受け取って、この加算出力信号に応じたフィルタ処理済み出力信号を形成するように構成されたループフィルタと、前記フィルタ処理済み出力信号を受け取り、このフィルタ処理済み出力信号を量子化器しきい値と比較し、比較結果に応じてディジタル出力信号の２つの所定の電圧レベルの一方を選択することによってディジタル出力信号を形成する量子化器とを有する変調ユニットを備える。シグマデルタ変調器は、さらに、前記ディジタル出力信号を受け取り、任意の所与の瞬時において前記加算出力信号の振幅と前記量子化器しきい値との間の絶対差が前記第１電圧範囲よりも小さくなるように、前記ディジタル出力信号に応じて前記調節信号を形成するフィードバックループを備える。これにより、前記アナログ入力信号から導き出され、かつ高いエントロピを有するディジタル出力信号を生成できる。

フィードバックループは、ディジタル出力信号に応じて、２つの境界値のうちの一方を調節信号に選択するように構成された選択回路を備えてもよい。

変調ユニットは、境界値が一定に保たれる場合に、ディジタル出力信号が、前記２つの境界値間の範囲内のアナログ入力信号のレベルに相当するように構成されてもよい。

前記２つの境界値間の電圧範囲は、シグマデルタ変調器の公称入力範囲よりも狭くてもよい。

前記２つの境界値間の電圧範囲は、０．１Ｖ未満であってもよい。

変調ユニットおよびフィードバックループは、ディジタル出力信号および調節信号を反復的に生成するように構成されてもよく、各反復において２つの境界値のうちの一方を選択するように選択回路は構成される。

選択回路は、ディジタル出力信号の瞬時値に応じて２つの境界値のうちの一方を選択するように構成されてもよい。

量子化器は、第１電圧レベルおよび第２電圧レベルのいずれかをディジタル出力信号に選択することによって、前記ディジタル出力信号を形成するように構成されてもよい。選択回路は、第１電圧レベルを有するディジタル出力信号に応答して境界値のうちの第１境界値を選択し、第２電圧レベルを有するディジタル出力信号に応答して境界値のうちの第２境界値を選択するように構成される。

乱数発生器は制御ユニットを備えてもよく、制御ユニットは、アナログ入力信号のノイズに起因する変動を監視し、この変動に応じて、２つの境界値のうちの一方を調節信号に選択するように構成される。

一実施形態においては、選択回路は、ディジタル出力信号を受け取り、このディジタル出力信号に応じて２つの境界値のうちの一方を出力するように構成されたマルチプレクサを備える。制御ユニットは選択回路内に含まれてもよく、制御ユニットは、アナログ入力信号に応じて第１制御信号および第２制御信号を生成するように構成される。さらに、選択ユニットは、第１ディジタル−アナログ変換器および第２ディジタル−アナログ変換器を備えてもよく、この第１および第２ディジタル−アナログ変換器は、それぞれ、第１および第２制御信号のうちの１つを受け取り、その制御信号に応じて各境界値をそれぞれ出力するように構成される。

制御ユニットは、シグマデルタ変調器によるアナログ入力信号の有効な増幅をもたらすように、第１制御信号および第２制御信号を生成する。制御ユニットはまた、シグマデルタ変調器によるアナログ入力信号の有効なオフセットをもたらすように、第１制御信号および第２制御信号を生成する。

２つの境界値は、それぞれ、電圧レベルに一致してもよい。制御ユニットは、２つの電圧レベル間の差が小さくなるように、第１制御信号および第２制御信号を生成してアナログ入力信号の有効な増幅をもたらすように動作してもよい。

２つの境界値は、それぞれ、電圧レベルに一致してもよい。制御ユニットは、２つの電圧レベルの和がゼロ以外となるように第１制御信号および第２制御信号を生成することによって、アナログ入力信号の有効なオフセットを与えるように動作してもよい。

一実施形態においては、制御ユニットは、選択回路に制御信号を出力するように構成され、選択回路は、制御信号およびディジタル出力信号の両方に応じた調節信号に、２つの境界値のうちの一方を選択するように構成された論理回路を備える。制御ユニットは制御信号を生成して、ディジタル出力信号の選択された部分が遷移サイクルで置き換えられるようにしてもよい。制御ユニットは、ディジタル出力信号のうちのより多くの部分を遷移サイクルで置き換えることによって、シグマデルタ変調器の有効利得を大きくするように動作してもよい。制御ユニットは、制御信号を生成して、２つの所定の値のうちの一方を有するディジタル出力信号のうちの大部分または小部分を遷移サイクルで置き換えるようにすることによって、アナログ入力信号の有効なオフセットを与えるように動作してもよい。

遷移サイクルの正味の平均値は、変調器の仮想接地レベルに等しくてもよい。

変調器の仮想接地レベルが、２つの境界値間の中間であってもよい。

制御ユニットは、２つの所定の電圧レベルの一方を有するディジタル出力信号の割合を決定し、その割合が実質的に５０％に等しくない場合は、アナログ入力信号に有効なオフセットを与えるように構成されてもよい。

本発明の第２構成によれば、シグマデルタ変調器の乱数発生器としての使用が提供される。

本発明を詳細に理解するために、例として以下の図面が参照される。

乱数発生器は、シグマデルタ変調器を使用して高いエントロピを有するディジタル出力信号を生成する。ディジタル出力信号はノイズ成分を含むアナログ入力信号から導き出されてもよい。シグマデルタ変調器の入力範囲を設定して、変調器のディジタル変換動作がアナログ入力信号のノイズ成分のランダムな振幅変動に影響を受けるようにすることにより、ディジタル出力信号に高いエントロピを得ることができる。

シグマデルタ変調器を用いて高いエントロピを有するディジタル出力信号を生成する乱数発生器は、乱数発生器を低コストで製造するための容易な実現形態である。また、この乱数発生器は小型であるという利点を有しており、スペースに制約のある用途に特に適する。

シグマデルタ変調器は、アナログ入力信号を「１」と「０」のストリームに変換するディジタル−アナログ変換器である。シグマデルタ変調器は、典型的には、アナログ入力信号のアナログ周波数よりもはるかに高い周波数でクロックされる。したがって、ディジタル出力信号の周波数は、アナログ入力信号の周波数よりも高い。シグマデルタ変調器から出力されるディジタル信号に含まれる「１」の「０」に対する比率が、シグマデルタ変調器の入力範囲に対するアナログ入力信号の大きさを表している。

シグマデルタ変調器の動作は、最も単純な１ビットの例を用いて詳しく説明される。１ビットのシグマデルタ変調器が図１に示されている。

図１に示す基本の実装では、シグマデルタ変調器は、加算ユニット１０１、積分器１０２、比較器１０３、およびディジタル−アナログ変換器（ＤＡＣ）１０４を備える。加算ユニットは、例えば、差動増幅器であってもよい。比較器はアナログ／ディジタル変換器（ＡＤＣ）であってもよい。

図１に示すとおり、変調器の構成要素はフィードバックループに接続されている。アナログ入力信号は加算ユニットに供給される。加算ユニットでは、アナログ入力信号からフィードバック信号が減算され、その後にループフィルタ（この場合は、積分器）に供給される。積分器からの出力信号は、比較器において基準信号と比較される。積分器からの出力信号が基準信号よりも大きい場合、「１」が出力され、積分器の出力信号が基準信号よりも小さい場合、「０」が出力される。このようにして、アナログ入力信号がディジタル出力信号に変換される。

ディジタル出力信号は、ＤＡＣを介して加算ユニットにフィードバックされる。この信号は、加算ユニットにおいて入力信号から減算される。このフィードバック信号の目的は、ディジタル出力信号の「１」および「０」にアナログ入力を相当させることによって、積分器の平均出力を比較器の基準レベル付近に維持することにある。

フィードバックループのＤＡＣは、上側基準電圧および下側基準電圧を有する。比較器が「１」を出力すると、ＤＡＣは上側電圧の信号を出力し、比較器が「０」を出力すると、ＤＡＣは下側電圧の信号を出力する。入力信号がフィードバックＤＡＣの上側基準電圧または下側基準電圧に等しいとき、変調器はフルスケール範囲で動作する。例えば、フィードバックＤＡＣが、「０」を受け取ると−２．５Ｖを出力し、「１」を受け取ると２．５Ｖを出力するのであれば、入力範囲は、±２．５Ｖである。比較器の基準電圧は、入力範囲の上側境界値および下側境界値の中間値であり、例えば、±２．５Ｖの入力範囲に対しては、比較器の基準電圧は０Ｖになる。比較器の基準電圧は、変調器の仮想接地レベルを表す。ゼロを中心として対称な入力範囲を有する変調器については、仮想接地レベルはゼロである。

シグマデルタ変調器からの出力は、「１」と「０」のストリームである。「１」の「０」に対する比率が、変調器の入力範囲に対する入力信号の大きさを表す。例えば、変調器の範囲が±２．５Ｖであり、入力信号の大きさが１．０Ｖである場合、この入力信号は、５Ｖ範囲の下側境界値よりも３．５Ｖ高い。この例では、出力信号の７０％が「１」からなる。変調器がアナログ入力信号を正確に表すディジタル出力信号を生成するには、変調器はアナログ入力信号の変化速度よりもかなり高速でサンプリングする必要がある。

上述の１ビット変調器よりも高性能なシグマデルタ変調器は、複数の変調器および積分器を有する。

シグマデルタ変調器は、入力信号が変調器の入力範囲の上限値と下限値との間で変化する場合に、最大分解能を提供する。上限値および下限値は、変調器の仮想接地レベルを中心として±Ｖｃｃ／２と考えられる（すなわち、変調器はＶｃｃの入力範囲を有する）。

本明細書の実施形態による乱数発生器においては、シグマデルタ変調器を用いて、高いエントロピを有するディジタル出力信号、すなわちほぼランダムな「１」と「０」のストリームを出力する。これは、アナログ入力信号のノイズ成分を有効にディジタル化することによって達成される。したがって、アナログ入力信号のノイズ成分は、シグマデルタ変調器の入力範囲内になければならない。さらに、アナログ入力信号のノイズ成分は、典型的には、比較的小さな電圧範囲にわたって変化するため、アナログ入力信号の入力範囲は、変調器がそのような比較的小さい電圧範囲にわたって十分な感度を有するように設定されなければならない。変調器が十分な感度を有さない場合、ディジタル出力信号は、アナログ入力信号のノイズ成分ではなく、むしろアナログ入力信号の非ランダム成分を表すことになる。

シグマデルタ変調器の感度は、その入力範囲によって決定され、入力範囲はフィードバック信号によって決定される。例えば、シグマデルタ変調器の入力範囲は、フィードバック信号の電圧変化範囲を調節することによって制御でき、あるいはディジタル出力信号に遷移サイクルを導入することによって制御することができる。これについては、シグマデルタ変調器の特定の実現形態を参照して以下に詳細に説明される。

後に説明されるシグマデルタ変調器の特定の実装においては、制御ユニットを用いて、アナログ入力信号のノイズ成分を監視し、そのノイズ成分に応じたフィードバック信号を生成してもよい。具体的には、制御ユニットは、アナログ入力信号のノイズ成分の変化に応じて、フィードバック信号の２つの境界値の間の選択を行ってもよい。次に、制御ユニットは、シグマデルタ変調器の２つの異なる実装に関してさらに詳しく説明される。

乱数発生器として機能するシグマデルタ変調器では、比較器によって受信される信号がほぼランダムに基準信号の電圧レベルの上下に変動するように、フィードバック信号は生成されなければならない。言い換えると、ノイズ成分のランダム変動が比較器の基準しきい値を常に横切るような、ノイズ成分が十分大きい信号を、比較器が受け取らなければならない。この方法では、比較器がループフィルタから出力される信号を基準レベルよりも高いかまたは低いかをそれぞれ決定するため、ディジタル出力信号がほぼランダムな「１」と「０」のストリームを含む必要がある。

上述のように、フィードバック信号の目的は、アナログ入力信号を表すディジタル出力信号の「１」および「０」を生成することによって、ループフィルタの平均の出力を比較器の基準レベル近く保つことにある。積分器の平均出力を正確に比較器の基準レベルに保つことは、典型的には不可能である。したがって、以下の式のように表すことができる。

ここで、ｉ（ｔ）はアナログ入力信号であり、ｆ（ｔ）はフィードバック信号の平均値であり、Ｑは比較器の基準レベルである。

アナログ入力信号とフィードバック信号との間の差を正確に比較器の基準レベルに保つことは、典型的には不可能であるため、誤差因子を式（１）に導入して、次のように表すことができる

ここで、ｅは誤差因子である。

誤差因子は、比較器に入力される信号の平均電圧レベルと比較器の基準レベルとの間の固有オフセットを表す。

さらに、比較器への入力信号は、比較器の基準レベルにほぼ等しい平均値を有するが、任意の所定の瞬時においては、信号の大きさが比較器の基準レベルよりも大きい、あるいは小さい傾向にある。これは、図２ａおよび２ｂに示されている。図２ａは、変調器の仮想接地レベル（すなわち、許容入力範囲２０１の上限値および下限値の間の中間）に位置するｄ．ｃ．成分と、このｄ．ｃ．成分に重畳し、比較的小さい電圧範囲２０２にわたって変化するノイズ成分とを有するアナログ入力信号を示している。このアナログ入力信号は、図２ｂに示されているような信号を出力するループフィルタをもたらす。

図２ｂに示された信号は、アナログ入力信号のｄ．ｃ．成分を表す正弦波成分２０７と、アナログ入力信号のノイズ成分を表すランダム変動成分２０６とを含む。アナログ入力信号のｄ．ｃ．成分は、許容入力範囲の中央に位置しているため、シグマデルタ変調器によって出力されるディジタル出力信号は、５０％の「１」および５０％の「０」を含むことになる。図２ｂから明らかなように、信号は、時間の約５０％の期間は比較器のしきい値レベル２０３の上方にあり、時間の約５０％に期間は比較器のしきい値レベル２０３の下方にある。この割合は、信号と比較器の基準レベルとの間にわずかなずれ２０４を引き起こす誤差因子ｅのために、正確に５０：５０ではない。

図２ｂから明らかなように、ランダムな変動成分２０６は正弦波成分の振幅に比べて比較的小さな振幅を有する。したがって、信号と比較器の基準レベルとの交差は、その大部分がアナログ入力信号のｄ．ｃ．成分に起因するものであり、ノイズ成分に起因するものではない。これは、変調器が十分に高感度でなく、すなわち変調器の入力範囲が大きすぎるためである。変調器の入力範囲２０１の上限値および下限値を、アナログ入力信号のノイズ成分の方向に向かって内側に移動し、すなわちノイズ成分が、入力範囲内に入って、入力範囲の大部分に広がるようにすることにより、比較器への入力信号中のランダムな変動成分の相対的振幅を大きくすることができる。このようにすると、比較器の基準しきい値との交差の大部分が、非ランダム成分によってではなく、ランダムな変動成分によって生じるようになり、ディジタル出力信号が高いエントロピを有することを保証する。

図２ｂから明らかなように、アナログ入力信号中のノイズによって発生するランダム変動が常に比較器の基準しきい値を横切る場合、比較器に入力される信号振幅２０５は、ランダムな変動信号の振幅よりも小さくなければならない。したがって、誤差因子（小さいと仮定できる）を無視すると、ディジタル出力信号において高いエントロピを保証するためには、任意の所定の瞬時において、比較器の基準レベルとフィードバック信号をアナログ入力信号から引き算することによって生成される信号との間の差が、アナログ入力信号のノイズ成分の変化の電圧範囲よりも小さくなければならないことは明らかである。これは以下の式で表すことができる。

ここで、Ｎはアナログ入力信号のノイズ成分が変化する電圧範囲である。

したがって、シグマデルタ変調器が十分に高度なエントロピを示すディジタル出力信号を生成するために、任意の所定の瞬時において式（３）が満足されるようにフィードバック信号を生成してもよい。

実際には、シグマデルタ変調器の入力範囲を可能な限り小さくなるように設定することによって、高いエントロピを容易に達成することができる。そのような設定は、典型的には、製造者によって設定された装置の動作許容範囲を超えることもある。これは、２つの境界値（すなわち、フィードバック信号の変化の上側および下側電圧）の間の電圧範囲を、シグマデルタ変調器に関する公称入力範囲よりも小さくなるように設定することによって達成できる。公称入力範囲は、製造者によって設定された動作許容範囲であってもよい。適切な入力範囲は、例えば０．１Ｖ、またはそれ以下のこともある。

シグマデルタ変調器の入力範囲は、例えば製造者によって設定されるフィードバック信号の境界値によって恒久的に設定することもできる。代替として、入力範囲はユーザによって設定されてもよく、あるいはアナログ入力信号を監視して、入力範囲がアナログ入力信号に対して適切になるようにフィードバック信号の生成を制御する制御ユニットによって設定されてもよい。入力範囲は、上限値および下限値の両方の絶対値を変更することによって変更でき、また、電圧範囲を変更することによっても変更できる。これらの値を変更することは、アナログ入力信号に有効利得またはオフセットを与えるものと考えることができる。高いエントロピを有するディジタル出力信号を生成するために使用されるべき正確な入力範囲は、個々のアナログ入力信号に依存する。

アナログ入力信号は、例えば１Ｖである、ほぼ安定な電圧レベルのｄ．ｃ．成分からなり、この安定電圧レベルにノイズ成分が重畳していてもよい。あるいは、ノイズ成分は、例えばａ．ｃ．信号のような振幅の変化する非ランダム信号に重畳していてもよい。

入力信号は、振幅の変化する成分ではなくｄ．ｃ．成分に重畳するノイズ成分を含んでもよい。そうでなければ、シグマデルタ変調器の入力範囲は、アナログ入力信号の非ランダムの変動に対応するために連続的に調節されなければならない。そのような連続的な調節は、アナログ入力信号を監視し、非ランダム成分による平均振幅の変化につれて、アナログ入力信号の有効オフセットを与えることによって達成可能である。しかし、ｄ．ｃ．成分を利用してそのような短時間での連続的な調節を不要にするのがより簡単である。長期間においては、例えば長期間の温度変化（短時間の熱ノイズではなく）によって引き起こされるｄ．ｃ．電圧レベルの不可避的変動のために、入力範囲のわずかな調節が必要になる場合もある。

次に、乱数発生器として使用するのに適するシグマデルタ変調器の様々な実現形態を説明する。これらの特定の実現形態は、単に例示を目的として提示されるものであり、本発明がシグマデルタ変調器の特定の実現形態に限定されるものではないことは、理解されるべきである。

シグマデルタ変調器の入力範囲を変更するための一選択肢は、フィードバック経路に遷移サイクルを導入することである。遷移サイクルは、変調器の仮想接地レベルに等しい正味平均値を有する。フィードバック経路に多くの遷移サイクルを導入することによって、フィードバックの全体平均レベルが低下し、これは、アナログ入力信号に有効増幅を与える効果を有する。

図３は、フィードバック経路に遷移サイクルを導入するシグマデルタ変調器を示す。ループフィルタ３０１は積分回路であり、量子化器はラッチ３０２であり、フィードバックＤＡＣは排他的ＯＲゲート（ＸＯＲゲート）３０３に置き換えられている。ＸＯＲゲートはその入力としてディジタル・フィードバック信号および制御信号を有する。

図４の波形Ａは、仮想接地レベルにおける入力信号についての典型的なフィードバック信号を示す。図４において、仮想接地レベルは、１／２Ｖｃｃに設定されている。信号は５０％のデューティサイクルを有し、すなわち、サイクルの半分が上限値Ｖｃｃであり、半分が下限値０Ｖである。したがって、信号は、変調器の入力範囲の上限値および下限値の間の中間の大きさ（すなわち、この場合には１／２Ｖｃｃ）を有する入力を示す。

図４の波形Ｂは、遷移サイクルを含む等価フィードバック信号を示す。非ゼロ復帰すなわちＮＲＺ波形である波形Ａが、ゼロ復帰（ＲＴＺ）波形に変換されている。この図から明らかなとおり、遷移サイクルは１／２Ｖｃｃの正味平均値（仮想接地）を有する。

図４に示される波形Ｂは、直接合成するのが困難である。しかし、遷移サイクルに対する要件は、それらの正味平均値が仮想接地レベルに等しいことのみであるため、図４の波形Ｃが、積分器から見た全体フィードバックレベルについて、波形Ｂと同一の効果を有する。波形Ｃでは、遷移サイクルは、実際には、平均値１／２Ｖｃｃを有する一対のパルスとして実現されている。

波形Ｃは、波形Ｄ（同じく図４に示されている）を有するＸＯＲゲートを用いて、波形Ａから容易に生成される。したがって、図３に示したシグマデルタ変調器では、ディジタル出力信号（波形Ａ）および制御信号（波形Ｄ）がＸＯＲゲートに入力され、フィードバック信号（波形Ｃ）が生成される。フィードバック信号は依然として５０％のデューティサイクルを有し、これにより、変調器が依然として１／２Ｖｃｃの入力で平衡化される。。言い換えると、仮想グラウンドにある入力信号については、フィードバック信号に遷移サイクルを導入しても状態は変化しない。

図５の波形Ａ、Ｂ、およびＣは、変調器がフルスケールの正入力（Ｖｃｃ）を有する状態と類似の波形を示している。変調器のディジタル出力信号は波形Ａである。入力が上限値にあるため、出力信号は、常に「高（high）」である（「１」が１００％を占める）。同一制御信号（波形Ｃ）がディジタル出力信号と共にＸＯＲゲートに加えられると、フィードバック波形Ｂが生成される。このとき、フィードバック信号は、３／４Ｖｃｃの正味ＤＣ成分を有する。したがって、３／４Ｖｃｃの入力がこのフィードバック信号で平衡化され、変調器への入力の上限が１／４Ｖｃｃだけ減少される。

同様に、変調器への入力が、フルスケールの負入力（０Ｖ）を有する場合、同一制御信号が、１／４Ｖｃｃの正味ＤＣ成分を有するフィードバック信号を生成する。したがって、１／４Ｖｃｃの入力はこのフィードバック信号で平衡化され、変調器への入力の上限が１／４Ｖｃｃだけ増加する。

このことから、全体として、図４の波形Ｄおよび図５の波形Ｃを管理して、変調器の入力範囲をＶｃｃから１／２Ｖｃｃに減少させる。変調器は、間接的に２の利得を有する。変調器への入力範囲を半分に減少させることによって、制御信号は、シグマデルタ変調器の前における２倍の増幅と同一結果を効果的に達成している。

制御およびフィードバック信号は、ディジタル出力信号よりも高い周波数を有する。これを達成するために、ＸＯＲゲートおよび量子化器は異なるクロック信号を受け取ることができる。

また、制御信号を用いてオフセットを与えることができる。これは、図３に示した回路と同一の基本回路を用いて達成できる。この用途では、制御信号は、遷移サイクルがフィードバック信号に非対称に導入されるように構成される。出力信号中に「０」よりも「１」が多くなるように置き換えることにより、生成されたフィードバック信号が入力信号に正のオフセットを与えることになる。これは、同一数の遷移サイクルがフィードバック信号に対称的に導入される状態に比べて、フィードバック信号の正味ＤＣ成分が小さくなるからである。同様に、「１」よりも「０」が多くなるように置き換えることにより、負のオフセットを与えることができる。

制御信号は、特定の入力のために構成された所定の形態であってもよい。例えば、ＣＤプレーヤでは、再生されるＣＤの種類に応じて適切な所定の制御信号を選択してもよい。

制御信号は制御ユニットによって生成されてもよい。

制御ユニットは、アナログ、ディジタル、またはソフトウェアの実現形態を有することもできる。

制御信号は適応型であってもよい。例えば、動作の最中に制御信号を変更することにより、アナログ入力信号のｄ．ｃ．成分の変化に対応することができる。

上述の原理を利用して、システムは、有効利得および有効オフセットの両方を入力信号に与えることができる。

一実施形態によれば、制御ユニットは入力信号に関する状態を監視するように構成されてもよい。例えば、乱数発生器では、制御ユニットはアナログ入力信号のノイズ成分を監視するように構成されてもよい。

有効利得または有効オフセットは、上述のディジタルの実現形態ではなく、アナログ領域においてアナログ入力信号に加えることもできる。例えば、アナログ入力信号はシグマデルタ変調器の前段で増幅することができる。しかし、可変利得およびオフセットをアナログで実現する方法は、きわめて複雑になる可能性がある。利得およびオフセットをディジタル領域において実現することで、可変利得およびオフセットの制御は、シグマデルタ変調器において簡単かつ効率的に実現することができる。実際、上述の実施形態においては、ＸＯＲゲートはプログラマブル増幅器と見なすこともできる。

ＸＯＲゲートはチップ内の専用の論理ユニットによって制御されてもよい。

図６は、上記の考察に従ったシグマデルタ変調器の一般的な実施形態を示す。

別のシグマデルタ変調器が図７に示されている。

シグマデルタ変調器の許容入力範囲は、フィードバック信号の上側電圧および下側電圧によって判別される。図７に示されるシグマデルタ変調器では、フィードバック信号の上側電圧および下側電圧は、２つの境界電圧によって設定される。フィードバック信号は、２つの境界電圧のうちのいずれかを選択するように、ディジタル出力信号を用いて生成される。シグマデルタ変調器の有効利得および有効オフセットは、境界電圧の適切な値を選択することによって制御される。

有効利得および有効オフセットが境界電圧の設定によって制御されるシグマデルタ変調器が、図７に示されている。変調器は、加算ユニット７０１、積分器７０２、量子化器７０３、およびフィードバックループに接続された選択回路７０４を備える。

加算ユニットは、アナログ入力信号および選択回路によって出力される調節信号を受け取るように構成されている。加算ユニットは、アナログ入力信号から調節信号を減算し、減算された信号を積分器に出力する。積分器は、減算された信号をフィルタ処理し、フィルタ処理された信号を量子化器に出力する。量子化器は、比較器において積分された信号と基準信号とを比較する。積分器からの出力信号が基準信号よりも大きい場合は「１」が出力され、積分器の出力信号が基準信号よりも小さい場合は「０」が出力される。このようにして、アナログ入力信号がディジタル出力信号に変換される。

変調器はディジタル出力信号を出力する。このディジタル出力信号はまた、選択回路にフィードバックされる。選択回路の役割は、調節信号によってシグマデルタ変調器の入力範囲を設定することにある。

図７の本発明の実施形態による選択回路は、マルチプレクサ７０５、第１ＤＡＣ７０６、第２ＤＡＣ７０７、および制御ユニット７０８を備える。マルチプレクサは、入力としてディジタル出力信号および２つの境界値を受け取る。境界値はそれぞれ、２つのＤＡＣの１つからの電圧出力である。第１ＤＡＣは第１境界値を出力し、第２ＤＡＣは第２境界値を出力する。各ＤＡＣからの出力電圧は、制御ユニットによって生成される制御信号によって制御される。したがって、制御ユニットは、２つの制御信号によって、マルチプレクサに入力される境界値を制御できる。

制御ユニットは、ディジタル・プロセッサによって適切に実行されるソフトウェアで実現されてもよい。制御ユニットによって生成される制御信号は、適切にはディジタル信号であってもよい。

ディジタル出力信号は、所与の時点において２つの境界値のうちのいずれがマルチプレクサから出力されるかを制御する。ディジタル出力信号が「高（high）」のとき、すなわちシグマデルタ変調器が「１」を出力しているとき、マルチプレクサは、２つの境界値のうちの一方を出力する。ディジタル出力信号が「低（low）」のとき、すなわちシグマデルタ変調器が「０」を出力しているとき、マルチプレクサは、２つの境界値のうちの他方を出力する。したがって、マルチプレクサによって出力される調節信号は、ディジタル出力信号と同一シーケンスの「１」および「０」を含むが、ディジタル出力信号中の「１」および「０」の電圧レベルはそれぞれ、２つの境界値のうちの１つに置き換えられている。これにより、調節信号の変化の上限値および下限値を、２つの境界値を調節することによって制御することができる。このようにして、シグマデルタ変調器によってアナログ入力信号に与えられる利得およびオフセットを、制御回路によって直接的に制御できる。

制御ユニットの構成は、アナログ入力信号を監視し、それに応じてフィードバック信号を調節し、これによりシグマデルタ変調器の分解能が十分に高くなり、アナログ入力信号のノイズ成分が有効にディジタル化されてディジタル出力信号が生成されるように構成されてもよい。制御ユニットは、例えば上述の式（３）にもとづいて監視プロセスを実行してもよい。

制御ユニットによって実行できる１つの直接的なアルゴリズムが、図８に示されている。ステップ８０２において、制御ユニットは最初に、変調器の入力範囲を比較的大きくなるように設定する。次いで、制御ユニットは、アナログ入力信号を監視して、ノイズ成分が変調器の入力範囲内（いくつかの実施の形態においては、入力範囲の中間点）に位置するように、ステップ８０４において変調器の有効オフセットを調節する。次いで、制御ユニットは、ステップ８０６において、ノイズ成分が入力範囲の全体に広がるようになるまで、変調器の入力範囲を狭くする（これにより、ノイズの変動に対して最大の感度が得られる）。これにより、高いエントロピを有するディジタル出力信号が生成されることになる。次いで、制御ユニットは、ステップ８０８においてディジタル出力信号を監視する。ディジタル出力信号内の「１」と「０」の割合は、約５０：５０になる。そうでない場合、制御ユニットはそれに応じて、ステップ８１０において変調器の入力範囲を調節してもよい。例えば、変調器の有効オフセットを調節する必要がある場合もある。ステップ８１２において、制御ユニットは、アナログ入力信号の監視ならびに必要であれば変調器の入力範囲の調節を続ける。

上述の一次シグマデルタ変調器は単なる例であって、本発明の原理は他の変調器においても同様に適用できることを、理解すべきである。任意の種類のシグマデルタ変調器、例えばアナログ、ディジタル、またはスイッチドキャパシタを使用することができる。ループフィルタは具体的には積分器であるとして示したが、入力信号に対して低域通過周波数応答を有する変調器を提供する任意のループフィルタを使用することもできる。量子化器は２レベル型であるとして示したが、任意の数のレベルを有してもよい。本発明による方法は、任意の次数の変調器に適用可能である。

本発明による乱数発生器は広範囲の用途、例えば、セキュリティ用途のための公開および秘密鍵の生成（例えば、無線設定装置または暗号化を使用するその他の装置において）、またはサンプリング用途における乱数の生成（例えば、カジノのシステムまたは世論調査において使用される）などにおいて使用することができる。

アナログ入力信号のノイズ成分は、例えば熱雑音、ショット雑音、または１／ｆ雑音などの内在する発生源から供給されてもよい。あるいは、ノイズ成分は、例えばＲＦ干渉または大地電流などの外的な発生源から供給されてもよい。ノイズ発生源は、好都合には、乱数発生器が利用される特定の実現形態に関連付けられてもよい。例えば、乱数発生器が無線受信機を有するオーディオシステムにおいて使用される場合、ＲＦ干渉を受ける信号をアナログ入力信号として生成することが好都合であろう。故意にノイズを入力信号に加える手段を設けてもよい。あるいは、信号中のノイズの存在は、設計の固有の特徴に起因して生じてもよい。

ここでは本出願人は、本明細書に記載した個々の特徴のそれぞれ、および２つ以上のそのような特徴の任意の組み合わせを、そのような特徴または特徴の組み合わせが、本明細書に開示の全ての課題を解決するか否かに関係なく、および特許請求の範囲の技術的範囲に限定されることなく、当業者の共通の一般的知識に照らして全体として本明細書にもとづいて実行可能である限りにおいて、個別にここに開示する。本出願人は、本発明の態様を、任意のそのような特徴または特徴の組み合わせで構成されてもよいことを指摘する。上述の説明に照らし、当業者であれば、本発明の範囲内で様々な変更が可能であることを理解できるであろう。

典型的なシグマデルタ変調器を示す図である。 ノイズ成分を含むアナログ入力信号を示す図である。 アナログ入力信号から生成されるループフィルタの出力信号を示す図である。 フィードバックループ内の論理回路によってアナログ入力信号に有効利得およびオフセットを与えることができるシグマデルタ変調器を示す図である。 シグマデルタ変調器における利得関数を実現する波形を示す図である。 シグマデルタ変調器における利得関数を実現する波形を示す図である。 アナログ入力信号に有効利得およびオフセットを与えることができるシグマデルタ変調器の一般的な実現例を示す図である。 ソフトウェア制御されたシグマデルタ変調器を示す図である。 乱数発生器で使用するのに適したアルゴリズムのフロー図である。

符号の説明

７０１ 加算ユニット
７０２ 量子化器

Claims (26)

1. シグマデルタ変調器を備えた乱数発生器であって、
   第１電圧範囲全体にわたってノイズに起因して変化するアナログ入力信号を受け取り、前記アナログ入力信号に調節信号を加算して加算出力信号を形成する加算ユニットと、
   前記加算出力信号を受け取り、この加算出力信号に応じたフィルタ処理済み出力信号を形成するループフィルタと、
   前記フィルタ処理済み出力信号を受け取り、このフィルタ処理済み出力信号を量子化器しきい値と比較し、この比較結果に応じてディジタル出力信号の２つの所定の電圧レベルの一方を選択することによってディジタル出力信号を形成する量子化器とを有する変調ユニットを備え、さらに、
   前記ディジタル出力信号を受け取り、任意の所与の瞬時において前記加算出力信号の振幅と前記量子化器しきい値との間の絶対差が前記第１電圧範囲よりも小さくなるように、前記ディジタル出力信号に応じて前記調節信号を形成するフィードバックループを備えることにより、前記アナログ入力信号から導き出され、かつ高いエントロピを有するディジタル出力信号を生成する、乱数発生器。
2. 請求項１において、前記フィードバックループは、前記ディジタル出力信号に応じて２つの境界値のうちの一方を選択するように構成された選択回路を備える、乱数発生器。
3. 請求項２において、前記境界値が一定に保たれる場合、前記ディジタル出力信号が前記２つの境界値間の範囲内の前記アナログ入力信号レベルに相当するように、前記変調ユニットが構成される、乱数発生器。
4. 請求項２または３において、前記２つの境界値間の電圧範囲は、前記シグマデルタ変調器の公称入力範囲よりも狭い、乱数発生器。
5. 請求項２から４のいずれか一項において、前記２つの境界値間の電圧範囲は０．１Ｖ未満である、乱数発生器。
6. 請求項１から５のいずれか一項において、前記変調ユニットおよび前記フィードバックループは、前記ディジタル出力信号および前記調節信号を反復的に生成するようにそれぞれ構成され、前記選択回路は、各反復において２つの境界値のうちの一方を選択するように構成されている、乱数発生器。
7. 請求項６において、前記選択回路は、前記ディジタル出力信号の瞬時値に応じて前記２つの境界値のうちの一方を選択するように構成されている、乱数発生器。
8. 請求項７において、前記量子化器は、第１電圧レベルおよび第２電圧レベルのいずれかを前記ディジタル出力信号に選択することによって、前記ディジタル出力信号を形成するように構成されており、
   前記選択回路は、前記第１電圧レベルを有するディジタル出力信号に応答して前記境界値のうちの第１境界値を選択し、前記第２電圧レベルを有するディジタル出力信号に応答して前記境界値のうちの第２境界値を選択するように構成されている、乱数発生器。
9. 請求項２から８のいずれか一項において、前記乱数発生器は制御ユニットを備え、
   前記制御ユニットは、前記アナログ入力信号のノイズに起因する変動を監視し、この変動に応じて前記２つの境界値のうちの一方を前記調節信号に選択するように構成されている、乱数発生器。
10. 請求項２から９のいずれか一項において、前記選択回路は、前記ディジタル出力信号を受け取り、このディジタル出力信号に応じて前記２つの境界値のうちの一方を出力するように構成されたマルチプレクサを備えている、乱数発生器。
11. 請求項２から１０のいずれか一項において、前記制御ユニットは、前記選択回路内に含まれており、前記アナログ入力信号に応じて第１制御信号および第２制御信号を生成するように構成されている、乱数発生器。
12. 請求項１１において、前記選択ユニットは、第１ディジタル−アナログ変換器および第２ディジタル−アナログ変換器を備え、前記第１および第２ディジタル−アナログ変換器は、それぞれ、前記第１制御信号および第２制御信号のうちの１つを受け取り、その制御信号に応じて各境界値をそれぞれ出力するように構成されている、乱数発生器。
13. 請求項１１または１２において、前記シグマデルタ変調器によって前記アナログ入力信号に有効な増幅をもたらすように、前記制御ユニットが前記第１制御信号および第２制御信号を生成する、乱数発生器。
14. 請求項１１から１３のいずれか一項において、前記シグマデルタ変調器によって前記アナログ入力信号に有効なオフセットをもたらすように、前記制御ユニットが前記第１制御信号および第２制御信号を生成する、乱数発生器。
15. 請求項１１から１４のいずれか一項において、前記２つの境界値は、それぞれ、電圧レベルに対応しており、
    前記制御ユニットは、２つの電圧レベル間の差が小さくなるように、前記第１制御信号および第２制御信号を生成して前記アナログ入力信号の有効な増幅をもたらすように動作する、乱数発生器。
16. 請求項１１から１５のいずれか一項において、前記２つの境界値は、それぞれ、電圧レベルに対応しており、
    前記制御ユニットは、２つの電圧レベルの和がゼロ以外になるように、前記第１制御信号および第２制御信号を生成して前記アナログ入力信号に有効なオフセットをもたらすように動作する、乱数発生器。
17. 請求項９において、前記制御ユニットは、前記選択回路に制御信号を出力するように構成されており、前記選択回路は、前記制御信号および前記ディジタル出力信号の両方に応じた調節信号に、前記２つの境界値のうちの一方を選択するように構成された論理回路を備える、乱数発生器。
18. 請求項１７において、前記制御ユニットは、前記ディジタル出力信号の選択された部分が遷移サイクルで置き換えられるように、前記制御信号を生成する、乱数発生器。
19. 請求項１８において、前記制御ユニットは、前記ディジタル出力信号のうちのより多くの部分を遷移サイクルで置き換えることによって、前記シグマデルタ変調器の有効利得を大きくするように動作する、乱数発生器。
20. 請求項１９または２０において、前記制御ユニットは、前記２つの所定の値のうちの一方を有する前記ディジタル出力信号のうちの大部分または小部分を遷移サイクルで置き換えるように前記制御信号を生成することによって、前記アナログ入力信号に有効なオフセットをもたらすように動作する、乱数発生器。
21. 請求項１８から２０のいずれか一項において、遷移サイクルの正味の平均値が変調器の仮想接地値に等しい、乱数発生器。
22. 請求項２１において、前記変調器の仮想接地値は前記２つの境界値の間の中間である、乱数発生器。
23. 請求項９から２２のいずれか一項において、前記制御ユニットは、前記２つの所定の電圧レベルの一方を有する前記ディジタル出力信号の割合を決定し、この割合が５０％に等しくない場合、前記アナログ入力信号に有効オフセットをもたらす、乱数発生器。
24. シグマデルタ変調器を乱数発生器として使用する方法。
25. 添付図面を参照して本明細書において実質的に説明されたとおりの乱数発生器。
26. 添付図面を参照して本明細書において実質的に説明されたとおりのシグマデルタ変調器の使用方法。

Images