CN101512480A - 一种随机数发生器 - Google Patents
一种随机数发生器 Download PDFInfo
- Publication number
- CN101512480A CN101512480A CNA2007800335751A CN200780033575A CN101512480A CN 101512480 A CN101512480 A CN 101512480A CN A2007800335751 A CNA2007800335751 A CN A2007800335751A CN 200780033575 A CN200780033575 A CN 200780033575A CN 101512480 A CN101512480 A CN 101512480A
- Authority
- CN
- China
- Prior art keywords
- signal
- output signal
- randomizer
- digital output
- sigma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
- H03M3/348—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases using return-to-zero signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
Abstract
一种随机数发生器,包括一西格玛-德尔塔调制器,该西格玛-德尔塔调制器具有一调制单元,包括:一求和单元,设置为接收模拟输入信号,该模拟输入信号的变化归因于处在第一电压范围上的噪声,求和单元设置为对该模拟输入信号与调控信号进行求和,以形成求和输出信号;一环路滤波器,设置为接收该求和输出信号,并形成取决于求和输出信号的滤波输出信号;以及,一量化器,设置为接收该滤波输出信号,将滤波输出信号与量化器阈值进行比较,并根据比较情况,通过在两个预定的电平中选择一个作为数字输出信号而形成数字输出信号;另外,该西格玛-德尔塔调制器进一步包括:一反馈回路,设置为接收数字输出信号,并形成取决于该数字输出信号的调控信号,使得在任意给定的时刻,求和输出信号的幅值与量化器阈值之间的绝对差值小于第一电压范围,因此,随机数发生器能够形成来源于模拟输入信号,并且具有高度熵的数字输出信号。
Description
本发明涉及一种用作随机数发生器的电路。
随机数发生器产生数列,数列中的数不能通过序列中在前的数而被预知。随机数列的重要品质是不循环,良好的数值分布和不具有可预测性。随机数发生器被使用在许多不同的应用场合,包括安全系统(例如,加密目的)和取样应用(例如,民意测验),以及娱乐场所。
现有的随机数发生器或是在硬件中实现,或是在软件中实现。硬件随机数发生器典型地通过物理过程产生随机数,如通过盖革计数器探测到的原子的放射性衰变,或者通过无线电接收机探测到的大气噪声。这些物理过程在理论上是完全不可预测的,所以通过监控这样的一种物理过程而产生的数列应该是随机的。然而,对于一件需要随机数产生的设备来说,为了监控物理过程,而将其放置在接近发生此过程,如放射性衰变,的地方总是不方便的。并且该监控设备很可能是大体积的,这使得其不适合放置于空间受限的场所。
大多数随机数发生器不是硬件设备,而是通过软件程序实现的算法。这些通常被称为伪随机数发生器,因为它们不可能真正地随机。这是因为产生随机序列的算法典型地使用序列中在先产生的数去产生随后的数。因此,根据发生器的初始状态,以及特定的算法,通过这种随机数发生器产生的序列是可预测的。即使只有部分信息被知,这也能使得随机数发生器对于安全应用是不安全的。
因此,需要一种改进的随机数发生器。
根据此公开的第一方面,公开一种随机数发生器,包括一西格玛-德尔塔调制器,该西格玛-德尔塔调制器具有一调制单元,该调制单元包括:一求和单元,设置为接收模拟输入信号,该模拟输入信号根据在第一电压范围上的噪声而变化,求和单元设置为对该模拟输入信号与调控信号进行求和,以形成求和输出信号;一环路滤波器,设置为接收该求和输出信号,并形成取决于该求和输出信号的滤波输出信号;以及,一量化器,设置为接收该滤波输出信号,将滤波输出信号与量化器阈值进行比较,并根据比较情况,通过在两个预定的电平中为数字输出信号选择一个而形成该数字输出信号;该西格玛-德尔塔调制器进一步包括一反馈回路,设置为接收该数字输出信号,并形成取决于该数字输出信号的该调控信号,使得在任意给定的时刻,求和输出信号的幅值与量化器阈值之间的绝对差值小于第一电压范围,因此,随机数发生器能够形成推导自该模拟输入信号的,并且具有高度熵(entropy)的数字输出信号。
该反馈回路可以包括一选择电路,设置为根据该数字输出信号在两个边界值中为调控信号选择一个。
该调制单元可以设置为,使得如果边界值保持恒定,则数字输出信号代表在两个边界值之间范围内的模拟输入信号的电平。
介于两个边界值之间的电压范围可以小于与该西格玛-德尔塔调制器所关联的一个标称输入范围。
介于两个边界值之间的电压范围可以小于0.1V。
该调制单元和反馈回路可以分别地设置为反复地产生数字输出信号和调控信号,该选择电路设置为在每次反复时在两个边界值中选择一个边界值。
该选择电路可以设置为根据数字输出信号的瞬时值在两个边界值中选择一个边界值。
该量化器可以设置为通过在第一电平和第二电平之间为数字输出信号选择一个而形成该数字输出信号,选择电路设置为选择边界值中的第一边界值作为对具有第一电平的数字输出信号的响应,并且选择边界值中的第二边界值作为对具有第二电平的数字输出信号的响应。
该随机数发生器可以包括一控制单元,该控制单元设置为监控由于模拟输入信号中的噪声所引起的变化,并且根据该变化在两个边界值之间为调控信号选择一个。
在一种实施方式中,选择电路包括一多路复用器,设置为接收该数字输出信号,并根据该数字输出信号输出两个边界值中的一个。控制单元可以包含于选择电路中,该控制单元设置为产生取决于模拟输入信号的第一和第二控制信号。该选择单元同样可以包括第一数模转换器和第二数模转换器,第一数模转换器和第二数模转换器的每一个都设置为分别接收第一和第二控制信号中的一个,并且根据该控制信号分别输出一个边界值。
该控制单元可以产生第一和第二控制信号,以使得西格玛-德尔塔调制器对该模拟输入信号的进行有效放大,并且使得该西格玛-德尔塔调制器对模拟输入信号的进行有效偏移。
两个边界值中的每一个都可以分别与一个电平相对应,且该控制单元能够通过产生第一和第二控制信号而对该模拟输入信号进行有效放大,从而使得两个各自电平之间的差值减小。
两个边界值中的每一个都可以分别与一个电平相对应,并且该控制单元能够通过产生第一和第二控制信号而产生模拟输入信号的有效偏移量,使得两个电平的和为非零值。
在一种实施方式中,控制单元设置为向选择电路输出控制信号,且该选择电路包括一逻辑电路,一逻辑电路设置为根据控制信号和数字输出信号在两个边界值中为调控信号选择一个。该控制单元可以这样的产生控制信号:该数字输出信号的选定部分由过渡循环(transition cycles)所取代。通过用过渡循环取代数字输出信号的增加部分,该控制单元可以能够增加西格玛-德尔塔调制器的有效增益。该控制单元还能够通过产生该控制信号来对该模拟输入信号进行偏移从而用过渡循环取代具有两个预定值之一的数字输出信号的大部分或小部分。
一个过渡循环的净平均值可以与调制器的虚地电平相等。
调制器的虚地电平可以为两个边界值的中间值。
控制单元可以设置为确定具有两个预定电平中的一个电平的数字输出信号的比例,并且如果该比例不是基本等于50%,则对模拟输入信号进行有效偏移。
根据公开的第二方面,公开了将西格玛-德尔塔调制器作为随机数发生器的用途。
为了能够更好的理解本发明,参照下面的附图举例进行说明,包括:
图1示出了一种典型的西格玛-德尔塔调制器;
图2a和2b示出了一种包含噪声分量的模拟输入信号,和一通过该模拟输入信号产生的、由环路滤波器输出的信号;
图3说明了一种能够通过反馈回路中的逻辑电路对模拟输入信号的增益和偏移量进行调整的西格玛-德尔塔调制器;
图4a至d示出了在一西格玛-德尔塔调制器中实现增益功能的波形;
图5a至c示出了在一西格玛-德尔塔调制器中实现增益功能的波形;
图6示出了一种能够对一模拟输入信号施加有效增益和偏移量的西格玛-德尔塔调制器的一般的实现方式;
图7示出了一种软件控制的西格玛-德尔塔调制器;以及,
图8示出了一种适用于随机数发生器使用的算法的流程图。
一种随机数发生器可以使用一西格玛-德尔塔调制器,以产生具有高度熵的数字输出信号。该数字输出信号可以从一包含噪声分量的模拟输入信号推导出来。该西格玛-德尔塔调制器的输入范围可以设置为使得该调制器的数字转换对于模拟输入信号中的噪声分量的随机幅值波动来说是灵敏的,从而,可以在数字输出信号中获得高度熵。
一种使用西格玛-德尔塔调制器产生具有高度熵的数字输出信号的随机数发生器,是一种制造成本低的随机数发生器的简单实现。该随机数发生器还具有尺寸小的优点,这使得其尤其适合于空间受限的应用。
西格玛-德尔塔调制器是将模拟输入信号转换为一串1和0的数模转换器。西格玛-德尔塔调制器的晶振频率典型地比模拟输入信号的模拟式频率高的多。因此,该数字输出信号相对于模拟输入信号来说具有较高的频率。包含于由西格玛-德尔塔调制器输出的数字信号中的1和0的比例代表了与西格玛-德尔塔调制器的输入范围相比较的模拟输入信号的值。
通过最简单的1位实现可以最好地说明西格玛-德尔塔调制器的运行过程。图1中所示的为一1位西格玛-德尔塔调制器。
图1说明了基本的实现方式,该图中的西格玛-德尔塔调制器包括一求和单元101,一积分器102,一比较器103和一数模转换器(DAC)104。例如,求和单元可以为一差分放大器。比较器可以为一模数转换器(ADC)。
如图1所示,调制器的各元件连接成一反馈回路。模拟输入信号被送入求和单元,在模拟信号被送入一环路滤波器,在本例中为一积分器,之前,在求和单元处与一反馈信号求差。积分器输出的信号与比较器中的基准信号相比较。如果积分器输出的信号大于基准信号,则输出‘1’,如果积分器输出的信号小于基准信号,则输出‘0’。从而,模拟输入信号被转换为数字输出信号。
数字输出信号被经由DAC反馈至求和单元,在此处输入信号与其进行求差运算。反馈信号的目的是通过获得代表模拟输入的数字数出信号1和0,保持积分器输出的平均值接近比较器的基准电平。
位于反馈回路上的DAC具有一个高基准电压和一个低基准电压。当比较器输出‘1’时,DAC输出一高电压信号,当比较器输出‘0’时,DAC输出一低电压信号。当输入信号与反馈DAC的高基准电压或低基准电压相等时,调制器位于满刻度量程处。例如,如果当反馈DAC接收0时,输出-2.5V,当其接收1时,输出2.5V,则输入的范围为±2.5V。比较器的基准电压为输入范围的上边界和下边界的中间值,例如,对于输入范围为±2.5V的情况,比较器的基准电压为0V。比较器的基准电压代表调制器的虚地电平。由于,调制器具有一关于0对称的输入范围,所以,其虚地电平为0。
西格玛-德尔塔调制器的输出是一串1和0。1和0的比例代表与调制器的输入范围相比较的输入信号的值。例如,如果调制器的范围为±2.5V,输入信号的值为1.0V,则输入信号比该5V范围的下边界高3.5V。在此例中,输出信号的70%应该由1组成。为了使调制器产生一精确表示模拟输入信号的数字输出信号,调制器的采样速率必须明显高于模拟输入信号的变化速率。
比上述的1位调制器更加复杂的西格玛-德尔塔调制器可具有较多的调制器和积分器。
当输入信号在调制器输入范围的上限和下限之间变化时,该西格玛-德尔塔调制器提供最佳的分辨率。该上限和下限可被视为在调制器的虚地电平附近的±Vcc/2(即,该调制器的输入范围为Vcc)。
在根据作为实施例公开的该随机数发生器中,西格玛-德尔塔调制器被用来输出一种具有高度熵的数字输出信号,即,充分随机的1和0的串。这通过对模拟输入信号中的噪声分量进行有效地数字化而实现的。因此,模拟输入信号中的噪声分量应当位于西格玛-德尔塔调制器的输入范围之内。另外,由于模拟输入信号中的噪声分量将典型地在一个相对小的电压范围上变化,所以模拟输入信号的输入范围应该设置为使得调制器在该相对小的电压范围上足够地灵敏。如果该调制器并非足够地灵敏,数字输出信号将代表模拟输入信号中的非随机成分,而不是噪声分量。
西格玛-德尔塔调制器的灵敏度由其输入范围决定,继而由反馈信号决定。例如,西格玛-德尔塔调制器的输入范围可以通过调整由反馈信号改变的电压范围来进行控制,或者通过向数字数出信号中引入过渡循环来进行控制。这些将参照一种西格玛-德尔塔调制器的特定实施方式,在下面进行更为详尽的说明。
在下面说明的一种西格玛-德尔塔调制器的特定实施方式中,可用一个控制单元来监控模拟输入信号中的噪声分量,并由该控制单元形成取决于该噪声分量的反馈信号。具体地讲,该控制单元可以根据模拟输入信号中噪声分量的变化,选择两个边界值的一个作为反馈信号。现将参照一种西格玛-德尔塔调制器的两种不同的实施方式,对该控制单元进行更为详尽的说明。
为了将西格玛-德尔塔调制器用作一种随机数发生器,该反馈信号应当以这种方式产生,即被比较器接收的信号,以一种充分随机的方式在基准信号电平之上和之下进行波动。换句话说,该比较器接收的信号,其中的噪声分量应当足够的大,使得该信号的波动经常跨越比较器的基准阈值。如此,当比较器判断从环路滤波器输出的信号分别高于或者低于比较器的基准电平时,数字数出信号应当包含1和0的充分随机串。
按上述,反馈信号的目的是为了通过使数字输出信号的1和0代表模拟输入信号,而保持环路滤波器的平均输出接近比较器的基准电平。通常不可能保持积分器的平均输出精确地处在比较器的基准电平上。因此,下面的表述是可以接受的:
其中,i(t)为模拟输入信号,f(t)为反馈信号的平均幅值,另外,Q为比较器的基准电平。
通常,由于不能保持模拟输入信号和反馈信号之间的差值精确地处在比较器的基准电平上,因此,可以向方程1中引入一个误差因子,形成如下的表述:
其中,e为误差因子。
该误差因子代表了将存在于输入比较器的信号的平均电平和比较器的基准电平之间的内在偏移量。
另外,尽管输入至比较器的输入信号的平均值与比较器的基准电平近似相等,但在任何给定的时刻,信号幅值都将或是大于比较器的基准电平,或是小于比较器的基准电平。如图2a和2b所示,图2a说明,模拟输入信号的直流(d.c.)分量处于调制器的虚地电平上(也就是,模拟输入信号的直流分量位于所允许的输入范围201的上限和下限的中间),并且,模拟输入信号的叠加在直流分量之上的噪声分量,在相对小的电压范围202上变化。该模拟输入信号致使环路滤波器输出如图2b所示的信号。
图2b中所示的信号包括一个代表模拟输入信号中直流分量的正弦分量207,和一个代表模拟输入信号中噪声分量的随机波动分量206。由于模拟输入信号中的直流分量位于所允许的输入范围的中间,所以由西格玛-德尔塔调制器输出的数字输出信号将包含50%的1和50%的0。如图2b所示,该信号在大约50%的时间上位于比较器的阈值电平203的上方,在大约50%的时间上位于比较器的阈值电平203的下方。由于误差因子e的存在,该比例不是精确的50:50,这将在该信号与比较器的基准电平之间引起一微小的偏移204。
如图2b所示,相对于正弦分量的幅值来说,随机波动分量206具有相对小的幅值。因此,在该信号的附近,比较器基准电平多数跨越是由模拟输入信号的直流分量产生的,而不是噪声分量。这是因为调制器灵敏度不够,也就是调制器的输入范围太大了。通过向模拟输入信号的噪声分量移动调制器输入范围201的上限和下限,也就是,使得噪声分量位于输入范围的内部,并且,大比例地延伸跨越其范围,输入比较器的信号中的随机波动分量的相对幅值将增加。如此,大多数对比较器基准阈值的跨越将是随机波动分量,而不是非随机分量造成的,这将确保数字输出信号具有高度熵。
如图2b所示,如果由模拟输入信号中的噪声引起的随机波动是经常的穿越比较器基准阈值,则输入比较器的信号的幅值205应当小于随机波动信号的幅值。因此,忽略误差因子(其可以假定为很小),可以看出,在任何给定的时刻比较器的基准电平与由模拟输入信号减去反馈信号而形成的信号之间的差值应当小于模拟输入信号中噪声分量变化所在的电压范围,以确保数字输出信号的高度熵。这可以表述如下:
|(i(t)-f(t))-Q|<N (3)
其中,N为模拟输入信号中噪声分量变化所在的电压范围。
因此,为了使西格玛-德尔塔调制器产生显示充分高度熵的数字输出信号,反馈信号可以形成为使得方程3在任意给定的时刻成立。
实际上,可以通过将西格玛-德尔塔调制器的输入范围设置的尽可能的小,而直接地获得高度熵。这种设置可能通常超出了设备的由生产厂商所设定的运行公差。高度熵可以通过设置两个边界值(也就是反馈信号变化范围所在的高电压和低电压)之间的电压范围,使其小于与西格玛-德尔塔调制器相关联的正常输入范围而获得。该正常的输入范围可以是由生产厂商设定的运行公差。一个适宜的输入范围可以是,例如,0.1V或者低于0.1V。
西格玛-德尔塔调制器的输入范围可能被设置为固定不变的,例如,由生产厂商为反馈信号设定边界值。可供选择地,该输入范围由使用者设置或者由一个监控模拟输入信号、并控制反馈信号形成的控制单元设置,使得该输入范围对于模拟输入信号来说是适当的。该输入范围可以通过改变其上限和下限的绝对值,和通过改变其电压范围而改变。改变这些值可以认为是对模拟输入信号施加了有效的增益或者偏移量。应当被用来产生具有高度熵的数字输出信号的精确的输入范围由特定的模拟输入信号所决定。
模拟输入信号可包含一位于基本稳定电平上的直流分量,例如1V,而一噪声分量叠加在该稳定电平之上。可供选择地,该噪声分量可以叠加在一种变化幅值的非随机信号之上,如一交流(a.c.)信号。
该输入信号可包含一叠加在直流分量上的噪声分量,而不是叠加在幅值变化的分量上,因为,否则该西格玛-德尔塔调制器的输入范围将不断地被调整以解决模拟输入信号中的非随机波动。当模拟输入信号的平均幅值由于非随机分量而变化时,这种不断的调整可以通过监控模拟输入信号和对模拟输入信号实施有效的偏移而实现。然而,这对于采用一种直流分量来说会较为简单,就眼前来说,这将免除了采取这种不断调整的需要。从长远观点来看,由于在直流电平中存在不可避免的波动,将需要对输入范围进行微小的调整,这种不可避免的波动是由,例如长期的温度变化,而不是由短期的热噪声所引起的。
现将说明西格玛-德尔塔调制器的适合于作为随机数发生器的不同实施方式。给出这些特定的实施方式仅以举例为目的,应当明确地是,本发明并非局限于西格玛-德尔塔调制器的任何特定的实施方式。
改变西格玛-德尔塔调制器输入范围的一种选择是在反馈回路中引入过渡循环。过渡循环的净平均值与调制器的虚地电平相等。通过在反馈回路中引入更多的过渡循环,反馈的总的平均电平会降低,这将具有对模拟输入信号进行有效放大的效果。
图3示出了一种西格玛-德尔塔调制器,该西格玛-德尔塔调制器在反馈回路中引入了过渡循环。环路滤波器301为一积分电路,量化器为一锁存器302,而反馈DAC被一异或门(XOR门)303所代替。数字反馈信号和控制信号作为XOR门的输入。
图4所示的波形A是针对输入信号为虚地电平的一典型的反馈信号。在图4中,虚地电平设置为1/2Vcc。信号的占空比为50%,即半周期为上限Vcc,半周期为下限0V。因此,此信号代表了一个具有幅值为调制器输入范围的上限与下限之间的中间值,即此例中的1/2Vcc,的输入信号。
图4所示的波形B为包括过渡循环的等效反馈信号。波形A是一种不归零波形或者NRZ波形,已被转换为归零波形。如图中所示,过渡循环的净平均值为1/2Vcc(虚地)。
图4所示的波形B很难直接综合。然而,由于对过渡循环来说仅需要其净平均值等于虚地电平,因此在积分器看来,如图4所示的波形C与波形B在总反馈电平上将具有同样的效果。在波形C中,过渡循环实际以一对脉冲的形式实现,该对脉冲的平均值为1/2Vcc。
波形A与波形D(同样如图4所示)通过一XOR门可容易的获得波形C。因此,在如图3所示的西格玛-德尔塔调制器中,数字输出信号(波形A)和控制信号(波形D)输入至XOR门,以产生反馈信号(波形C)。注意反馈信号仍具有50%的占空比,所以调制器仍与1/2Vcc的输入相平衡。换而言之,对于一在虚地的输入信号,在反馈信号中引入过渡循环不会改变此状态。
对于调制器具有满刻度的正输入(Vcc)的状态而言,图5所示的波形A、B和C是相似的波形。调制器的数字输出信号为波形A。当输入为上限时,输出信号总是高电平(100%的1)。如果相同的控制信号(波形C)和该数字输出信号一同输入至XOR门,将生成反馈波形B。这一次,反馈信号的净直流含量为3/4Vcc。因此,3/4Vcc的输入量将被此反馈信号平衡,而调制器的输入上限减少了1/4Vcc。
相近似的,如果调制器的输入为满量程的负输入(0V),同样的控制信号将产生一净直流含量为1/4Vcc的反馈信号。因此,1/4Vcc的输入量将被该反馈信号平衡,而调制器的输入上限增加了1/4Vcc。
因此,总的来说,图4所示的波形D和图5所示的波形C将调制器的输入范围由Vcc降至1/2Vcc。调制器具有一隐含的增益2。通过将进入调制器的输入范围减半,控制信号有效地实现了与在西格玛-德尔塔调制器之前以2为因数进行放大的同样的效果。
控制和反馈信号可以具有比数字输出信号高的频率。为了实现此种状态,XOR门和量化器可以接收不同的时钟信号。
控制信号还可用来施加一偏移量。这可以通过使用与图3中所示的电路相同的基本电路实现。在这种应用中,控制信号被配置,使得过渡循环以一种非对称方式被注入到反馈信号中。在输出信号中,替换的‘1’多于‘0’,使产生的反馈信号为输入信号施加一正的偏移量。这是由于反馈信号中的净直流含量相对于在反馈信号中以对称方式的方式注入同样数量的过渡循环的情况是要小。相近似的,替换的‘0’多于‘1’,可以施加一负的偏移量。
该控制信号可以为一种为特定的输入而准备的预定的形式。例如,在CD播放机中,可以根据将要播放的CD类型而选择一种适当的、预定的控制信号。
该控制信号可以通过一控制单元产生。
该控制单元可以具有模拟的、数字的,或者软件的实施方式。
该控制信号可以是自适应得。例如,该控制信号可以在运行过程中改变,以解决模拟输入信号中直流分量的变化。
该系统可以采用上述的原则,将有效的增益和有效的偏移量均作用在输入信号上。
根据某一实施方式,该控制单元可设置为监控与输入信号相关的状态。例如,在随机数发生器中,该控制单元可设置为监控模拟输入信号中的噪声分量。
在模拟输入信号上作用有效的增益或者偏移量是在模拟域,而不是上述的数字的实施方式。例如,该模拟输入信号可以在进入西格玛-德尔塔调制器之前被放大。然而,实施变化的增益和偏移量的模拟方法可能是及其复杂的。在西格玛-德尔塔调制器中,通过在数字域实施该增益和偏移量,可以简单和有效地实施变化的增益和偏移量控制。实际上,上述的实施方式中,XOR门可被视为一个可编程放大器。
该XOR门可以由一个芯片内部的一个专门的逻辑单元所控制。
图6根据上述的考虑示出了西格玛-德尔塔调制器的一种一般的实施方式。
图7示出了一种另一种的西格玛-德尔塔调制器。
西格玛-德尔塔调制器所允许的输入范围由反馈信号的高电压和低电压所决定。在图7所示的西格玛-德尔塔调制器中,反馈信号的高电压和低电压被设置为两个边界电压。反馈信号是通过利用数字输出信号在两个边界电压之间进行选择而形成的。通过为边界电压选择恰当的值而对西格玛-德尔塔调制器的有效的增益和偏移量进行控制。
如图7所示,为一种通过设置边界电压而控制有效的增益和偏移量的西格玛-德尔塔调制器。该调制器包括连接在一反馈回路中的一求和单元701、一积分器702,一量化器703和一选择电路704。
求和单元被设置为接收一模拟输入信号和由选择电路输出的一调控信号。求和单元从模拟输入信号中减去调控信号,将进行过减法运算的信号输入至积分器。该积分器对进行过减法运算的信号进行滤波,并向量化器输出已滤波的信号,该量化器将积分信号与一比较器中的基准信号作比较。如果积分器输出的信号大于该基准信号,则输出‘1’,如果积分器输出的信号小于该基准信号,则输出‘0’。从而,该模拟输入信号被转换为一数字输出信号。
调制器将该数字输出信号输出。该数字输出信号还被反馈至选择电路。选择电路的作用是通过调控信号设置西格玛-德尔塔调制器的输入范围。
根据图7中所公开的实施方式,该选择电路包括一多路复用器705、第一DAC706,第二DAC707和一控制单元708。该多路复用器接收作为输入的该数字输出信号和两个边界值。每个边界值是由两个DAC分别输出的电压值。第一DAC输出第一边界值,而第二DAC输出第二边界值。每个DAC输出的电压由控制单元产生的一个控制信号所控制。因此,控制单元通过两个控制信号能够控制输入至多路复用器的边界值。
该控制单元可通过软件实现,这适宜通过一数字信息处理器而实现。由控制单元生成的控制信号可是数字信号。
数字输出信号控制在任意给定的时间多路复用器输出两个边界值中的哪个边界值。当数字输出信号是高电平时,即当西格玛-德尔塔调制器正输出‘1’,多路复用器输出两个边界值中的一个。当数字输出信号是低电平时,即当西格玛-德尔塔调制器正输出‘0’,多路复用器输出两个边界值中的另外一个。因此,由多路复用器输出的调控信号包含与数字输出信号相同序列的1和0,但是,数字输出信号中的每个‘1’和‘0’的电平分别被两个边界值的各自的一个值所代替。因此,通过调整两个边界值可以控制调控信号变化之间的上限和下限。这样,通过西格玛-德尔塔调制器应用到模拟输入信号的增益和偏移量可以由控制单元直接地控制。
该控制单元可设置为监控模拟输入信号,并且相应地调整反馈信号,使得西格玛-德尔塔调制器的分辨率足够地灵敏,使模拟输入信号中的噪声分量可被有效地数字化,进而形成数字输出信号。该控制单元可以,例如基于上述的方程3,实施一监控过程。
图8示出了一种可以由控制单元实现的简单的算法。在步骤802中,该控制单元最初将调制器的输入范围设置为相对大的范围。然后,在步骤804中,该控制单元监控模拟输入信号,并调整调制器的有效偏移量,使得噪声分量位于调制器输入范围之内,而且在一些实施方式中,噪声分量位于输出范围的中间位置处。然后,在步骤806中,该控制单元减小调制器的输入范围,直到噪声分量跨越整个输入范围(从而得到对于噪声波动的最大灵敏度)。这应当产生具有高度熵的数字输出信号。然后,在步骤808中,该控制单元监控数字输出信号。数字输出信号中1与0之间的比值可以大约为50:50。如果数字输出信号中1与0之间的比值不是这种情形,则在步骤810中,该控制单元可以相应地调整调制器的输入范围。例如,这可能有必要调整调制器的有效偏移量。在步骤812中,该控制单元继续监控模拟输入信号,并且在需要时调整调制器的输入范围。
应当明确地是,如上述的一阶西格玛-德尔塔调制器仅是举例,本发明的原理对于其它调制器来说仍然是相同的。可以使用任何种类的西格玛-德尔塔调制器,例如,模拟的,数字的或者开关电容。所示的环路滤波器特定为一积分器。然而,可以使用任何使调制器对于输入信号具有低通频率响应的环路滤波器。虽然,所示的量化器为二级类型,但是其可以为任何数量级的量化器。根据本发明的方法适合任何阶数的调制器。
根据本发明的一种随机数发生器可以在一个宽的范围内应用,如为安全应用而产生的公共和私人密钥(例如,在需要使用编码的无线装置设备或者其它设备中)或者为了在采样应用中产生随机数(例如,为了使用在娱乐系统或者在民意测验中)。
模拟输入信号中的噪声分量可以由内在源提供,如内阻热噪声,散粒噪声,或者1/f噪声。可供选择地,可以通过外来源提供该噪声分量,如射频干扰或者大地电流。优选地,该噪声源可以与使用随机数发生器的特定实现相联系,例如,如果该随机数发生器被用在具有一无线电接收机的音频系统中,这可以方便地产生一作为模拟输入信号的遭受射频干扰的信号。可以提供在输入信号中故意增加噪声的方法,可供选择地,信号中存在的噪声可以来源于所设计的内在特征。
据此,申请人在这里分解地公开了每个单独的特征,以及两个或者更多此种特征的任何一种结合,总体上达到了根据所属领域的技术人员掌握的常识,基于本说明书可以实现这种特征或者结合的程度,不考虑这些特征或者特征的结合是否解决了这里公开的任何问题,并且没有局限于权利要求的范围。申请人表明,本发明的多个方面可以由任何这些特征或者特征的结合而组成。鉴于前面的描述,对于所属领域的技术人员,显然的是,在本发明的范围内可以进行多种变形。
Claims (26)
1、一种随机数发生器,包括一西格玛-德尔塔调制器,该西格玛-德尔塔调制器具有:
一调制单元,包括:
一求和单元,设置为接收模拟输入信号,该模拟输入信号的因一处在第一电压范围上的噪声而变化,该求和单元设置为对该模拟输入信号与调控信号进行求和,以形成一求和输出信号;
一环路滤波器,设置为接收该求和输出信号,并形成取决于求和输出信号的滤波输出信号;以及,
一量化器,设置为接收该滤波输出信号,将该滤波输出信号与一量化器阈值进行比较,并根据比较情况,通过在两个预定的电平中选择一个作为数字输出信号而形成数字输出信号;
另外,该西格玛-德尔塔调制器进一步包括:
一反馈回路,设置为接收该数字输出信号,并形成取决于该数字输出信号的调控信号,使得在任意给定的时刻,求和输出信号的幅值与量化器阈值之间的绝对差值小于第一电压范围,因此,随机数发生器能够形成来源于模拟输入信号,并且具有高度熵的数字输出信号。
2、根据权利要求1所述的一种随机数发生器,其中:反馈回路包括一选择电路,设置为根据数字输出信号在两个边界值中为调控信号选择一个。
3、根据权利要求2所述的一种随机数发生器,其中:调制单元设置为,使得如果边界值保持恒定,则在两个边界值之间范围内数字输出信号代表模拟输入信号的电平。
4、根据权利要求2或3所述的一种随机数发生器,其中:介于两个边界值之间的电压范围小于与该西格玛-德尔塔调制器所关联的一个标称输入范围。
5、根据权利要求2至4中任意一项所述的一种随机数发生器,其中:介于两个边界值之间的电压范围小于0.1V。
6、根据权利要求1至5中任意一项所述的一种随机数发生器,其中:调制单元和反馈回路分别地设置为反复地产生数字输出信号和调控信号,该选择电路设置为在每次反复时在两个边界值中选择一个边界值。
7、根据权利要求6所述的一种随机数发生器,其中:选择电路设置为根据数字输出信号的瞬时值在两个边界值中选择一个边界值。
8、根据权利要求7所述的一种随机数发生器,其中:量化器设置为在第一电平和第二电平之间进行选择为数字输出信号选择一个而形成数字输出信号,选择电路设置为选择边界值中的第一边界值作为对具有第一电平的数字输出信号的响应,并且选择边界值中的第二边界值作为对具有第二电平的数字输出信号的响应。
9、根据权利要求2至8中任意一项所述的一种随机数发生器,其中:随机数发生器包括一控制单元,该控制单元设置为监控由于模拟输入信号中的噪声所引起的变化,并且取决于该变化,在两个边界值之间为的调控信号选择一个。
10、根据权利要求2至9中任意一项权利要求所述的一种随机数发生器,其中:选择电路包括一多路复用器,设置为接收该数字输出信号,并根据该数字输出信号输出两个边界值中的一个。
11、根据权利要求2至10中任意一项所述的一种随机数发生器,其中:控制单元包含于选择电路中,该控制单元设置为根据该模拟输入信号生成第一和第二控制信号。
12、根据权利要求11所述的一种随机数发生器,其中:选择单元包括第一数模转换器和第二数模转换器,第一数模转换器和第二数模转换器的每一个都设置为分别接收第一和第二控制信号中的一个,并且根据那个控制信号分别输出一个边界值。
13、根据权利要求11或12所述的一种随机数发生器,其中:控制单元产生第一和第二控制信号,以通过西格玛-德尔塔调制器产生模拟输入信号的有效放大倍数。
14、根据权利要求11至13中任意一项所述的一种随机数发生器,其中:控制单元产生第一和第二控制信号,以通过西格玛-德尔塔调制器产生模拟输入信号的有效偏移量。
15、根据权利要求11至14中任意一项所述的一种随机数发生器,其中:两个边界值中的每一个都与一个各自的电平相对应,并且可操作地是,该控制单元通过产生第一和第二控制信号而产生模拟输入信号的有效放大倍数,使得两个各自电平之间的差值减小。
16、根据权利要求11至15中任意一项所述的一种随机数发生器,其中:两个边界值中的每一个都与一个各自的电平相对应,并且可操作地是,该控制单元通过产生第一和第二控制信号而产生模拟输入信号的有效偏移量,使得两个各自电平的和为非零值。
17、根据权利要求9所述的一种随机数发生器,其中:控制单元设置为向选择电路输出控制信号,且该选择电路包括一逻辑电路,其被设置为根据控制信号和数字输出信号在两个边界值中选择一个作为调控信号。
18、根据权利要求17所述的一种随机数发生器,其中:控制单元产生控制信号,使得数字输出信号中被选择的部分以过渡循环代替。
19、根据权利要求18所述的一种随机数发生器,其中:控制单元通过由过渡循环代替数字输出信号的被增加的部分,可操作地增加西格玛-德尔塔调制器的有效增益。
20、根据权利要求19或20所述的一种随机数发生器,其中:控制单元通过产生控制信号,可操作地产生模拟输入信号的有效偏移量,以由过渡循环代替具有两个预定值中一个值的数字输出信号的主要的或者次要的部分。
21、根据权利要求18至20中任意一项所述的一种随机数发生器,其中:一个过渡循环的净平均值与调制器的虚地电平相等。
22、根据权利要求21所述的一种随机数发生器,其中:调制器的虚地电平为两个边界值的中间值。
23、根据权利要求9至22中任意一项权利要求所述的一种随机数发生器,其中:将控制单元设置为确定具有两个预定电平中一个电平的数字输出信号的比例,并且如果该比例不是绝对与50%相同,则产生模拟输入信号的有效偏移量。
24、将西格玛-德尔塔调制器作为随机数发生器的用途。
25、基本如上结合附图所述的一种随机数发生器。
26、基本如上结合附图所述的一种西格玛-德尔塔调制器的用途。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0617848.7A GB0617848D0 (en) | 2006-09-11 | 2006-09-11 | A random number generator |
GB0617848.7 | 2006-09-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101512480A true CN101512480A (zh) | 2009-08-19 |
Family
ID=37232725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007800335751A Pending CN101512480A (zh) | 2006-09-11 | 2007-09-11 | 一种随机数发生器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7958174B2 (zh) |
EP (1) | EP2064621B1 (zh) |
JP (1) | JP4639262B2 (zh) |
KR (1) | KR20090084671A (zh) |
CN (1) | CN101512480A (zh) |
GB (1) | GB0617848D0 (zh) |
WO (1) | WO2008032046A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106464236A (zh) * | 2014-05-12 | 2017-02-22 | 高通股份有限公司 | 熵源 |
CN107346400A (zh) * | 2016-05-04 | 2017-11-14 | 意法半导体(鲁塞)公司 | 多路复用器结构 |
CN113157250A (zh) * | 2021-05-25 | 2021-07-23 | 广东备倍电技术有限公司 | 一种基于电源的真随机数产生方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014200856B3 (de) * | 2014-01-17 | 2015-03-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Delta-Sigma-Modulator |
US10284223B2 (en) * | 2015-09-15 | 2019-05-07 | Koninklijke Philips N.V. | Method of performing analog-to-digital conversion |
US9780798B1 (en) | 2016-11-01 | 2017-10-03 | Texas Instruments Incorporated | Digital modulator entropy source |
KR102522356B1 (ko) * | 2021-03-31 | 2023-04-14 | 고려대학교 산학협력단 | Cmos 기반의 난수 발생기를 이용한 확률론적 비트 제어기 및 그 동작방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2783374B1 (fr) * | 1998-09-11 | 2000-12-08 | Thomson Csf | Procede et dispositif de generation d'un signal aleatoire et systemes de conversion numerique-analogique utilisant un tel signal aleatoire |
US6218973B1 (en) | 1999-03-05 | 2001-04-17 | Motorola, Inc. | Binary random number generator |
US7057540B2 (en) | 2001-10-26 | 2006-06-06 | Texas Instruments Incorporated | Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer |
US6839010B1 (en) | 2002-12-27 | 2005-01-04 | Zilog, Inc. | Sigma-delta analog-to-digital converter with reduced quantization noise |
JP2006189946A (ja) | 2004-12-28 | 2006-07-20 | Toshiba Corp | 乱数生成回路及び半導体集積回路 |
US20070050437A1 (en) * | 2005-08-25 | 2007-03-01 | Texas Instruments Incorporated | Systems and methods for random value generation |
US7436338B2 (en) * | 2005-12-21 | 2008-10-14 | Slicex, Inc. | Current mode sigma-delta modulator |
-
2006
- 2006-09-11 GB GBGB0617848.7A patent/GB0617848D0/en not_active Ceased
-
2007
- 2007-09-07 US US11/851,697 patent/US7958174B2/en not_active Expired - Fee Related
- 2007-09-11 JP JP2009518972A patent/JP4639262B2/ja not_active Expired - Fee Related
- 2007-09-11 KR KR1020087028946A patent/KR20090084671A/ko not_active Application Discontinuation
- 2007-09-11 WO PCT/GB2007/003429 patent/WO2008032046A2/en active Application Filing
- 2007-09-11 EP EP07804226A patent/EP2064621B1/en active Active
- 2007-09-11 CN CNA2007800335751A patent/CN101512480A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106464236A (zh) * | 2014-05-12 | 2017-02-22 | 高通股份有限公司 | 熵源 |
CN107346400A (zh) * | 2016-05-04 | 2017-11-14 | 意法半导体(鲁塞)公司 | 多路复用器结构 |
CN113157250A (zh) * | 2021-05-25 | 2021-07-23 | 广东备倍电技术有限公司 | 一种基于电源的真随机数产生方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2008032046A3 (en) | 2008-05-22 |
GB0617848D0 (en) | 2006-10-18 |
WO2008032046A2 (en) | 2008-03-20 |
EP2064621B1 (en) | 2011-10-26 |
EP2064621A2 (en) | 2009-06-03 |
US20080104156A1 (en) | 2008-05-01 |
US7958174B2 (en) | 2011-06-07 |
JP4639262B2 (ja) | 2011-02-23 |
KR20090084671A (ko) | 2009-08-05 |
JP2009543242A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101512480A (zh) | 一种随机数发生器 | |
Prabha et al. | A highly digital VCO-based ADC architecture for current sensing applications | |
US7391351B2 (en) | Bitstream controlled reference signal generation for a sigma-delta modulator | |
KR101624785B1 (ko) | 오버샘플링된 데이터 변환기를 위한 시스템 및 방법 | |
US8169352B2 (en) | Jitter insensitive sigma-delta modulator | |
EP1248376A2 (en) | Method and apparatus for providing signal dependent dither generator for sigma-delta A/D modulator | |
EP1418674B1 (en) | Converter, circuit and method for compensation of non-idealities in continuous time sigma delta converters | |
CN212969607U (zh) | ∑-δ模数转换器电路 | |
TW200302614A (en) | Optically sampled delta-sigma modulator | |
US10833699B1 (en) | Resistor based delta sigma multiplying DAC with integrated reconstruction filter | |
KR20140001565A (ko) | 시정수 보정 장치 및 방법과 이를 포함한 저역 통과 델타 시그마 변조 장치 | |
US9407279B2 (en) | Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback | |
US9300315B2 (en) | Systems and methods for implementing error-shaping alias-free asynchronous flipping analog to digital conversion | |
US20180034471A1 (en) | High-linearity sigma-delta converter | |
Hafed et al. | A robust deep submicron programmable DC voltage generator | |
US11152951B2 (en) | Quad switched multibit digital to analog converter and continuous time sigma-delta modulator | |
Lavzin et al. | A higher-order mismatch-shaping method for multi-bit Sigma-Delta Modulators | |
Lee et al. | A CMOS readout integrated circuit with wide dynamic range for a CNT bio-sensor array system | |
Ausín et al. | A programmable switched-capacitor relaxation oscillator with low phase jitter | |
Shui et al. | Modified mismatch-shaping for continuous-time delta-sigma modulators | |
Srivastava et al. | Development of mathematical model for signal‐dependent linear adaptive level‐based sampling | |
Lakhal et al. | Predicting the noise floor at the output of a memoryless piecewise-linear nonlinearity driven by a digital delta-sigma modulator | |
Soell et al. | A VCO based digital microphone utilizing A FIR sigma delta converter | |
Venerus | Delta-sigma FDC based fractional-N PLLs with multi-rate quantizing dynamic element matching | |
Sanyal | Digital enhancement techniques for data converters in scaled CMOS technologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090819 |