CN103297039B - 数字锁相回路装置及其方法 - Google Patents
数字锁相回路装置及其方法 Download PDFInfo
- Publication number
- CN103297039B CN103297039B CN201310061159.XA CN201310061159A CN103297039B CN 103297039 B CN103297039 B CN 103297039B CN 201310061159 A CN201310061159 A CN 201310061159A CN 103297039 B CN103297039 B CN 103297039B
- Authority
- CN
- China
- Prior art keywords
- digital
- seasonal pulse
- signal
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000001932 seasonal effect Effects 0.000 claims abstract description 162
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 238000005070 sampling Methods 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000004088 simulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 241000208340 Araliaceae Species 0.000 description 4
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 4
- 235000003140 Panax quinquefolius Nutrition 0.000 description 4
- 210000001367 artery Anatomy 0.000 description 4
- 235000008434 ginseng Nutrition 0.000 description 4
- 210000003462 vein Anatomy 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100445834 Drosophila melanogaster E(z) gene Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种数字锁相回路装置及其方法，其中数字锁相回路装置包含：模拟数字转换器、第一数字回路滤波器、偏移信号产生电路、加法器及数字控制振荡器。模拟数字转换器依据由参考时脉所定义的时序将输出时脉转换为第一数字信号，而第一数字回路滤波器接收第一数字信号并输出控制信号。偏移信号产生电路接收参考时脉及输出时脉，并且根据相对于参考时脉频率的输出时脉的频率误差来输出一偏移信号。加法器加总控制信号及偏移信号而产生偏移控制信号，并且数字控制振荡器依据偏移控制信号输出一输出时脉。
Description
技术领域
本发明关于数字锁相回路装置，特别关于根据控制信号及偏移信号以产生输出时脉的数字锁相回路装置。
背景技术
请参照图1，数字锁相回路装置（digital phase lock loop，DPLL）100包含：时间数字转换器（time to digital converter，TDC）110、数字回路滤波器120、数字控制振荡器（digitally controlled oscillator，DCO）130及除N电路（divide-by-N circuit）140。时间数字转换器110接收参考时脉及反馈时脉并输出代表参考时脉与反馈时脉之间的时序差的时序误差信号。数字回路滤波器120接收时序误差信号并通过过滤时序误差信号而输出控制信号。数字控制振荡器130用以接收控制信号并输出由控制信号控制的振荡频率的输出时脉。除N电路140接收输出时脉并通过将输出时脉除以N，而输出反馈时脉，其中N为整数。当参考时脉快于反馈时脉时，时序误差信号为正，其导致控制信号增加，进而造成输出时脉的频率增加，并且相应产生反馈时脉。当参考时脉慢于反馈时脉时：时序误差信号为负，其导致控制信号下降，进而造成输出时脉的频率下降，并且相应产生反馈时脉。因此，以闭回路的方式控制输出时脉的时序，使得反馈时脉的时序追踪参考时脉的时序。
时间数字转换器110为数字锁相回路装置100的重要功能区块。为了反馈时脉能精确地追踪参考时脉，时间数字转换器110必须具有高精度。时间数字转换器110将参考时脉与反馈时脉之间的时序差量化成代表时序误差信号的数字。时间数字转换器110的精度由最低有效位（least significant bit，LSB）的权重所决定。现有技艺的时间数字转换器110通常是由多个单位延迟单元的串连所构建，且最低有效位的权重由单位延迟单元的延迟所决定。在现今互补金属氧化物半导体（complementary metal-oxide semiconductor，CMOS）的技术中，单位延迟单元的延迟通常在约10ps左右。因此，时序侦测的精度限制在10ps。虽然为了寻求改善时间数字转换器的精度已下了很多努力，但仍难以在电路面积及功率消耗上无付出高代价之下达到高精度。
一种不使用时间数字转换器的数字锁相回路装置的时序侦测方法被期待的。
发明内容
为解决现有技术中的上述问题，本发明提供了一种数字锁相回路装置及其方法。
本发明提供了一种数字锁相回路装置包含：模拟数字转换器（analog-to-digital converter，ADC）、第一数字回路滤波器、偏移信号产生电路、加法器及数字控制振荡器。模拟数字转换器依据由参考时脉所定义的时序将输出时脉转换成为第一数字信号。第一数字回路滤波器接收第一数字信号及输出控制信号。偏移信号产生电路接收参考时脉及输出时脉，并根据相对于参考时脉频率的输出时脉的频率误差来输出偏移信号。加法器加总控制信号及偏移信号而产生偏移控制信号。数字控制振荡器依据偏移控制信号输出输出时脉。
在一些实施例中，偏移信号产生电路可包括频率检测器及第二数字回路滤波器。频率检测器接收参考时脉及输出时脉并输出代表输出时脉的频率误差的第二数字信号。其中，第二数字信号代表输出时脉的频率误差。第二数字回路滤波器接收第二数字信号及输出偏移信号。
在一些实施例中，于初始阶段时，控制信号冻结，但偏移信号具有适应性，直到输出频率的频率误差接近于零。
在一实施例中，一种数字锁相回路装置包含：模拟数字转换器、第一数字回路滤波器及数字控制振荡器。模拟数字转换器依据由参考时脉所定义的时序将输出时脉转换成为第一数字信号。第一数字回路滤波器接收第一数字信号及输出控制信号。数字控制振荡器依据控制信号输出输出时脉。
在一实施例中，一种数字锁相回路的方法包含：接收参考时脉、依照参考时脉的时序取样输出时脉的电压电平、对电压电平执行模拟数字转换来产生第一数字信号、对第一数字信号进行滤波来产生控制信号、根据相对于参考时脉频率的输出时脉的频率误差而产生偏移信号、加总控制信号与偏移信号而产生偏移控制信号、及利用偏移控制信号所控制的数字控制振荡器而产生输出时脉。
在一些实施例中，产生偏移信号的步骤可还包含：利用参考时脉的参考频率侦测输出时脉的频率来产生第二数字信号、以及通过对第二数字信号进行滤波来产生偏移信号。
在一实施例中，一种数字锁相回路的方法包含：接收参考时脉、依照参考时脉的时序取样输出时脉的电压电平、对电压电平执行模拟数字转换来产生第一数字信号、对第一数字信号进行滤波来产生控制信号、及利用控制信号所控制的数字控制振荡器而产生输出时脉。
附图说明
图1为现有技艺的数字锁相回路装置的功能方块图。
图2为数字锁相回路装置的示范时序示意图。
图3A为依照本发明一实施例的数字锁相回路装置的功能方块图。
图3B为依照本发明另一实施例的数字锁相回路装置的功能方块图。
其中，附图标记说明如下：
100：数字锁相回路装置
110：时间数字转换器
120：数字回路滤波器
130：数字控制振荡器
140：除N电路
201：第二电平
202：第一电平
203：第二电平
204：第一电平
210：跳脱点
220：跳脱点
230：时序瞬间
240：时序瞬间
250：取样点
300A：数字锁相回路装置
300B：数字锁相回路装置
310：模拟数字转换器
320：数字回路滤波器
330：数字控制振荡器
340：偏移信号产生电路
341：频率检测器
342：辅助数字回路滤波器
350：加法器
V：取样电压
Δ：时序差
D：数字信号
C：控制信号
C’：偏移控制信号
C0：偏移信号
E：数字信号
Σ：加法器
具体实施方式
以下的详细描述参照所附图式，通过图式说明，揭露本发明各种可实行的实施例。所记载的实施例明确且充分揭露，使所属技术领域中具有通常知识者能据以实施。不同的实施例间并非相互排斥，某些实施例可与一个或一个以上的实施例进行合并而成为新的实施例。因此，下列详细描述并非用以限定本发明。
每一时脉信号具有一有限上升/下降时间。因有限上升/下降时间，时脉信号的时序是相关于时脉信号的电平。图2为数字锁相回路装置的示范时序示意图。请参照图2，数字锁相回路装置接收参考时脉并输出一输出时脉以追踪参考时脉的时序。输出时脉与参考时脉周期性地切换于各自的第一电平（202、204）及各自的第二电平（201、203）之间。输出时脉及参考时脉皆因有限上升/下降时间而无法即刻地从各自的第一电平切换至各自的第二电平。有限上升时间的时脉的时序通过时脉上升且达到跳脱点的时序瞬间所定义。输出时脉上升且于时序瞬间230达到跳脱点210。
在另一方面，参考时脉上升且于时序瞬间240达到跳脱点220。如图2所示，输出时脉与参考时脉的间的时序差由时序瞬间230与时序瞬间240之间的时序差（在图2中标示为Δ）所定义。若使用参考时脉来取样输出时脉，在发生取样点250的时序瞬间240所取样的取样电压（在图2中标示为V）正比于时序差Δ。因此，可侦测取样电压V并将取样电压V转换一数字信号，以有效地代表时序差Δ。
请参照图3A，在一实施例中，数字锁相回路装置（digital phase lock loop，DPLL）300A包含：模拟数字转换器（analog-to-digital converter，ADC）310、数字回路滤波器320及数字控制振荡器（digitally controlled oscillator，DCO）330。
数字回路滤波器320耦接在模拟数字转换器310和数字控制振荡器330的间，并且数字控制振荡器330的输出反馈至模拟数字转换器310。
模拟数字转换器310用以接收输出时脉并依照参考时脉的时序将输出时脉的电压电平转换成数字信号D。数字回路滤波器320用以接收数字信号D并输出控制信号C。数字控制振荡器330用以接收控制信号C及输出输出时脉。数字锁相回路装置330A与现有技艺的数字锁相回路装置100的差异在于：除N电路140被移除，并且时间数字转换器110由模拟数字转换器310所取代。
在参考时脉的上升边缘（例如，参考时脉上升且达到逃脱点的时序瞬间），输出时脉的电压电平被取样并转换成数字信号D。此数字信号D如同前述，其有效地代表参考时脉与输出时脉之间的时序差。
在一典型范例中，输出时脉的振幅为1V及上升时间为100ps；于此情况中，当1ps的时序差对应于10mV的电压差，并且能由模拟数字转换器轻易判定。有别于时间数字转换器难以判定约1ps的时序差，模拟数字转换器则能轻易判定10mV的电压。换言之，数字锁相回路装置300A可侦测低于10ps的时序差，因此，数字锁相回路装置300A较现有技艺的数字锁相回路装置100易达成高效能的表现。
所期望的模拟数字转换器310具有低延迟量，以减少任何引入控制回路而降低回路稳定性的可能。快闪模拟数字转换器（flash ADC）及逐次近似暂存模拟数字转换器（successive approximation register ADC，SAR ADC）皆具有低延迟时间（不超过参考时脉的一个周期），并适用于模拟数字转换器310的实施。在现有技艺中，快闪模拟数字转换器及逐次近似暂存模拟数字转换器为熟知的，故于此不再详细说明。
在一些实施例中，模拟数字转换器310的取样频率高于输出时脉的频率。较佳地，模拟数字转换器310的取样频率是不小于（高于或等于）5倍的输出时脉的频率。
在下列z-转换描述式中反映出数字回路滤波器320的一实施例：
C(z)=[Kpz-1+Kiz-1/(1-z-1)]D(z) (1)
其中，Kp及Ki为两回路参数，并且此两回路参数由电路设计者所决定。
在一些实施例中，数字回路滤波器320可包含一数字积分器。于此，数字积分器电性连接在模拟数字转换器310和数字控制振荡器330的间，并且此数字积分器可实现上述式1的z-转换运算。
在现有技艺中，数字控制振荡器为熟知的，故于此不再详细说明。
当数字锁相回路装置300A可用于使输出时脉的时序精准追踪参考时脉的时序时，输出时脉的频率因模拟数字转换器310的取样性质而无法非唯一地测定，其中输出时脉的谐波系无法与输出时脉做出区别。举例来说，若参考时脉为100MHz时脉，则模拟数字转换器310无法区别2GHz的输出时脉与1GHz的输出时脉；模拟数字转换器310只能侦测在当前取样瞬间的输出时脉的频率（因此只能侦测输出时脉与参考时脉的时序差），但无法得知自上次取样后输出时脉已切换了多少次。为了确保输出时脉具有唯一测定的频率，进一步的限制条件是必须的。
再者，数字锁相回路装置300A可进一步设计一偏移信号产生电路来设定来自数字控制振荡器330的输出时脉的频率。在另一实施例中，请参照图3B，相较于数字锁相回路装置300A，数字锁相回路装置300B还包括偏移信号产生电路340以及加法器350。于此，偏移信号产生电路340提供一辅助频率回路，以设定来自数字控制振荡器330的输出时脉的频率。偏移信号产生电路340连接在数字控制振荡器330的输出和加法器350的输入之间。加法器350的另一输入连接至数字回路滤波器320，以及加法器350的输出连接至数字控制振荡器330。
数字控制振荡器330的输出反馈至偏移信号产生电路340。偏移信号产生电路340接收参考时脉及输出时脉，并根据相对于参考时脉频率的输出时脉的频率误差来产生一偏移信号C0。并且，由加法器350将偏移信号C0加入至控制信号C（控制信号C产生自数字回路滤波器320）中，以产生用于控制数字控制振荡器330的偏移控制信号C’。
于一些实施例中，偏移信号产生电路340包含频率检测器341及辅助数字回路滤波器342。频率检测器341连接在模拟数字转换器310和辅助数字回路滤波器342之间，并且数字控制振荡器330的输出反馈至频率检测器341。辅助数字回路滤波器342连接在频率检测器341和加法器350之间。
频率检测器341用以接收参考时脉及输出时脉并输出代表输出时脉的频率误差的数字信号E。辅助数字回路滤波器342用以接收数字信号E并输出偏移信号C0。
在一实施例中，频率检测器341可为一频率计数器，并且此频率计数器用以利用输出时脉来取样及计数参考时脉。于参考时脉的上升边缘，除非侦测到参考时脉的低至高转变，否则计数值增大。当侦测到参考时脉的低至高转变时，锁止计数值且重置计数器并再次重新开始计数。其中，锁止值代表输出时脉与参考时脉的比值的检测。举例来说，若是参考时脉的频率为25MHz并且期望的输出时脉的频率为2GHz，则理想地，频率计数器需于参考时脉的两相邻的低至高转变之间计算到80（即，2GHz/25MHz＝80）。若是锁止后的计数值不同于理想值80的话，则指示出输出时脉的频率误差。将理想值减去锁止后的计数值，则得到代表输出时脉的频率与目标输出频率的间的差的数字信号E。在一实施例中，辅助数字回路滤波器342系由下列z-转换描述式所表示：
C0(z)=[K’pz-1+K’iz-1/(1-z-1)]E(z) (2)
其中，K’p及K’i为两回路参数，并且此两回路参数由电路设计者所决定。
在一些实施例中，辅助数字回路滤波器342可包含一数字积分器。于此，数字积分器电性连接在频率检测器341和加法器350之间，并且此数字积分器可实现上述式2的z-转换运算。
在一实施例中，于初始频率撷取阶段（初始阶段），启动偏移信号产生电路340并且忽略来自数字回路滤波器320的控制信号（即有效地强制为零），以致使让偏移信号产生电路340仅建立偏移信号C0，以确保输出时脉的频率约等于目标频率。在输出时脉的频率约等于目标频率后，偏移信号产生电路340停止运作、冻结偏移信号C0的值，并且以闭回路方式调整控制信号C以使输出时脉的时序追踪参考时脉的时序。
虽然本发明的技术内容已经以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神所作些许的更动与润饰，皆应涵盖于本发明的范畴内，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (23)
1.一种数字锁相回路装置，包含：
一模拟数字转换器，依据由一参考时脉所定义的一时序将一输出时脉转换为一第一数字信号，该第一数字信号代表该参考时脉与该输出时脉之间的时序差；
一第一数字回路滤波器，接收该第一数字信号并输出一控制信号；
一偏移信号产生电路，接收该参考时脉及该输出时脉，以及根据相对于该参考时脉频率的该输出时脉的一频率误差来输出一偏移信号；
一加法器，加总该控制信号及该偏移信号来产生一偏移控制信号；及
一数字控制振荡器，依据该偏移控制信号输出该输出时脉。
2.如权利要求1所述的数字锁相回路装置，其中该偏移信号产生电路包含：
一频率检测器，接收该参考时脉及该输出时脉并输出一第二数字信号，该第二数字信号代表该输出时脉的该频率误差；及
一第二数字回路滤波器，接收该第二数字信号并输出该偏移信号。
3.如权利要求2所述的数字锁相回路装置，其中该第二数字回路滤波器包含一数字积分器。
4.如权利要求2所述的数字锁相回路装置，其中该频率检测器包含一频率计数器。
5.如权利要求1所述的数字锁相回路装置，其中于一初始阶段时，该偏移信号产生电路忽略该控制信号，仅建立该偏移信号，直到该输出时脉的频率等于一目标频率。
6.一种数字锁相回路装置，包含：
一模拟数字转换器，依据由一参考时脉所定义的一时序将一输出时脉转换为一第一数字信号，该第一数字信号代表该参考时脉与该输出时脉之间的时序差；
一第一数字回路滤波器，接收该第一数字信号并输出一控制信号；及
一数字控制振荡器，依据该控制信号输出该输出时脉。
7.如权利要求1或6所述的数字锁相回路装置，其中该模拟数字转换器具有不超过该参考时脉的一个周期的一延迟时间。
8.如权利要求1或6所述的数字锁相回路装置，其中该第一数字回路滤波器包含一数字积分器。
9.如权利要求1或6所述的数字锁相回路装置，其中该模拟数字转换器的一取样频率高于该输出时脉的频率。
10.如权利要求1或6所述的数字锁相回路装置，其中，在该参考时脉的上升边缘，该模拟数字转换器取样该输出时脉的电压电平，并转换成该第一数字信号。
11.如权利要求1或6所述的数字锁相回路装置，其中，在该参考时脉上升且达到逃脱点的时序瞬间，该模拟数字转换器取样该输出时脉的电压电平，并转换成该第一数字信号。
12.如权利要求1或6所述的数字锁相回路装置，其中该模拟数字转换器的一取样频率是不小于该输出时脉的5倍频率。
13.如权利要求1或6所述的数字锁相回路装置，其中该数字锁相回路装置的时序差侦测系低于10ps。
14.一种数字锁相回路的方法包含：
接收一参考时脉；
依照该参考时脉的一时序来取样一输出时脉的一电压电平；
对该电压电平执行一模拟数字转换而产生一第一数字信号，该第一数字信号代表该参考时脉与该输出时脉之间的时序差；
对该第一数字信号进行滤波而产生一控制信号；
根据相对于该参考时脉频率的该输出时脉的一频率误差而产生一偏移信号；
加总该控制信号与该偏移信号而产生一偏移控制信号；及
利用该偏移控制信号所控制的一数字控制振荡器而产生该输出时脉。
15.如权利要求14所述的数字锁相回路的方法，其中产生该偏移信号的步骤还包含：
利用该参考时脉的一参考频率检测该输出时脉的频率而产生一第二数字信号；及
通过对该第二数字信号进行滤波而产生该偏移信号。
16.如权利要求15所述的数字锁相回路的方法，其中对该第二数字信号进行滤波的步骤包含执行一数字积分。
17.如权利要求15所述的数字锁相回路的方法，其中检测该输出时脉的该频率的步骤包含使用一频率计数器。
18.如权利要求14所述的数字锁相回路的方法，其中于一初始阶段，忽略该控制信号，仅建立该偏移信号，直到该输出时脉的频率等于一目标频率。
19.一种数字锁相回路的方法包含：
接收一参考时脉；
依照该参考时脉的一时序来取样一输出时脉的一电压电平；
对该电压电平执行一模拟数字转换而产生一第一数字信号，该第一数字信号代表该参考时脉与该输出时脉之间的时序差；
对该第一数字信号进行滤波而产生一控制信号；及
利用该控制信号所控制的一数字控制振荡器而产生该输出时脉。
20.如权利要求14或19所述的数字锁相回路的方法，其中该模拟数字转换具有不超过该参考时脉的一个周期的延迟时间。
21.如权利要求14或19所述的数字锁相回路的方法，其中对该第一数字信号进行滤波的步骤包含执行一数字积分。
22.如权利要求14或19所述的数字锁相回路的方法，其中，在该参考时脉的上升边缘，取样该输出时脉的电压电平，并转换成该第一数字信号。
23.如权利要求14或19所述的数字锁相回路的方法，在该参考时脉上升且达到逃脱点的时序瞬间，取样该输出时脉的电压电平，并转换成该第一数字信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/405,927 | 2012-02-27 | ||
| US13/405,927 US9214945B2 (en) | 2012-02-27 | 2012-02-27 | Digital phase lock loop and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103297039A CN103297039A (zh) | 2013-09-11 |
| CN103297039B true CN103297039B (zh) | 2016-11-23 |
Family
ID=49002171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310061159.XA Active CN103297039B (zh) | 2012-02-27 | 2013-02-27 | 数字锁相回路装置及其方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9214945B2 (zh) |
| CN (1) | CN103297039B (zh) |
| TW (1) | TWI521884B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8508266B2 (en) * | 2011-06-30 | 2013-08-13 | Broadcom Corporation | Digital phase locked loop circuits with multiple digital feedback loops |
| CN105337612B (zh) * | 2015-12-09 | 2018-08-07 | 蚌埠学院 | 滤除工频干扰的软件锁相环 |
| KR102546302B1 (ko) * | 2016-07-08 | 2023-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
| US10009036B2 (en) * | 2016-09-09 | 2018-06-26 | Samsung Electronics Co., Ltd | System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC) |
| US20190238144A1 (en) * | 2018-01-31 | 2019-08-01 | Integrated Device Technology, Inc. | ADC Based PLL |
| US10411680B1 (en) * | 2018-09-05 | 2019-09-10 | Realtek Semiconductor Corp. | Frequency tripler and method thereof |
| US10979059B1 (en) * | 2020-10-26 | 2021-04-13 | Ciena Corporation | Successive approximation register analog to digital converter based phase-locked loop with programmable range |
| CN114785364B (zh) * | 2021-01-22 | 2024-01-26 | 瑞昱半导体股份有限公司 | 接收器及相关的信号处理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1275835A (zh) * | 1999-05-26 | 2000-12-06 | 三星电子株式会社 | 用于恢复数字时钟信号的电路和方法 |
| CN1398455A (zh) * | 2000-05-09 | 2003-02-19 | 印芬龙科技股份有限公司 | 数字锁相环 |
| US6920622B1 (en) * | 2002-02-28 | 2005-07-19 | Silicon Laboratories Inc. | Method and apparatus for adjusting the phase of an output of a phase-locked loop |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0177731B1 (ko) * | 1994-09-15 | 1999-05-15 | 정장호 | 망동기용 디지탈 위상동기루프 제어방법 |
| AUPM972594A0 (en) * | 1994-11-28 | 1994-12-22 | Curtin University Of Technology | Steered frequency phase locked loop |
| JPH09138244A (ja) * | 1995-10-25 | 1997-05-27 | Hewlett Packard Co <Hp> | 捕捉クロックの位相変調装置 |
| US5999561A (en) * | 1997-05-20 | 1999-12-07 | Sanconix, Inc. | Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset |
| US6249539B1 (en) * | 1998-06-15 | 2001-06-19 | Qualcomm Incorporated | System and method for narrowing the range of frequency uncertainty of a doppler shifted signal |
| US7599662B2 (en) * | 2002-04-29 | 2009-10-06 | Broadcom Corporation | Method and system for frequency feedback adjustment in digital receivers |
| US7336752B2 (en) * | 2002-12-31 | 2008-02-26 | Mosaid Technologies Inc. | Wide frequency range delay locked loop |
| US7242224B1 (en) * | 2004-02-20 | 2007-07-10 | Marvell International Ltd. | Continuous, wide-range frequency synthesis and phase tracking methods and apparatus |
| WO2006016721A1 (ja) * | 2004-08-11 | 2006-02-16 | Nihon Dempa Kogyo Co., Ltd | 感知装置 |
| US7508896B2 (en) * | 2004-12-28 | 2009-03-24 | Freescale Semiconductor, Inc. | Circuit and method for dynamically adjusting a filter bandwidth |
| KR100716737B1 (ko) * | 2005-08-20 | 2007-05-14 | 삼성전자주식회사 | 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법 |
| US7629915B2 (en) * | 2006-05-26 | 2009-12-08 | Realtek Semiconductor Corp. | High resolution time-to-digital converter and method thereof |
-
2012
- 2012-02-27 US US13/405,927 patent/US9214945B2/en active Active
-
2013
- 2013-02-22 TW TW102106242A patent/TWI521884B/zh active
- 2013-02-27 CN CN201310061159.XA patent/CN103297039B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1275835A (zh) * | 1999-05-26 | 2000-12-06 | 三星电子株式会社 | 用于恢复数字时钟信号的电路和方法 |
| CN1398455A (zh) * | 2000-05-09 | 2003-02-19 | 印芬龙科技股份有限公司 | 数字锁相环 |
| US6920622B1 (en) * | 2002-02-28 | 2005-07-19 | Silicon Laboratories Inc. | Method and apparatus for adjusting the phase of an output of a phase-locked loop |
Non-Patent Citations (1)
| Title |
|---|
| 采样定理;至惧梦魇;《百度百科》;20120129;第1节 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US9214945B2 (en) | 2015-12-15 |
| CN103297039A (zh) | 2013-09-11 |
| TWI521884B (zh) | 2016-02-11 |
| US20130222023A1 (en) | 2013-08-29 |
| TW201336236A (zh) | 2013-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103297039B (zh) | 数字锁相回路装置及其方法 | |
| Lu et al. | A 3.6 mW, 90 nm CMOS gated-Vernier time-to-digital converter with an equivalent resolution of 3.2 ps | |
| CN107643674B (zh) | 一种基于FPGA进位链的Vernier型TDC电路 | |
| Park et al. | A cyclic Vernier TDC for ADPLLs synthesized from a standard cell library | |
| CN106059574B (zh) | 用于数字化相位差的电路、pll电路及用于其的方法 | |
| CN102045062B (zh) | 一种基于Cordic算法的数字锁相环 | |
| CN108061848B (zh) | 基于fpga的加法进位链延时的测量方法及系统 | |
| CN102723931B (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
| CN102882517B (zh) | 一种生成低失真度的低频正弦信号的装置及方法 | |
| CN106932642B (zh) | 电力谐波分析方法 | |
| Wu | Uneven bin width digitization and a timing calibration method using cascaded PLL | |
| CN104391464B (zh) | 一种基于fpga的硬件等效同步采样装置 | |
| CN101714875A (zh) | 锁相回路电路 | |
| JP2005106826A (ja) | 時間変換器 | |
| Brandonisio et al. | Noise-shaping all-digital phase-locked loops | |
| Yuan | CMOS time‐to‐digital converters for mixed‐mode signal processing | |
| EP2359199B1 (en) | Noise shaping time to digital converter | |
| Liu et al. | Multi-stage pulse shrinking time-to-digital converter for time interval measurements | |
| CN110069008A (zh) | 一种时间数字转换器系统及包含该系统的倍数延迟锁相环 | |
| CN114967409A (zh) | 一种抗pvt变化的高精度时间数字转换器及其实现方法 | |
| CN106253896A (zh) | 低功耗高分辨率的sigma‑delta频率数字转换器 | |
| CN205039800U (zh) | 具有迟滞功能的时间数字转换电路 | |
| Chen et al. | A PVT insensitive field programmable gate array time-to-digital converter | |
| Wu et al. | Resilient cell-based architecture for time-to-digital converter | |
| CN104917517A (zh) | 用于实现低功耗、宽测量范围时间数字转换器的节能电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |