CN102882517B - 一种生成低失真度的低频正弦信号的装置及方法 - Google Patents

一种生成低失真度的低频正弦信号的装置及方法 Download PDF

Info

Publication number
CN102882517B
CN102882517B CN201210089796.3A CN201210089796A CN102882517B CN 102882517 B CN102882517 B CN 102882517B CN 201210089796 A CN201210089796 A CN 201210089796A CN 102882517 B CN102882517 B CN 102882517B
Authority
CN
China
Prior art keywords
phase
value
sampled point
point
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210089796.3A
Other languages
English (en)
Other versions
CN102882517A (zh
Inventor
黄继业
高明煜
邹宏
何志伟
王文皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201210089796.3A priority Critical patent/CN102882517B/zh
Publication of CN102882517A publication Critical patent/CN102882517A/zh
Application granted granted Critical
Publication of CN102882517B publication Critical patent/CN102882517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公布了一种生成低失真度的低频正弦信号的装置及方法，现有技术存在生成低频信号时频率抖动大、失真度大的问题，本发明的硬件包括晶振，FPGA，ROM存储表，D/A转换器。具体方法是：以幅度量化值的整数点为采样点进行采样得到采样点相位值数据并保存该点的幅度量化值；由硬件平台生成低频正弦信号，时钟输入经锁相环产生FPGA处理核心中频率字累加器的时钟信号，频率字累加器进行频率字累加运算，并比较当前频率字累加值与下一个待D/A转换的采样点的相位量化值，以此控制D/A转换和读取ROM中的数据，在D/A转换器的输出端得到所需的低频正弦信号，本发明减小了生成波形的频率抖动，减小了失真度和波形存储器的容量。

Description

一种生成低失真度的低频正弦信号的装置及方法
技术领域
本发明涉及的是仪器仪表领域，尤其是一种生成低失真度的低频正弦信号的装置及方法。
背景技术
随着科学技术的飞速发展，在现代通信、科研以及电子产业中，低频正弦信号被广泛使用，同时信号发生器的精确性和稳定性决定了整个系统性能的工作状态。传统的模拟信号发生器已经不能满足客观要求，随着数字集成电路的迅速发展，数字信号发生器得到了极大的发展。生成低频正弦信号通常采用数字信号源，其输出幅度、频率和相位的时间稳定性好，容易调试和控制。常用的DDS（直接数字合成）方法与传统的频率合成器相比，DDS信号发生器具有低成本、高分辨率和快速转换时间等优点，但在生成低频信号时存在频率抖动大、失真度大的问题。
发明内容
本发明针对现有技术的不足，提出了一种生成低失真度的低频正弦信号的装置及方法。
一种生成低失真度的低频正弦信号的装置包括晶振、现场可编程门阵列FPGA、ROM存储表和D/A转换器；晶振为FPGA提供时钟，FPGA接收晶振提供的时钟信号和接收锁存外部输入的频率字，经过累加运算输出控制信号和地址信息给ROM存储表，ROM存储表存放波形数据幅值表和波形数据相位表，为FPGA提供幅值数据和相位数据，FPGA读取ROM存储表内的数据后经过比较运算输出D/A转换器的控制信号和待转换数据，D/A转换器进行数模转换输出低频正弦信号；
其中FPGA内部的逻辑模块包括锁相环PLL、相位累加器FW_ACC、ROM存储表接口模块和数模转换器接口模块；锁相环PLL利用外部输入的时钟信号产生为相位累加器FW_ACC提供的频率字累加时钟信号，相位累加器FW_ACC接收锁存频率字完成相位累加，并发送地址给ROM表存储器接口模块，ROM表存储器接口模块按一定的时序从FPGA外部ROM表存储器中读取幅值数据和相位数据并发送给相位累加器FW_ACC，相位累加器FW_ACC经过比较运算控制数模转换器接口模块按一定的时序输出D/A转换器的控制信号和待转换数据。
一种生成低失真度的低频正弦信号的方法包括以下步骤：
步骤一：获得基于幅度量化值整数点采样的波形数据，并存储于ROM存储表中。每个采样点的波形数据包括相位数据和幅值数据，采样点的相位数据以变换后的一个周期波形的幅度量化值整数点为采样点进行采样得到的相位值数据，幅值数据就是该采样点的整数点幅度值。其中基于幅度量化值整数点采样的具体步骤如下：
步骤1：变换一个周期的余弦波形，将原始的一个周期的余弦波形向上平移，使相位为180°的点落在坐标轴横轴上，再以横轴为对称轴翻转相位为180°至360°段的波形至横轴的下方；
步骤2：根据幅度量化等级和相位量化等级扩展横轴值和纵轴值，即映射放大幅度值和相位值；
步骤3：向下平移波形，使相位0°点移至坐标轴原点；
步骤4：将纵轴方向取反向下，波形和横轴不变；
步骤5：利用反余弦函数对幅度量化值的整数点进行采样，纵轴值就是采样点编号，采样得到采样点的幅度量化值和相位量化值；
步骤6：将相位量化值和幅度量化值按采样点顺序存入ROM存储表中。
步骤二：FPGA将晶振输入的频率为ƒx 的时钟信号经锁相环产生频率为ƒclk的时钟信号，同时也将此时钟信号作为频率字累加时钟信号FW_CLK；
步骤三：FPGA将外部输入的频率字存入FPGA内建的REG_FW步长寄存器中；
步骤四：在FPGA中内建相位累加寄存器REG_ACC，设定相位累加器寄存器REG_ACC的初始值为REG_PHASE相位寄存器所保存的数值；
步骤五：在FPGA中的相位累加器寄存器REG_ACC在FW_CLK信号的上升沿时，以REG_FW步长寄存器中的数值为步长自增，将相位累加器寄存器REG_ACC对累加器模值即累加的上限值FW_ACC_MAX取模，并将所得的数值存入相位累加器寄存器REG_ACC；
步骤六：在FPGA中将相位累加器寄存器REG_ACC中的数值与下一个待D/A转换的采样点的相位量化值进行比较，若大于该相位值则发送D/A接口模块的控制信号控制转换该点的幅值并完成采样点编号自加1，将采样点编号对采样点编号的最大值INDEX_MAX取模，然后以采样点编号为地址读取ROM存储表中的幅值数据表和相位数据表的数据作为下一个待D/A转换的采样点的幅度量化值和相位量化值，若小于该相位值则不进行D/A转换和采样点编号自加；
步骤七： FPGA的D/A接口模块输出满足一定时序要求的D/A转换数据和转换使能信号，在D/A转换器的输出端经过适当的RC滤波就得到了所需要的正弦波信号。
本发明的有益效果是：减小了生成波形的频率抖动，减小了失真度，并减小了波形存储器的容量。
附图说明
图1是本发明的采样波形变换图；
图2是本发明的硬件电路框图；
图3是本发明的FPGA逻辑模块框图。
具体实施方式
如图2所示，一种生成低失真度的低频正弦信号的装置包括晶振、现场可编程门阵列FPGA、ROM存储表和数模转换DAC；晶振为FPGA提供时钟，FPGA接收晶振提供的时钟信号和接收锁存外部输入的频率字，经过累加运算输出控制信号和地址信息给ROM存储表，ROM存储表存放波形数据幅值表和波形数据相位表，为FPGA提供幅值数据和相位数据，FPGA读取ROM存储表内的数据后经过比较运算输出D/A转换器的控制信号和待转换数据，数模转换DAC进行数模转换输出低频正弦信号；
如图3所示，其中的FPGA内部的逻辑模块包括锁相环PLL、相位累加器FW_ACC、ROM存储表接口模块和数模转换器接口模块；锁相环PLL利用外部输入的时钟信号产生为相位累加器FW_ACC提供的频率字累加时钟信号，相位累加器FW_ACC接收锁存频率字完成相位累加，并发送地址给ROM表存储器接口模块，ROM表存储器接口模块按一定的时序从FPGA外部ROM表存储器中读取幅值数据和相位数据并发送给相位累加器FW_ACC，相位累加器FW_ACC经过比较运算控制数模转换器接口模块按一定的时序输出数模转换DAC的控制信号和待转换数据。
如图1、图3所示一种生成低失真度的低频正弦信号的方法包括以下步骤：
步骤一：获得基于幅度量化值整数点采样的3600点波形数据，并存储于ROM存储表中。每个采样点的波形数据包括33位的相位数据和8位的幅值数据，采样点的相位数据以变换后的一个周期波形的幅度量化值整数点为采样点进行采样得到的相位值数据，幅值数据就是该采样点的整数点幅度值。采样波形变换图说明基于幅度量化值整数点采样的具体步骤如下：
步骤1：变换一个周期的余弦波形，将原始的一个周期的余弦波形向上平移，使相位为180°的点落在坐标轴横轴上，再以横轴为对称轴翻转相位为180°至360°段的波形至横轴的下方；
步骤2：根据幅度量化等级255和相位量化等级5000,000,000扩展横轴值和纵轴值，即映射放大幅度值和相位值，如图1中的纵轴和横轴刻度所示；
步骤3：向下平移波形，使相位0°点移至坐标轴原点，如图1中的原点位置；
步骤4：将纵轴方向取反向下，波形和横轴不变，如图1中的纵轴方向和横轴方向；
步骤5：利用反余弦函数对幅度量化值的整数点进行采样，纵轴值就是采样点编号，采样得到采样点的幅度量化值和相位量化值；
步骤6：将相位量化值和幅度量化值按采样点顺序存入ROM存储表中。
步骤二：FPGA将晶振输入的频率为ƒx 的时钟信号经锁相环产生频率为ƒclk的时钟信号，ƒclk=50MHZ，同时也将此时钟信号作为频率字累加时钟信号FW_CLK；
步骤三：FPGA将外部输入的频率字存入FPGA内建的REG_FW步长寄存器中；
步骤四：在FPGA中内建相位累加寄存器REG_ACC，设定相位累加器寄存器REG_ACC的初始值为REG_PHASE相位寄存器所保存的数值；
步骤五：在FPGA中的相位累加器寄存器REG_ACC在FW_CLK信号的上升沿时，以REG_FW步长寄存器中的数值为步长自增，将相位累加器寄存器REG_ACC对累加器模值即累加的上限值FW_ACC_MAX取模，其中FW_ACC_MAX=5000,000,000，并将所得的数值存入相位累加器寄存器REG_ACC；
步骤六：在FPGA中将相位累加器寄存器REG_ACC中的数值与下一个待D/A转换的采样点的相位量化值进行比较，若大于该相位值则发送D/A接口模块的控制信号控制转换该点的幅值并完成采样点编号自加1，将采样点编号对采样点编号的最大值INDEX_MAX取模，其中INDEX_MAX=510,然后以采样点编号为地址读取ROM存储表中的幅值数据表和相位数据表的数据作为下一个待D/A转换的采样点的幅度量化值和相位量化值，若小于该相位值则不进行D/A转换和采样点编号自加；
步骤七： FPGA的D/A接口模块输出满足一定时序要求的D/A转换数据和转换使能信号，在D/A转换器的输出端经过适当的RC滤波就得到了所需要的正弦波信号。

Claims (1)

1.一种生成低失真度的低频正弦信号的方法，其特征在于：该方法包括以下步骤：
步骤一：获得基于幅度量化值整数点采样的波形数据，并存储于ROM存储表中，每个采样点的波形数据包括相位数据和幅值数据，采样点的相位数据以变换后的一个周期波形的幅度量化值整数点为采样点进行采样得到的相位值数据，幅值数据就是该采样点的整数点幅度值，其中基于幅度量化值整数点采样的具体步骤如下：
步骤1：变换一个周期的余弦波形，将原始的一个周期的余弦波形向上平移，使相位为180°的点落在坐标轴横轴上，再以横轴为对称轴翻转相位为180°至360°段的波形至横轴的下方；
步骤2：根据幅度量化等级和相位量化等级扩展横轴值和纵轴值，即映射放大幅度值和相位值；
步骤3：向下平移波形，使相位0°点移至坐标轴原点；
步骤4：将纵轴方向取反向下，波形和横轴不变；
步骤5：利用反余弦函数对幅度量化值的整数点进行采样，纵轴值就是采样点编号，采样得到采样点的幅度量化值和相位量化值；
步骤6：将相位量化值和幅度量化值按采样点顺序存入ROM存储表中；
步骤二：FPGA将晶振输入的频率为fx的时钟信号经锁相环产生频率为fclk的时钟信号，同时也将此时钟信号作为频率字累加时钟信号FW_CLK；
步骤三：FPGA将外部输入的频率字存入FPGA内建的REG_FW步长寄存器中；
步骤四：在FPGA中内建相位累加器寄存器REG_ACC，设定相位累加器寄存器REG_ACC的初始值为REG_PHASE相位寄存器所保存的数值；
步骤五：在FPGA中的相位累加器寄存器REG_ACC在FW_CLK信号的上升沿时，以REG_FW步长寄存器中的数值为步长自增，将相位累加器寄存器REG_ACC对累加器模值即累加的上限值FW_ACC_MAX取模，并将所得的数值存入相位累加器寄存器REG_ACC；
步骤六：在FPGA中将相位累加器寄存器REG_ACC中的数值与下一个待D/A转换的采样点的相位量化值进行比较，若大于该相位值则发送D/A接口模块的控制信号控制转换该点的幅值并完成采样点编号自加1，将采样点编号对采样点编号的最大值INDEX_MAX取模，然后以采样点编号为地址读取ROM存储表中的幅值数据表和相位数据表的数据作为下一个待D/A转换的采样点的幅度量化值和相位量化值，若小于该相位值则不进行D/A转换和采样点编号自加；
步骤七：FPGA的D/A接口模块输出满足一定时序要求的D/A转换数据和转换使能信号，在D/A转换器的输出端经过适当的RC滤波就得到了所需要的正弦波信号。
CN201210089796.3A 2012-03-30 2012-03-30 一种生成低失真度的低频正弦信号的装置及方法 Active CN102882517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210089796.3A CN102882517B (zh) 2012-03-30 2012-03-30 一种生成低失真度的低频正弦信号的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210089796.3A CN102882517B (zh) 2012-03-30 2012-03-30 一种生成低失真度的低频正弦信号的装置及方法

Publications (2)

Publication Number Publication Date
CN102882517A CN102882517A (zh) 2013-01-16
CN102882517B true CN102882517B (zh) 2014-12-31

Family

ID=47483705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210089796.3A Active CN102882517B (zh) 2012-03-30 2012-03-30 一种生成低失真度的低频正弦信号的装置及方法

Country Status (1)

Country Link
CN (1) CN102882517B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117731A (zh) * 2013-01-22 2013-05-22 上海航天测控通信研究所 一种基于fpga的正弦信号发生器实现方法及实现装置
CN104503289A (zh) * 2014-09-10 2015-04-08 苏州市职业大学 一种正弦波信号发生及分析处理器
CN106656177B (zh) * 2016-09-07 2020-01-07 东软医疗系统股份有限公司 提高dac输出波形精度的方法、装置及磁共振系统
CN106290480A (zh) * 2016-10-14 2017-01-04 四川赛尔雷新能源科技有限公司 一种基于交流阻抗数据筛选电解质成膜不良品的检测装置及方法
CN108414001B (zh) * 2017-11-09 2020-12-29 中国航空工业集团公司北京长城计量测试技术研究所 非均匀采样正弦波形失真度的确定方法
CN108572266B (zh) * 2017-12-11 2020-09-15 深圳市鼎阳科技股份有限公司 一种波形发生装置
CN108594214B (zh) * 2018-04-17 2022-03-22 西安电子科技大学 基于fpga的参数可调的线性调频信号产生装置及其产生方法
CN112769434A (zh) * 2020-12-16 2021-05-07 中国电子科技集团公司第五十八研究所 一种基于fpga的高精度dac测试系统
CN112615620A (zh) * 2020-12-18 2021-04-06 南京天朗防务科技有限公司 一种基于dds的数字移相方法
CN113434454A (zh) * 2021-05-28 2021-09-24 杭州加速科技有限公司 一种多功能信号发生器校正方法及多功能信号发生器
CN115664625B (zh) * 2022-12-13 2023-03-10 北京紫光青藤微系统有限公司 时钟相位确定方法及装置、近场通信设备、可读存储介质
CN115877913A (zh) * 2023-03-09 2023-03-31 天津普智芯网络测控技术有限公司 一种基于fpga的正弦数字信号输出方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1469373A1 (en) * 2003-04-16 2004-10-20 Sony Ericsson Mobile Communications AB Direct digital frequency synthesizer for cellular wireless communication systems based on fast frequency-hopped spread spectrum technology
CN101474081A (zh) * 2008-12-30 2009-07-08 深圳市蓝韵实业有限公司 一种连续多普勒超声成像系统正交本振信号产生装置
CN102025322A (zh) * 2009-09-21 2011-04-20 韩忠华 Dds技术的高频正弦波发生器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1469373A1 (en) * 2003-04-16 2004-10-20 Sony Ericsson Mobile Communications AB Direct digital frequency synthesizer for cellular wireless communication systems based on fast frequency-hopped spread spectrum technology
CN101474081A (zh) * 2008-12-30 2009-07-08 深圳市蓝韵实业有限公司 一种连续多普勒超声成像系统正交本振信号产生装置
CN102025322A (zh) * 2009-09-21 2011-04-20 韩忠华 Dds技术的高频正弦波发生器

Also Published As

Publication number Publication date
CN102882517A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102882517B (zh) 一种生成低失真度的低频正弦信号的装置及方法
CN102468854B (zh) 量化电路、量化方法与连续时间三角积分模数转换器
CN101577549B (zh) 多输出时间数字转换器
CN102075166A (zh) 一种基于dds的高精度任意波形发生器
CN103297047A (zh) 原子频标及伺服锁定方法
CN103684467A (zh) 一种两级时间数字转换器
US20220216882A1 (en) Enhancing efficiency of excess loop delay compensation in delta-sigma analog-to-digital converters
JP2022019553A (ja) 低面積および低消費電力の時間－デジタル変換器
CN101276002A (zh) 高温单片相位可编程直接数字频率合成源
CN111367158B (zh) 基于sca的波形数字化时间测量方法及系统
CN105406868B (zh) 用于模/数转换的自适应计时
CN102055438A (zh) 一种高速方波生成装置及方法
CN101854172B (zh) 一种基于二维正弦表的数控振荡器并行设计方法
CN104660218A (zh) 一种任意波形合成器
CN103095297B (zh) 直接数字频率合成器产生精准频率的方法
CN113504513B (zh) 一种时域非线性调频信号产生方法
Tang et al. A suppressing method for spur caused by amplitude quantization in DDS
Shan et al. Design and implementation of a FPGA-based direct digital synthesizer
CN113376585B (zh) 一种高分辨率脉冲信号合成装置
JP2010139316A (ja) ディジタル処理装置、信号解析システムおよび信号解析方法
CN202334494U (zh) 一种改进型dds信号发生器
Daodong et al. Design of DDS Signal Generator Based on FPGA
CN103427837B (zh) 一种宽频带数字振荡器生成方法
CN204131499U (zh) 一种基于欠采样技术锁相环长周期抖动片上测量电路
CN204480671U (zh) 一种抗噪声的延迟计数器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant