CN112615620A - 一种基于dds的数字移相方法 - Google Patents

一种基于dds的数字移相方法 Download PDF

Info

Publication number
CN112615620A
CN112615620A CN202011509666.1A CN202011509666A CN112615620A CN 112615620 A CN112615620 A CN 112615620A CN 202011509666 A CN202011509666 A CN 202011509666A CN 112615620 A CN112615620 A CN 112615620A
Authority
CN
China
Prior art keywords
dds
signal
phase
frequency
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011509666.1A
Other languages
English (en)
Inventor
练小庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Tianlang Defense Technology Co ltd
Original Assignee
Nanjing Tianlang Defense Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Tianlang Defense Technology Co ltd filed Critical Nanjing Tianlang Defense Technology Co ltd
Priority to CN202011509666.1A priority Critical patent/CN112615620A/zh
Publication of CN112615620A publication Critical patent/CN112615620A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明实施例公开了一种基于DDS的数字移相方法，涉及相控阵雷达技术领域，能够任意调整所需相位并降低插损。本发明包括：FPGA(1)控制中频信号所用DDS(3)产生中频信号，和FPGA(1)控制本振信号所用DDS(4)产生本振信号；将所产生的中频信号和本振信号传输至混频器(5)；混频器(5)将输入的中频信号和本振信号进行变频处理，转换为待发送的射频信号之后向发射单元(6)传输，由发射单元(6)将射频信号放大后通过天线单元(7)向外发送。本发明适用于相控阵雷达的移相器。

Description

一种基于DDS的数字移相方法
技术领域
本发明涉及相控阵雷达技术领域，尤其涉及一种基于DDS的数字移相方法。
背景技术
相控阵雷达中，是由若干天线单元组成的定向天线，它的天线方向图是由它的每一个单元上电流的幅度和相位确定的，同时，相控阵天线能够改变每一个单元上电流的相位来实现电子扫描，这其中，相控阵的移相器是核心部件。
早期使用模拟移相器，相移可以连续地调节，但控制电流或者电压和相位之间的关系通常是非线性的。后来出现的数字移相器，相位值取离散的值，通常是二进制步进，例如N位移相器以2N步进覆盖360°相位变化。一些相控阵雷达中，通常使用的是5位移相器，相位增量为11.25°。而且实际使用的数字移相器是基于二极管移相器原理，其相位精度要求越高，所采用的二极管数量也越多，导致其插损也比较大，往往有5～10dB。为了兼顾插损和相位精度，一般数字移相器的位数最多为6位，即精度为5.625°。
因此，如何在数字移相器的基础上，进一步提高精度并降低插损，成为了数字移相位方案成为未来的发展方向。
发明内容
本发明的实施例提供基于DDS的数字移相方法，能够任意调整所需相位并降低插损。
为达到上述目的，本发明的实施例采用如下技术方案：
具体的，所述方法用于一种雷达装置，在所述雷达装置中，所有的天线模块都连接控制台(8)，每一个天线模块中，都至少包括有FPGA(1)、参考时钟(2)、中频信号所用DDS(3)、本振信号所用DDS(4)、混频器(5)、发射单元(6)和天线单元(7)；其中，FPGA(1)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)；参考时钟(2)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)；混频器(5)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)；混频器(5)连接发射单元(6)，发射单元(6)连接天线单元(7)；
所述方法包括：FPGA(1)控制中频信号所用DDS(3)产生中频信号，和FPGA(1)控制本振信号所用DDS(4)产生本振信号；将所产生的中频信号和本振信号传输至混频器(5)；混频器(5)将输入的中频信号和本振信号进行变频处理，转换为待发送的射频信号之后向发射单元(6)传输，由发射单元(6)将射频信号放大后通过天线单元(7)向外发送。
原先的移相是在混频器输出之后、辐射单元之前的发射单元中通过数字移相器来调节。本发明实施例提供的基于DDS的数字移相方法，将收发单元上的数字移相器去掉，通过调节混频前的中频信号相位或者混频器的本振信号的相位来移相。而中频信号和本振信号都可以通过DDS技术产生，DDS一般由相位累加器、加法器、波形存储器(ROM)、D/A转换器和低通滤波器构成。其中K为频率控制字，P为相位控制字，fc为参考时钟频率，N为相位累加器的字长，D为ROM数据及D/A转换器的字长。相位累加器在时钟fc的控制下以步长K作累加，输出的N位二进制码与相位控制字P相加后作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出D位的幅度码S(n)经D/A转换器变成模拟信号S(t)，再经过低通滤波器平滑后就可以得到合成的信号波形。在每一个时钟沿，累加器与频率控制字K累加一次，当累加器大于2N时，累加器相当于做一次模余运算。正弦查找表ROM在每一个时钟周期内，将累加器的值与相位控制字相加后的数据送给ROM的地址，取出ROM中已存储的与该地址相对应的正弦幅值，最后将该值送给DAC和低通滤波器实现量化幅值到正弦信号间的转换。由此可得到输出频率与时钟频率之间的关系为
Figure BDA0002846014770000031
输出频率的相位与相位控制字的关系为
Figure BDA0002846014770000032
在此只要调节相位控制字P的值就可以调节输出信号的相位。混频器是将输入的中频信号与本振信号进行变频后发送至收发单元，而混频器在混频时其相位具有线性的特性，因此调节产生输入中频信号或者本振信号所用的DDS中的相位控制字，都可以调节变频后信号相位。对于一个相位累加器位数为N的DDS系统，其相位精度为360°/2N，DDS的累加器位数比较高，可以达到32位或48位，所以其相位精度远远小于0.1°，从而可以任意调整所需相位。而且此时调节相位对DAC输出信号的功率大小也没影响，因此没有带来任何信号损耗。从而可以任意调整所需相位，提高了相位调整的精度。而且此时调节相位对D/AC输出信号的功率大小也没影响，理论上来说信号损耗几乎为零。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的大致架构示意图；
图2为本发明实施例提供的DDS电路的原理图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。下文中将详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的任一单元和全部组合。本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
原先的移相是在混频器输出之后，通过天线单元之前的发射单元中通过数字移相器来调节。本发明的设计思路在于，将收发单元上的数字移相器去掉，通过调节混频前的中频信号相位或者混频器的本振信号的相位来移相。
本发明实施例提供的基于DDS的数字移相方法，如图1所示的，所述方法用于一种雷达装置，在所述雷达装置中，所有的天线模块都连接控制台(8)，每一个天线模块中，都至少包括有FPGA(1)、参考时钟(2)、中频信号所用DDS(3)、本振信号所用DDS(4)、混频器(5)、发射单元(6)和天线单元(7)。
其中，FPGA(1)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)。参考时钟(2)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)。混频器(5)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)。混频器(5)连接发射单元(6)，发射单元(6)连接天线单元(7)。
所述方法包括：
S1、FPGA(1)控制中频信号所用DDS(3)产生中频信号，和FPGA(1)控制本振信号所用DDS(4)产生本振信号。
S2、将所产生的中频信号和本振信号传输至混频器(5)。
S3、混频器(5)将输入的中频信号和本振信号进行变频处理，转换为待发送的射频信号之后向发射单元(6)传输，由发射单元(6)将射频信号放大后通过天线单元(7)向外发送。
其中，混频器在混频时其相位具有线性的特性，因此调节产生输入中频信号或者本振信号所用的DDS中的相位控制字，都可以调节变频后信号相位。而中频信号和本振信号都可以通过DDS技术产生。例如：对于一个相位累加器位数为N的DDS系统，其相位精度为360°/2N，DDS的累加器位数比较高，可以达到32位或48位，所以其相位精度远远小于0.1°，从而可以任意调整所需相位。而且此时调节相位对D/AC输出信号的功率大小也没影响，理论上来说信号损耗几乎为零。
具体的如图2所示的，频率控制字输入所述相位累加器。相位控制字输入所述加法器，并且所述加法器输出的N位二进制码与相位控制字P相加，之后以相加的结果作为波形存储器(ROM)的地址，并触发波形存储器(ROM)进行寻址处理。其中，所述相位累加器在参考时钟fc的每个上升沿，以频率控制字K作为累加，fc表示参考时钟(2)的频率，fc同时输入所述相位累加器和D/A转换器(D/AC)。具体的，DDS的结构中包括：相位累加器、加法器、波形存储器(ROM)、D/A转换器(D/AC)和低通滤波器(LPF)。N表示所述相位累加器的字长。
波形存储器(ROM)输出D位的正弦幅值S(n)，S(n)经D/A转换器(DAC)转变成模拟信号S(t)并输入低通滤波器(LPF)。其中，D表示波形存储器(ROM)中的数据的长度和D/A转换器(DAC)的字长，波形存储器(ROM)中的数据的长度和D/A转换器(DAC)的字长都为D位。
低通滤波器(LPF)对S(t)进行平滑，得到合成的信号波形。其中，在每一个时钟上升沿中，所述相位累加器把频率控制字累加一次，当所述相位累加器大于2N时，累加器溢出并重新开始计数。
进一步的，需要从波形存储器(ROM)中查询得到正弦幅值。将查询得到的正弦幅值依次经过D/A转换器(D/AC)和低通滤波器(LPF)处理，从低通滤波器(LPF)输出频率信号fo，其中，
Figure BDA0002846014770000061
其中，正弦查找表存储在波形存储器(ROM)中，所述相位累加器的值与相位控制字相加后的数据，作为所述正弦查找表中的地址，并且波形存储器(ROM)中存储了与所述正弦查找表中的地址对应的正弦幅值。例如：
相位累加器字长N只有4位，共2^4＝16种地址状态，即0000、0001、0010..1101、1110、1111，每个地址中存储的正弦幅值依次对应为0、0.383、0.707、0.924、1、0.924、0.707、0.383、0、-0.383、-0.707、-0.924、-1、-0.924、-0.707、-0.383；当频率控制字设为0010，相位控制字设为0001时，初始值为0010+0001＝0011，该地址对应正弦幅值为0.924；第一次频率控制字累加后为0011+0010＝0101，该地址对应正弦幅值为0.924，第二次频率控制字累加后为0100+0010＝0111，该地址对应正弦幅值为0.383，后续按上述步骤进行，当累加的值达到1110时，下次累加即为1110+0010＝0000，累加值溢出，重新循环不停累加下去。
进一步的，还包括：通过调节相位控制字P的值，来调节输出的信号的相位，其中，输出的信号的相位Phase与相位控制字的关系为：
Figure BDA0002846014770000071
本实施例中，中频信号所用DDS(3)产生中频信号，包括：
中频信号所用DDS(3)产生线性调频。各个时钟依次按照线性调频的频率步进。
其中，第1个时钟上升沿将线性调频的基础频率对应的频率控制字输入中频信号所用DDS(3)，第2个时钟上升沿将线性调频的基础频率+1次步进后对应的频率控制字输入中频信号所用DDS(3)，直至第n个时钟上升沿将线性调频的基础频率+n-1次步进后对应的频率控制字输入中频信号所用DDS(3)，n为时钟的序号为正整数。
产生的线性调频的范围包括100MHz至120MHz且脉宽10us，设定的参考时钟500MHz，时钟周期为0.002us，基础频率为100MHz，频率的步进为
Figure BDA0002846014770000072
第1个时钟上升沿将100MHz对应的频率控制字
Figure BDA0002846014770000073
输入中频信号所用DDS(3)。第5000个时钟上升沿将120MHz对应的频率控制字
Figure BDA0002846014770000074
输入中频信号所用DDS(3)。例如：
每个时钟的频率步进为
Figure BDA0002846014770000075
第1个时钟上升沿将100MHz对应的频率控制字
Figure BDA0002846014770000076
送进DDS；第2个时钟上升沿将100.004MHz对应的频率控制字
Figure BDA0002846014770000077
送进DDS...第1000个时钟上升沿将104MHz对应的频率控制字
Figure BDA0002846014770000078
送进DDS...第5000个时钟上升沿将120MHz对应的频率控制字
Figure BDA0002846014770000079
Figure BDA00028460147700000710
送进DDS。
本振信号所用DDS(4)产生本振信号，包括：根据所需产生的本振信号的数值和参考时钟的频率，获取频率控制字并输入本振信号所用DDS(4)，其中，频率控制字
Figure BDA0002846014770000081
本振信号所用DDS(4)产生本振信号，包括：根据所需调节的相位值，获取输出的信号的相位并输入本振信号所用DDS(4)，其中，输出的信号的相位
Figure BDA0002846014770000082
本频一般产生点频,比如产生2500MHz,参考时钟6000MHz，将频率控制字
Figure BDA0002846014770000083
送进DDS，当要调节相位11°时，将
Figure BDA0002846014770000084
送进DDS。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种基于DDS的数字移相方法，其特征在于，所述方法用于一种雷达装置，在所述雷达装置中，所有的天线模块都连接控制台(8)，每一个天线模块中，都至少包括有FPGA(1)、参考时钟(2)、中频信号所用DDS(3)、本振信号所用DDS(4)、混频器(5)、发射单元(6)和天线单元(7)；
其中，FPGA(1)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)；参考时钟(2)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)；混频器(5)分别连接中频信号所用DDS(3)和本振信号所用DDS(4)；混频器(5)连接发射单元(6)，发射单元(6)连接天线单元(7)；
所述方法包括：
FPGA(1)控制中频信号所用DDS(3)产生中频信号，和FPGA(1)控制本振信号所用DDS(4)产生本振信号；
将所产生的中频信号和本振信号传输至混频器(5)；
混频器(5)将输入的中频信号和本振信号进行变频处理，转换为待发送的射频信号之后向发射单元(6)传输，由发射单元(6)将射频信号放大后通过天线单元(7)向外发送。
2.根据权利要求1所述的方法，其特征在于，DDS的结构中包括：相位累加器、加法器、波形存储器(ROM)、D/A转换器(D/AC)和低通滤波器(LPF)；
频率控制字输入所述相位累加器，其中，所述相位累加器在参考时钟fc的每个上升沿，以频率控制字K作为累加，fc表示参考时钟(2)的频率，fc同时输入所述相位累加器和D/A转换器(D/AC)；
相位控制字输入所述加法器，并且所述加法器输出的N位二进制码与相位控制字P相加，之后以相加的结果作为波形存储器(ROM)的地址，并触发波形存储器(ROM)进行寻址处理，其中，N表示所述相位累加器的字长；
波形存储器(ROM)输出D位的正弦幅值S(n)，S(n)经D/A转换器(DAC)转变成模拟信号S(t)并输入低通滤波器(LPF)，其中，D表示波形存储器(ROM)中的数据的长度和D/A转换器(DAC)的字长，波形存储器(ROM)中的数据的长度和D/A转换器(DAC)的字长都为D位；
低通滤波器(LPF)对S(t)进行平滑，得到合成的信号波形。
3.根据权利要求2所述的方法，其特征在于，还包括：
在每一个时钟上升沿中，所述相位累加器把频率控制字累加一次，当所述相位累加器大于2N时，累加器溢出并重新开始计数。
4.根据权利要求2或3所述的方法，其特征在于，从波形存储器(ROM)中查询得到正弦幅值，其中，正弦查找表存储在波形存储器(ROM)中，所述相位累加器的值与相位控制字相加后的数据，作为所述正弦查找表中的地址，并且波形存储器(ROM)中存储了与所述正弦查找表中的地址对应的正弦幅值；
将查询得到的正弦幅值依次经过D/A转换器(D/AC)和低通滤波器(LPF)处理，从低通滤波器(LPF)输出频率信号fo，其中，
Figure FDA0002846014760000021
5.根据权利要求4所述的方法，其特征在于，还包括：
通过调节相位控制字P的值，来调节输出的信号的相位，其中，输出的信号的相位Phase与相位控制字的关系为：
Figure FDA0002846014760000022
6.根据权利要求4所述的方法，其特征在于，中频信号所用DDS(3)产生中频信号，包括：
中频信号所用DDS(3)产生线性调频；
各个时钟依次按照线性调频的频率步进，其中，第1个时钟上升沿将线性调频的基础频率对应的频率控制字输入中频信号所用DDS(3)，第2个时钟上升沿将线性调频的基础频率+1次步进后对应的频率控制字输入中频信号所用DDS(3)，直至第n个时钟上升沿将线性调频的基础频率+n-1次步进后对应的频率控制字输入中频信号所用DDS(3)，n为时钟的序号为正整数。
7.根据权利要求6所述的方法，其特征在于，产生的线性调频的范围包括100MHz至120MHz且脉宽10us，设定的参考时钟500MHz，时钟周期为0.002us，基础频率为100MHz，频率的步进为
Figure FDA0002846014760000031
第1个时钟上升沿将100MHz对应的频率控制字
Figure FDA0002846014760000032
输入中频信号所用DDS(3)；
第5000个时钟上升沿将120MHz对应的频率控制字
Figure FDA0002846014760000033
Figure FDA0002846014760000034
输入中频信号所用DDS(3)。
8.根据权利要求4所述的方法，其特征在于，本振信号所用DDS(4)产生本振信号，包括：
根据所需产生的本振信号的数值和参考时钟的频率，获取频率控制字并输入本振信号所用DDS(4)，其中，频率控制字
Figure FDA0002846014760000035
9.根据权利要求4所述的方法，其特征在于，本振信号所用DDS(4)产生本振信号，包括：
根据所需调节的相位值，获取输出的信号的相位并输入本振信号所用DDS(4)，其中，输出的信号的相位
Figure FDA0002846014760000036
CN202011509666.1A 2020-12-18 2020-12-18 一种基于dds的数字移相方法 Pending CN112615620A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011509666.1A CN112615620A (zh) 2020-12-18 2020-12-18 一种基于dds的数字移相方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011509666.1A CN112615620A (zh) 2020-12-18 2020-12-18 一种基于dds的数字移相方法

Publications (1)

Publication Number Publication Date
CN112615620A true CN112615620A (zh) 2021-04-06

Family

ID=75240726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011509666.1A Pending CN112615620A (zh) 2020-12-18 2020-12-18 一种基于dds的数字移相方法

Country Status (1)

Country Link
CN (1) CN112615620A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056563A1 (en) * 2004-09-13 2006-03-16 Nortel Networks Limited Method and apparatus for synchronizing clock timing between network elements
CN101807089A (zh) * 2010-04-02 2010-08-18 广西大学 输出信号偏移量任意可调的波形信号发生器
CN102176015A (zh) * 2011-01-24 2011-09-07 陕西延长石油（集团）有限责任公司 一种相干的石油管道漏油区成像雷达系统
CN102882517A (zh) * 2012-03-30 2013-01-16 杭州电子科技大学 一种生成低失真度的低频正弦信号的装置及方法
CN102946292A (zh) * 2012-11-27 2013-02-27 合肥正弦波无线技术有限公司 一种多频段快速扫频干扰源及其信号产生方法
CN103957006A (zh) * 2014-04-15 2014-07-30 西安天伟电子系统工程有限公司 一种s波段低相位噪声频率综合发生器
CN105656484A (zh) * 2015-12-29 2016-06-08 中国电子科技集团公司第二十六研究所 一种微分相位射频移相方法及系统
CN109061572A (zh) * 2018-06-21 2018-12-21 武汉滨湖电子有限责任公司 Dds作为本振实现数字移相的四通道t/r组件实现方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056563A1 (en) * 2004-09-13 2006-03-16 Nortel Networks Limited Method and apparatus for synchronizing clock timing between network elements
CN101807089A (zh) * 2010-04-02 2010-08-18 广西大学 输出信号偏移量任意可调的波形信号发生器
CN102176015A (zh) * 2011-01-24 2011-09-07 陕西延长石油（集团）有限责任公司 一种相干的石油管道漏油区成像雷达系统
CN102882517A (zh) * 2012-03-30 2013-01-16 杭州电子科技大学 一种生成低失真度的低频正弦信号的装置及方法
CN102946292A (zh) * 2012-11-27 2013-02-27 合肥正弦波无线技术有限公司 一种多频段快速扫频干扰源及其信号产生方法
CN103957006A (zh) * 2014-04-15 2014-07-30 西安天伟电子系统工程有限公司 一种s波段低相位噪声频率综合发生器
CN105656484A (zh) * 2015-12-29 2016-06-08 中国电子科技集团公司第二十六研究所 一种微分相位射频移相方法及系统
CN109061572A (zh) * 2018-06-21 2018-12-21 武汉滨湖电子有限责任公司 Dds作为本振实现数字移相的四通道t/r组件实现方法

Similar Documents

Publication Publication Date Title
CN1667432B (zh) 加权函数生成方法、基准信号生成方法、传输信号生成装置、信号处理装置及天线
US8115519B2 (en) Phase accumulator generating reference phase for phase coherent direct digital synthesis outputs
US4926130A (en) Synchronous up-conversion direct digital synthesizer
DE102009051227B4 (de) Digitale Modulation mit Jitter-Kompensation für einen polaren Sender
CN102377427A (zh) Pll频率合成器、无线通信装置和pll频率合成器控制方法
CN1423859A (zh) 具有可调整的时间响应的数字－模拟接口电路
CN102549924A (zh) 频率生成电路及方法
US7956657B2 (en) Time delay apparatus
CN112615620A (zh) 一种基于dds的数字移相方法
US10177774B2 (en) Digital time converter systems and methods
US7002425B2 (en) Pulse modulation
US11601319B2 (en) Digital modulator, communication device, and digital modulator control method
CN109617540B (zh) 一种信号延时装置
US20030210758A1 (en) Recovered clock generator with high phase resolution and recovered clock generating method
Rabideau et al. Mitigation of digital array nonlinearities
CN115826674A (zh) 毫赫兹级别频率步进的时钟信号发生器实现方法及系统
US6317457B1 (en) Pulse density modulator
US6914472B2 (en) Phase modulating system
RU2716217C1 (ru) Формирователь шумоподобных фазоманипулированных сигналов
CN109873638B (zh) 一种提高相位分辨率的参考移相器及移相方法
CN109889197B (zh) 基于线性频率调制连续波形的多路相参频率合成电路
Sun et al. An improved DRFM system based on digital channelized receiver
CN114337754A (zh) 一种基于dds的rsu的相控阵发射系统
CN104639160A (zh) 数字控制振荡器及磁共振成像系统
KR102011961B1 (ko) 가변형 국부 발진 장치, 그 방법 및 이를 이용한 신호 재밍 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination